本公開涉及半導(dǎo)體領(lǐng)域，具體地，涉及基于豎直型器件的存儲(chǔ)器件及其制造方法以及包括這種存儲(chǔ)器件的電子設(shè)備。

背景技術(shù)：

在水平型器件如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)中，源極、柵極和漏極沿大致平行于襯底表面的方向布置。由于這種布置，水平型器件不易進(jìn)一步縮小。與此不同，在豎直型器件中，源極、柵極和漏極沿大致垂直于襯底表面的方向布置。因此，相對(duì)于水平型器件，豎直型器件更容易縮小。

但是，對(duì)于豎直型器件，難以控制柵長(zhǎng)，特別是對(duì)于單晶的溝道材料。另一方面，如果采用多晶的溝道材料，則相對(duì)于單晶材料，溝道電阻大大增加，從而難以堆疊多個(gè)豎直型器件，因?yàn)檫@會(huì)導(dǎo)致過(guò)高的電阻。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本公開的目的至少部分地在于提供一種基于豎直型器件的存儲(chǔ)器件及其制造方法以及包括這種存儲(chǔ)器件的電子設(shè)備，其中能夠很好地控制柵長(zhǎng)。

根據(jù)本公開的一個(gè)方面，提供了一種存儲(chǔ)器件，包括：在襯底上依次疊置的多個(gè)存儲(chǔ)單元層，每一存儲(chǔ)單元層包括存儲(chǔ)單元的陣列，各存儲(chǔ)單元層中的存儲(chǔ)單元沿著存儲(chǔ)單元層的疊置方向彼此實(shí)質(zhì)上對(duì)準(zhǔn)，其中每個(gè)存儲(chǔ)單元包括：依次疊置的第一源/漏層、溝道層和第二源/漏層，其中，溝道層包括與第一、第二源/漏層不同的半導(dǎo)體材料；以及繞溝道層的外周形成的存儲(chǔ)柵堆疊，其中，同一存儲(chǔ)單元層中各存儲(chǔ)單元的存儲(chǔ)柵堆疊成一體，以及其中，對(duì)于各存儲(chǔ)單元，其第一源/漏層與下層的相應(yīng)存儲(chǔ)單元的第二源/漏層一體，其第二源/漏層與上層的相應(yīng)存儲(chǔ)單元的第一源/漏層一體。

根據(jù)本公開的另一方面，提供了一種制造存儲(chǔ)器件的方法，包括：在襯底上設(shè)置源/漏層和溝道層的交替堆疊，該堆疊的最下方是源/漏層，最上方是源/漏層；在所述堆疊中形成若干加工孔；經(jīng)由加工孔，選擇性刻蝕堆疊中的溝道層，以在堆疊中的各溝道層中形成彼此分離的多個(gè)單元溝道部的陣列；經(jīng)由加工孔，在所述堆疊內(nèi)的空隙中形成存儲(chǔ)柵堆疊；去除加工孔中的材料，以露出加工孔；以及經(jīng)由加工孔，選擇性刻蝕堆疊中的源/漏層，以在各單元溝道部的上側(cè)和下側(cè)分別形成單元源/漏部，其中，各單元溝道部以及其上側(cè)和下側(cè)的相應(yīng)單元源/漏部構(gòu)成存儲(chǔ)單元。

根據(jù)本公開的另一方面，提供了一種電子設(shè)備，包括上述存儲(chǔ)器件。

根據(jù)本公開的實(shí)施例，溝道區(qū)由溝道層限定，從而柵長(zhǎng)由溝道層的厚度確定。溝道層例如可以通過(guò)外延生長(zhǎng)來(lái)形成，從而其厚度可以很好地控制。因此，可以很好地控制柵長(zhǎng)。另外，溝道層可以是單晶半導(dǎo)體材料，可以具有高載流子遷移率和低泄流電流，從而改善了器件性能。由于豎直型器件可以相對(duì)容易地彼此疊置，從而可以制造三維存儲(chǔ)器件，增大存儲(chǔ)密度。

附圖說(shuō)明

通過(guò)以下參照附圖對(duì)本公開實(shí)施例的描述，本公開的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中：

圖1～13示出了根據(jù)本公開實(shí)施例的制造存儲(chǔ)器件的流程的示意圖；

圖14(a)～15(b)示出了根據(jù)本公開另一實(shí)施例的制造存儲(chǔ)器件的流程中部分階段的流程圖；

圖16～19示出了根據(jù)本公開又一實(shí)施例的制造存儲(chǔ)器件的流程中部分階段的流程圖；以及

圖20(a)和20(b)示出了根據(jù)本公開實(shí)施例的加工孔布置的示意圖。

貫穿附圖，相同或相似的附圖標(biāo)記表示相同或相似的部件。

具體實(shí)施方式

以下，將參照附圖來(lái)描述本公開的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。

在附圖中示出了根據(jù)本公開實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。

在本公開的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時(shí)，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另一層/元件“下”。

根據(jù)本公開實(shí)施例的存儲(chǔ)器件基于豎直型器件。具體地，存儲(chǔ)器件中的每個(gè)存儲(chǔ)單元可以是豎直型器件，包括依次疊置的第一源/漏層、溝道層和第二源/漏層。柵堆疊可以繞溝道層的外周形成。在此，柵堆疊可以是存儲(chǔ)柵堆疊，例如可以包括浮柵或電荷捕獲層或者鐵電材料，以便實(shí)現(xiàn)存儲(chǔ)功能。例如，柵堆疊可以包括依次疊置的第一柵介質(zhì)層、浮柵層或電荷俘獲層、第二柵介質(zhì)層和柵導(dǎo)體層，或者可以包括依次疊置的第一金屬層、鐵電材料層、第二金屬層、柵介質(zhì)層和柵導(dǎo)體層。在第一源/漏層和第二源/漏層中可以形成器件的源/漏區(qū)，且在溝道層中可以形成器件的溝道區(qū)。分處于溝道區(qū)兩端的源/漏區(qū)之間可以通過(guò)溝道區(qū)形成導(dǎo)電通道。在此，存儲(chǔ)單元可以是閃存(flash)單元。

于是，柵長(zhǎng)可以由溝道層自身的厚度來(lái)確定，而不是如常規(guī)技術(shù)中那樣依賴于耗時(shí)刻蝕來(lái)確定。溝道層例如可以通過(guò)外延生長(zhǎng)來(lái)形成，從而其厚度可以很好地控制。因此，可以很好地控制柵長(zhǎng)。溝道層可以由單晶半導(dǎo)體材料構(gòu)成，以改善器件性能。特別是，可以降低溝道電阻，從而有利于豎直型器件彼此疊置。當(dāng)然，第一、第二源/漏層也可以是單晶半導(dǎo)體材料。這種情況下，溝道層的單晶半導(dǎo)體材料與第一、第二源/漏層的單晶半導(dǎo)體材料可以是共晶體。

由于豎直型器件易于疊置的特性，根據(jù)本公開實(shí)施例的存儲(chǔ)器件可以是三維(3D)陣列。具體地，存儲(chǔ)單元不僅可以在平面(例如，大致平行于襯底表面)上排列，還可以沿著豎直方向(例如，大致垂直于襯底表面)排列。于是，存儲(chǔ)器件可以包括在襯底上依次疊置的多個(gè)存儲(chǔ)單元層，每一存儲(chǔ)單元層包括存儲(chǔ)單元的陣列(例如，通常是按行和列排列的二維陣列)，且各存儲(chǔ)單元層中的存儲(chǔ)單元可以沿著存儲(chǔ)單元層的疊置方向彼此實(shí)質(zhì)上對(duì)準(zhǔn)。另外，在存儲(chǔ)單元層的疊置方向(豎直方向，通?；旧洗怪庇谝r底表面)上，相應(yīng)的存儲(chǔ)單元可以連接成串。這種連接可以通過(guò)存儲(chǔ)單元間彼此共享源/漏層來(lái)實(shí)現(xiàn)。

根據(jù)本公開的實(shí)施例，溝道層可以包括與第一、第二源/漏層不同的半導(dǎo)體材料。這樣，有利于分別對(duì)溝道層和源/漏層進(jìn)行處理。另外，第一源/漏層和第二源/漏層可以包括相同的半導(dǎo)體材料。

溝道層的外周可以相對(duì)于第一、第二源/漏層的外周向內(nèi)凹入，這樣，所形成的柵堆疊可以嵌于溝道層相對(duì)于第一、第二源/漏層的凹入中，從而有助于減少柵堆疊與源/漏層的交迭以便減小柵與源/漏之間的寄生電容。

這種存儲(chǔ)器件例如可以如下制造。具體地，可以在襯底上設(shè)置源/漏層和溝道層的交替堆疊，該堆疊的最下方是源/漏層，最上方是源/漏層。例如，可以通過(guò)外延生長(zhǎng)來(lái)提供這些層。在外延生長(zhǎng)時(shí)，可以控制所生長(zhǎng)的溝道層的厚度。另外，在外延生長(zhǎng)時(shí)，可以進(jìn)行原位摻雜，以實(shí)現(xiàn)所需的摻雜極性和摻雜濃度。

為了便于對(duì)處于堆疊內(nèi)部的層進(jìn)行處理，可以在堆疊中形成若干加工孔。這些加工孔可以沿著堆疊的疊置方向(豎直方向)延伸，在加工孔中可以露出所有溝道層的側(cè)壁。在以下處理中，這些加工孔是加工通道。

可以經(jīng)由加工孔，選擇性刻蝕堆疊中的溝道層。由于選擇性刻蝕從加工孔向它們各自的四周進(jìn)行，因此，通過(guò)控制刻蝕量，可以在加工孔之間的位置處留下溝道層的一部分，而在其余位置處溝道層可以基本上被去除。留下的溝道層部分可以用于存儲(chǔ)單元的溝道，在此稱作單元溝道部。通過(guò)設(shè)置加工孔的布局，可以在各溝道層中留下單元溝道部的陣列。而且，由于加工孔沿著堆疊的疊置方向(豎直方向)延伸，因此各溝道層中刻蝕在橫向上進(jìn)行的程度基本上相同。結(jié)果，各溝道層留下的單元溝道部的陣列基本上是一致的，且各陣列中的單元溝道部可以在堆疊的疊置方向(豎直方向)上大致對(duì)準(zhǔn)。

可以經(jīng)由加工孔，在堆疊內(nèi)的空隙中形成存儲(chǔ)柵堆疊。例如，可以依次形成第一柵介質(zhì)層、浮柵層或電荷俘獲層、第二柵介質(zhì)層和柵導(dǎo)體層，由此形成存儲(chǔ)柵堆疊。由于上下兩側(cè)源/漏層的存在，存儲(chǔ)柵堆疊填充在源/漏層之間的空隙即原本溝道層所在的位置處，從而自對(duì)準(zhǔn)于單元溝道部。

此時(shí)，存儲(chǔ)單元的溝道(由單元溝道部提供)、柵堆疊以及源/漏區(qū)(由單元溝道部上下方的源/漏層提供)均已完備，但是各存儲(chǔ)單元的源/漏區(qū)彼此連接在一起(此時(shí)，各源/漏層除了加工孔的部位之外還是連續(xù)的)。為此，可以經(jīng)由加工孔(先去除其中填充的材料例如上述柵堆疊，以露出加工通道)選擇性刻蝕堆疊中的源/漏層。同樣地，通過(guò)控制刻蝕量，可以在加工孔之間的位置處留下源/漏層的一部分，而在其余位置處溝道層可以基本上被去除。由于通過(guò)相同的加工孔進(jìn)行刻蝕，刻蝕從這些加工孔向四周進(jìn)行的方式是一致的(進(jìn)行速度即刻蝕速度可能有所不同，但是進(jìn)行路徑即刻蝕路徑是基本上相同的)，從而留下的源/漏層部分與之前溝道層中留下的部分在豎直方向上基本上是對(duì)準(zhǔn)的。于是，源/漏層的留下部分分別位于各單元溝道部的頂面和底面上，從而形成存儲(chǔ)單元各自的單元源/漏部。

隨后，還可以在器件上形成隔離層。同時(shí)，隔離層可以經(jīng)由加工孔而進(jìn)入堆疊內(nèi)，填充于堆疊內(nèi)的空隙中。另外，還可以形成各種電接觸部。

本公開可以各種形式呈現(xiàn)，以下將描述其中一些示例。

圖1～13示出了根據(jù)本公開實(shí)施例的制造存儲(chǔ)器件的流程的示意圖。

如圖1所示，提供襯底1001。該襯底1001可以是各種形式的襯底，包括但不限于體半導(dǎo)體材料襯底如體Si襯底、絕緣體上半導(dǎo)體(SOI)襯底、化合物半導(dǎo)體襯底如SiGe襯底等。在以下的描述中，為方便說(shuō)明，以體Si襯底為例進(jìn)行描述。

在襯底1001中，例如通過(guò)離子注入，形成阱區(qū)1001w。該阱區(qū)1001w隨后可以充當(dāng)存儲(chǔ)器件的公共地電勢(shì)面，存儲(chǔ)器件中最下層存儲(chǔ)單元各自下層的源/漏區(qū)均可以連接到該公共地電勢(shì)面。如果存儲(chǔ)單元是n型器件，則阱區(qū)1001w可以摻雜為n型；如果存儲(chǔ)單元是p型器件，則阱區(qū)1001w可以摻雜為p型；如果存儲(chǔ)單元是無(wú)結(jié)器件，則阱區(qū)1001w可以摻雜為與溝道區(qū)相同的極性。

在襯底1001上，可以通過(guò)例如外延生長(zhǎng)，依次形成第一源/漏層1003、第一溝道層1005、第二源/漏層1007、第二溝道層1009和第三源/漏層1011。例如，對(duì)于p型器件，第一源/漏層1003、第二源/漏層1007和第三源/漏層1011各自可以包括合適的半導(dǎo)體材料如SiGe(Ge的原子百分比可以為約10-40％)，厚度為約20-50nm；第一溝道層1005和第二溝道層1009各自可以包括不同于源/漏層1003、1007、1011的半導(dǎo)體材料如Si，厚度為約10-100nm。SiGe在沒(méi)有應(yīng)變的情況下的晶格常數(shù)大于Si在沒(méi)有應(yīng)變的情況下的晶格常數(shù)。源/漏層和溝道層的材料選擇不限于此，可以包括能夠提供適當(dāng)刻蝕選擇性的其他半導(dǎo)體材料。例如，對(duì)于n型器件，源/漏層可以包括Si：C(C的原子百分比可以為約0.1-5％)；溝道層可以包括Si。Si：C在沒(méi)有應(yīng)變的情況下的晶格常數(shù)小于Si在沒(méi)有應(yīng)變的情況下的晶格常數(shù)。當(dāng)然，本公開不限于此。例如，各溝道層可以包括與源/漏層相同的組分，但是組分含量不同的半導(dǎo)體材料(例如，都是SiGe，但是其中Ge的原子百分比不同)，只要溝道層相對(duì)于源/漏層具備刻蝕選擇性。

在生長(zhǎng)各源/漏層1003、1007、1011時(shí)，可以對(duì)它們進(jìn)行原位摻雜，以便隨后形成源/漏區(qū)。例如，對(duì)于n型器件，可以進(jìn)行n型摻雜；對(duì)于p型器件，可以進(jìn)行p型摻雜。

另外，在生長(zhǎng)溝道層1005、1009時(shí)，也可以對(duì)它們進(jìn)行原位摻雜，以便調(diào)劑器件閾值電壓(Vt)。例如，對(duì)于n型器件，可以進(jìn)行p型摻雜；對(duì)于p型器件，可以進(jìn)行n型摻雜。

另外，對(duì)于無(wú)結(jié)器件，可以對(duì)源/漏層和溝道層進(jìn)行相同類型的摻雜。

在該示例中，第一源/漏層1003是另外生長(zhǎng)在襯底1001上的。但是，本公開不限于此。例如，可以通過(guò)襯底1001自身來(lái)形成第一源/漏層。此外，還可以形成更多的源/漏層和溝道層，以便形成更多層的存儲(chǔ)單元。

另外，為了后繼處理中構(gòu)圖的方便以及提供適當(dāng)?shù)耐Ｖ箤拥饶康?，在所生長(zhǎng)的這些半導(dǎo)體層之上，還可以形成硬掩模。例如，可以依次形成氧化物(例如，氧化硅)層1013(厚度例如為約2-10nm)和氮化物(例如，氮化硅)層1015(厚度例如為約10-100nm)。

隨后，可以限定加工孔。如圖2的俯視圖所示，可以在圖1所示的結(jié)構(gòu)上形成光刻膠1017。通過(guò)光刻(曝光和顯影)，將光刻膠1017構(gòu)圖為在加工孔的位置處露出之下的氮化物層1015。關(guān)于加工孔的位置設(shè)置，以下將進(jìn)一步詳細(xì)說(shuō)明。

接著，如圖3(a)(沿圖2中AA′線的截面圖)和3(b)(沿圖2中BB′線的截面圖)所示，可以通過(guò)光刻膠，向下開孔。具體地，可以依次選擇性刻蝕例如反應(yīng)離子刻蝕(RIE)氮化物層1015、氧化物層1013、第三源/漏層1011、第二溝道層1009、第二源/漏層1007、第一溝道層1005和第一源/漏層1003，以形成加工孔。例如，RIE可以沿大致垂直于襯底表面的方向進(jìn)行，從而得到沿大致垂直于襯底表面的方向延伸的加工孔。之后，可以去除光刻膠1017。在該示例中，在加工孔的底部留下了一部分第一源/漏層1003，以便與地電勢(shì)面更好地接觸。但是，本公開不限于此。例如，加工孔可以貫穿溝道層和源/漏層的疊層。這些加工孔形成對(duì)堆疊內(nèi)各層進(jìn)行處理的加工通道。

然后，如圖4(a)、4(b)和4(c)(圖4(a)是俯視圖，圖4(b)是沿圖4(a)中AA′線的截面圖，圖4(c)是沿圖4(a)中BB′線的截面圖)所示，可以經(jīng)由加工孔，(相對(duì)于源/漏層)選擇性刻蝕溝道層1005、1009。例如，可以選擇合適的蝕刻劑，其對(duì)溝道層(在該示例中，Si)的刻蝕(遠(yuǎn)遠(yuǎn))大于對(duì)源/漏層(在該示例中，SiGe)的刻蝕。在一示例中，特別是在源/漏層為Si且溝道層為SiGe的情況下，可以使用數(shù)字刻蝕。具體地，可以通過(guò)熱處理在Si源/漏層和SiGe溝道層的表面上形成表面氧化層，然后通過(guò)刻蝕去除表面氧化層。SiGe的氧化速率高于Si的氧化速率，且SiGe上的氧化物更易于去除?？梢灾貜?fù)氧化-去除氧化物的步驟，以實(shí)現(xiàn)所需的凹入。相比于選擇性刻蝕，這種方式可以更好地控制凹入的程度。

在此，可以控制刻蝕的量，以在各溝道層1005、1009中形成彼此分離的多個(gè)部分(參見圖4(a)的俯視圖中的虛線框以及圖4(c)中的截面圖)，這些部分隨后可以用作存儲(chǔ)單元的單元溝道部。

在此，將結(jié)合圖20(a)和20(b)描述加工孔的設(shè)置以及相應(yīng)的刻蝕效果。

如圖4(a)和20(a)所示，襯底可以包括存儲(chǔ)單元區(qū)和接觸區(qū)，在存儲(chǔ)單元區(qū)中形成存儲(chǔ)單元，而在接觸區(qū)中形成各種電接觸部。當(dāng)然，襯底還可以包括其他區(qū)域，例如用于形成相關(guān)電路的電路區(qū)等等。

根據(jù)本公開的實(shí)施例，在存儲(chǔ)單元區(qū)上，加工孔的密度可以被設(shè)置為使得在經(jīng)由加工孔對(duì)溝道層選擇性刻蝕了給定時(shí)間之后，溝道層位于存儲(chǔ)單元區(qū)的部分被分離為隔離的島狀部。如圖20(a)中的箭頭所示，刻蝕將從各加工孔向著四周進(jìn)行。不考慮方向性(即，認(rèn)為刻蝕是各向同性的)，那么在任一時(shí)刻，刻蝕所達(dá)到的范圍是以加工孔為中心的圓形，如圖中的虛線圈所示。該刻蝕范圍的大小(即，圓的半徑)可以通過(guò)刻蝕量(例如，刻蝕時(shí)間)來(lái)控制。通過(guò)控制刻蝕量，可以使各個(gè)加工孔的刻蝕范圍限定位于加工孔之間的島狀殘留。

另外，在接觸區(qū)上，加工孔的密度可以被設(shè)置為使得在所述給定時(shí)段內(nèi)溝道層位于接觸區(qū)的部分被實(shí)質(zhì)上完全去除。更具體地，相對(duì)于存儲(chǔ)單元區(qū)，在接觸區(qū)上加工孔更密地排布，從而它們的刻蝕范圍相互交迭，覆蓋整個(gè)接觸區(qū)。當(dāng)然，為了在后繼處理中為源/漏層提供支撐，在接觸區(qū)的某些部分中，也可以減小加工孔的密度，使得在這些部分中也可以存在類似于存儲(chǔ)單元區(qū)中的島狀殘留。

圖20(b)示意性示出了孔的陣列(圖中的點(diǎn)陣列)與由此得到的島狀部的陣列(圖中的“×”陣列)之間的關(guān)系。在常規(guī)的按行和列排列的二維存儲(chǔ)單元陣列的情況下，加工孔可以排列為對(duì)應(yīng)的二維陣列。這兩個(gè)陣列可以彼此嵌套。更具體地，島狀部可以位于相應(yīng)的加工孔網(wǎng)格的大致中心，且加工孔可以位于相應(yīng)的島狀部網(wǎng)格的大致中心。

盡管在此以各向同性刻蝕為例進(jìn)行描述，但是本公開不限于此。在各向異性刻蝕的情況下，需要考慮刻蝕的方向性，設(shè)計(jì)加工孔的排布。

在該示例中，加工孔網(wǎng)格是四邊形的。但是，本公開不限于此。加工孔網(wǎng)格也可以是其他形狀，例如三角形或其他多邊形，相應(yīng)的島狀部可以位于其大致幾何中心處。當(dāng)然，加工孔也不限于圓形，也可以是其他形狀，優(yōu)選為正多邊形，這樣的設(shè)計(jì)布局時(shí)較為方便。

回到圖4(a)-4(c)，如上所述，在經(jīng)過(guò)一定時(shí)間的刻蝕之后，溝道層1005、1009的大部分被去除，只留下一些隔離的島狀部，用作單元溝道部。由于加工孔豎直穿過(guò)疊層，故而每一溝道層中所留下的島狀部的位置(參見圖20(b)，位于相應(yīng)加工孔網(wǎng)格的中心)是大致相同的，因此這些島狀部在豎直方向上基本上彼此對(duì)準(zhǔn)。

另外，在源/漏層1003、1007、1009之間，留下了空間(原本溝道層所占據(jù)的空間)?？梢栽谶@些空間中形成柵堆疊。從而柵堆疊可以自對(duì)準(zhǔn)于相應(yīng)的單元溝道部。

為了加工的方便，如圖5(a)和5(b)所示，可以經(jīng)由加工孔，(相對(duì)于溝道層)選擇性刻蝕源/漏層1003、1007、1011。由于如上所述溝道層的去除從而在源/漏層之間留下了空間，所以刻蝕劑可以經(jīng)由加工孔進(jìn)入這些空間中。因此，與刻蝕溝道層時(shí)從加工孔向四周刻蝕不同，在該刻蝕步驟中源/漏層主要地被消減厚度。于是，可以增大源/漏層之間的間隙，有助于隨后在這些間隙中填充材料。

接著，如圖6(a)和6(b)所示，可以經(jīng)由加工孔，在堆疊內(nèi)的空隙中形成存儲(chǔ)柵堆疊。例如，可以依次形成第一柵介質(zhì)層1019、浮柵層或電荷捕獲層1021、第二柵介質(zhì)層1023以及柵導(dǎo)體層1025。例如，第一柵介質(zhì)層1019可以包括高K柵介質(zhì)如HfO₂，厚度為約1-10nm；浮柵層或電荷捕獲層1021可以包括浮柵材料如金屬或電荷捕獲材料如氮化物，厚度為約1-20nm；第二柵介質(zhì)層1023包括高K柵介質(zhì)如HfO₂，厚度為約1-10nm；柵導(dǎo)體層1025可以包括金屬柵導(dǎo)體。在此，第一柵介質(zhì)層1019、浮柵層或電荷捕獲層1021、第二柵介質(zhì)層1023形成地較薄，可以大致共形地形成；柵導(dǎo)體層1025形成地較厚，以便填滿堆疊內(nèi)的空隙。另外，在第二柵介質(zhì)層1023與柵導(dǎo)體層1025之間，還可以形成功函數(shù)調(diào)節(jié)層(未示出)。

如圖6(b)所示，如此形成的柵堆疊占據(jù)溝道層的位置，從而自對(duì)準(zhǔn)于各單元溝道部1005、1009。而且，在同一溝道層，由于單元溝道部1005、1009只是分離的島狀部，而該層中其余位置均被柵堆疊所占據(jù)。因此，從俯視圖上看，柵堆疊在該溝道層內(nèi)成一體，且圍繞各單元溝道部1005、1009。

備選地，柵堆疊可以包括鐵電材料。例如，柵堆疊可以包括依次疊置的第一金屬層、鐵電材料層、第二金屬層、柵介質(zhì)層以及柵導(dǎo)體層(未示出)。例如，鐵電材料可以包括氧化鉿如HfO₂、氧化鋯如ZrO₂、氧化鉭如TaO₂、氧化鉿鋯Hf_xZr_1-xO₂(其中x取值為(0，1)的范圍)如Hf_0.5Zr_0.5O₂、氧化鉿鉭Hf_xTa_1-xO₂(其中x取值為(0，1)的范圍)如Hf_0.5Ta_0.5O₂、含Si的HfO₂、含Al的HfO₂、BaTiO₃、KH₂PO₄或SBTi，第一金屬層和第二金屬層各自均可以包括TiN。這種情況下，可以經(jīng)由加工孔依次形成第一金屬層、鐵電材料層、第二金屬層、柵介質(zhì)層，這些層可以形成得較薄，可以大致共形地形成。另外，可以經(jīng)由加工孔形成柵導(dǎo)體層，該層可以形成得較厚，以便填滿堆疊內(nèi)的空隙。

加工孔同樣被柵堆疊所填充。為了進(jìn)一步操作，如圖7(a)和7(b)所示，可以清空加工孔。具體地，可以依次選擇性刻蝕如RIE柵導(dǎo)體層1025、第二柵介質(zhì)層1023、浮柵層或電荷捕獲層1021和第一柵介質(zhì)層1019。由于硬掩模1015的存在，加工孔中的柵堆疊被去除，而其余位置處特別是存儲(chǔ)單元區(qū)中的柵堆疊得以保留。

接下來(lái)，可以分離各存儲(chǔ)單元的源/漏部。如圖8(a)和8(b)所示，可以經(jīng)由加工孔，(相對(duì)于溝道層以及柵堆疊)選擇性刻蝕源/漏層1003、1007、1011。在此，由于同樣是經(jīng)由加工孔進(jìn)行刻蝕，故而如以上結(jié)合圖4(a)-4(c)以及圖20(a)和20(b)所述，在各源/漏層1003、1007、1011中，留下一些分離的島狀部，它們隨后充當(dāng)?shù)拇鎯?chǔ)單元的單元源/漏部。如以上結(jié)合圖20(a)和20(b)所述，這些島狀部的位置由加工孔的位置確定，因此它們的位置與單元溝道部的位置基本上一致。也即，單元源/漏部與單元溝道部在豎直方向上基本對(duì)準(zhǔn)。另外，對(duì)源/漏層1003、1007、1011的刻蝕量可以相對(duì)較少，從而單元溝道部相對(duì)于相應(yīng)的單元源/漏部在橫向上凹入。

對(duì)于p型器件，在刻蝕之后，由于SiGe在沒(méi)有應(yīng)變的情況下的晶格常數(shù)大于Si在沒(méi)有應(yīng)變的情況下的晶格常數(shù)，在Si中產(chǎn)生應(yīng)變，此應(yīng)變會(huì)使Si的空穴遷移率大于其在沒(méi)有應(yīng)變的情況下的空穴遷移率，或Si的輕空穴的有效質(zhì)量小于其在沒(méi)有應(yīng)變的情況下的輕空穴的有效質(zhì)量，或Si的輕空穴的濃度大于其在沒(méi)有應(yīng)變的情況下的輕空穴的濃度，進(jìn)而使p型器件的開態(tài)電流增加并因此增強(qiáng)了p型器件的性能。備選地，對(duì)于n型器件，在刻蝕之后，由于Si：C在沒(méi)有應(yīng)變的情況下的晶格常數(shù)小于Si在沒(méi)有應(yīng)變的情況下的晶格常數(shù)，在Si中產(chǎn)生應(yīng)變，此應(yīng)變會(huì)使Si的電子遷移率大于其在沒(méi)有應(yīng)變的情況下的電子遷移率，或Si的電子的有效質(zhì)量小于其在沒(méi)有應(yīng)變的情況下的電子的有效質(zhì)量，進(jìn)而使n型器件的開態(tài)電流增加并以此增強(qiáng)了n型器件的性能。

另外，如果選用SiGe作為溝道層材料而用Si作為源/漏層材料，此選擇即可以增加p型器件的開態(tài)電流，又可以減小p型器件的關(guān)態(tài)電流，從而增強(qiáng)了p型器件的性能。原因在于Si的禁帶寬度大于SiGe的禁帶寬度，而SiGe中空穴遷移率大于Si的空穴遷移率。

因此，在存儲(chǔ)單元區(qū)中，形成了存儲(chǔ)單元的豎直串，每一存儲(chǔ)單元包括依次疊置的單元源/漏部、單元溝道部和單元源/漏部。由于相鄰的存儲(chǔ)單元之間共享單元源/漏部，所以每一串存儲(chǔ)單元彼此串聯(lián)連接在一起。

這樣，完成了存儲(chǔ)單元區(qū)中存儲(chǔ)單元的制造。隨后，可以填充隔離材料以實(shí)現(xiàn)電隔離，另外還可以制造各種電接觸部以實(shí)現(xiàn)所需的電連接。

例如，如圖9(a)和9(b)所示，可以經(jīng)由加工孔，向堆疊內(nèi)的空隙中填充電介質(zhì)材料，以形成層間電介質(zhì)層1027。例如，可以通過(guò)ALD等工藝，來(lái)淀積氧化物。在此，層間電介質(zhì)層1027優(yōu)選地超出硬掩模1015的頂面，并可以對(duì)其進(jìn)行平坦化處理如化學(xué)機(jī)械拋光(CMP)。

接下來(lái)，可以在層間電介質(zhì)層1027中形成電接觸部。對(duì)于三維陣列，本領(lǐng)域存在多種方式來(lái)制作互連。例如，可以將接觸區(qū)中的柵堆疊構(gòu)圖為階梯狀，以便形成到各層?xùn)哦询B的電接觸部。以下描述一個(gè)具體示例。

例如，如圖10所示，例如利用光刻膠(未示出)，選擇性刻蝕如RIE層間電介質(zhì)層1027(以及可能地，氮化物層1015和氧化物層1013)，使得層間電介質(zhì)層1027在接觸區(qū)中下凹。然后，如圖11所示，修整光刻膠，使其向著存儲(chǔ)單元區(qū)回縮，并選擇性刻蝕如RIE層間電介質(zhì)層1027(以及氮化物層1015和氧化物層1013)、第一柵介質(zhì)層1019、浮柵層或電荷捕獲層1021以及第二柵介質(zhì)層1023，刻蝕可以停止于柵導(dǎo)體層1025。隨后，如圖12所示，進(jìn)一步修整光刻膠，使其向著存儲(chǔ)單元區(qū)進(jìn)一步回縮。同樣對(duì)對(duì)各層進(jìn)行選擇性刻蝕如RIE。這樣，就將柵導(dǎo)體層形成為階梯形。本領(lǐng)域技術(shù)人員知道多種技術(shù)來(lái)將上下疊置的多層在邊緣處形成為階梯形，在此不詳細(xì)描述。

如圖13所示，可以淀積電介質(zhì)材料(例如，與層間電介質(zhì)層1027的材料相同)，從而與剩余的層間電介質(zhì)層1027一起構(gòu)成層間電介質(zhì)層1029。在層間電介質(zhì)層1029中，可以形成到公共地電勢(shì)面1001w(且因此到所有的最下層存儲(chǔ)單元的源/漏區(qū))的電接觸部1031-1、到各層?xùn)艑?dǎo)體1025的電接觸部1013-2和1013-3、以及到各最上層存儲(chǔ)單元的源/漏區(qū)的電接觸部1031-4和1031-5。這種電接觸部可以通過(guò)在層間電介質(zhì)層中形成接觸孔、并在其中填充導(dǎo)電材料如W來(lái)制作。

于是，得到了根據(jù)該實(shí)施例的存儲(chǔ)器件。如圖13所示，該存儲(chǔ)器件可以包括多個(gè)存儲(chǔ)單元層(在該示例中，僅示出了兩層)，每個(gè)存儲(chǔ)單元層包括存儲(chǔ)單元的陣列。每一存儲(chǔ)單元包括單元源/漏部、單元溝道部、單元源/漏部的疊層。存儲(chǔ)單元在豎直方向上連接成串，在上端連接到相應(yīng)的電接觸部，在下端連接到公共地電勢(shì)平面。每一層中的存儲(chǔ)單元各自的柵堆疊是一體的。通過(guò)到柵導(dǎo)體的電接觸部，可以選擇某一存儲(chǔ)單元層。另外，通過(guò)源/漏接觸部，可以選擇某一存儲(chǔ)單元串。

在該示例中，針對(duì)最上層的每個(gè)存儲(chǔ)單元的源/漏區(qū)，均形成電接觸部。由于存儲(chǔ)單元的密度較大，故而這種源/漏接觸部的密度較大。根據(jù)另一實(shí)施例，可以形成與最下層的存儲(chǔ)單元的源/漏區(qū)電連接的按行(或列)排列的電極，且形成與最上層的存儲(chǔ)單元的源/漏區(qū)電連接的按列(或行)排列的電極。這樣，通過(guò)上側(cè)的電極和下側(cè)的電極(彼此交叉形成與存儲(chǔ)單元陣列相對(duì)應(yīng)的陣列)，可以選擇相應(yīng)的存儲(chǔ)單元串。

圖14(a)～15(b)示出了根據(jù)本公開另一實(shí)施例的制造存儲(chǔ)器件的流程中部分階段的流程圖。以下，主要描述該實(shí)施例與上述實(shí)施例的不同之處。

在如以上結(jié)合圖8(a)和8(b)所述選擇性刻蝕源/漏層之后，并非如以上實(shí)施例中直接填充層間電介質(zhì)層，而是如圖14(a)和14(b)所示，可以選擇性刻蝕第一柵介質(zhì)層1019以及浮柵層或電荷捕獲層1021。在單元溝道部相對(duì)于單元源/漏部如上所述凹入的情況下，第一柵介質(zhì)層1019以及浮柵層或電荷捕獲層1021可以基本上只留在該凹入內(nèi)，而在其余位置處可以被去除。這樣，可以降低各柵之間的寄生電容以及柵與源/漏之間的寄生電容，有助于改善器件性能。隨后，可以如圖15(a)和15(b)所示，在堆疊內(nèi)的空隙中填充層間電介質(zhì)層1027，并可以在其中形成電接觸部。可以參見以上的詳細(xì)描述，在此不再贅述。

圖16～19示出了根據(jù)本公開又一實(shí)施例的制造存儲(chǔ)器件的流程中部分階段的流程圖。在該實(shí)施例中，繞各單元源/漏部的外周，分別形成電接觸層，以降低單元源/漏部的接觸電阻。另外，為了抑制電接觸層的擴(kuò)散，還可以形成包封電接觸層的擴(kuò)散阻擋襯層。以下，主要描述該實(shí)施例與上述實(shí)施例的不同之處。

在如以上結(jié)合圖8(a)和8(b)所述選擇性刻蝕源/漏層之后，并非如以上實(shí)施例中直接填充層間電介質(zhì)層，而是如圖16所示，可以經(jīng)由加工孔，在堆疊內(nèi)的空隙中形成襯層1041和電接觸層1043。例如，可以通過(guò)ALD，來(lái)淀積襯層1041和電接觸層1043。襯層1041可以包括擴(kuò)散阻擋材料如TiN，電接觸層1043可以包括導(dǎo)電材料如W?？梢酝ㄟ^(guò)選擇性刻蝕如RIE，去除加工孔中填充的電接觸層部分，以便進(jìn)一步加工。

然后，如圖17所示，可以經(jīng)由加工孔，通過(guò)選擇性刻蝕，回蝕電接觸層1043，以使得電接觸層1043分離為圍繞各單元源/漏部外周的島狀部，如以上結(jié)合圖20(a)和20(b)所述。于是，各單元源/漏部相應(yīng)的電接觸層部分彼此分離。

接著，如圖18所示，可以經(jīng)由加工孔，例如通過(guò)ALD，形成了另一襯層1045。該襯層1045可以具有與襯層1041相同的材料。在圖18中，為了圖示方便起見，只在電接觸層1043豎直側(cè)壁的外周示出了襯層1045，事實(shí)上其也包括水平延伸部分。

為了避免襯層1041、1045造成不必要的電接觸，可以將其修整為只包封電接觸層1043的外周。例如，如圖18所示，可以通過(guò)例如ALD，淀積氧化物1047，以填充堆疊內(nèi)的空隙。對(duì)淀積的氧化物1047進(jìn)行選擇性刻蝕如RIE，去除加工孔中填充的氧化物，以便進(jìn)一步加工。然后，如圖19所示，可以經(jīng)由加工孔，回蝕氧化物1047，以使得氧化物1047分離為繞各電接觸層1043外周的島狀部，如以上結(jié)合圖20(a)和20(b)所述。然后，再經(jīng)由加工孔，選擇性刻蝕襯層1041、1045。由于氧化物1047的存在，襯層1041、1045基本上只留于電接觸層1043的外周(稍有余量)，而其余部分被去除。

隨后，可以在堆疊內(nèi)的空隙中填充層間電介質(zhì)層，并可以在其中形成電接觸部?？梢詤⒁娨陨系脑敿?xì)描述，在此不再贅述。

另外，根據(jù)本公開的實(shí)施例，還可以在第一柱狀有源區(qū)和/或第二柱狀有源區(qū)的最上端和/或最下端增加選擇晶體管，在此不再贅述。這種選擇晶體管也可以是豎直型器件。

根據(jù)本公開實(shí)施例的存儲(chǔ)器件可以應(yīng)用于各種電子設(shè)備。例如，存儲(chǔ)器件可以存儲(chǔ)電子設(shè)備操作所需的各種程序、應(yīng)用和數(shù)據(jù)。電子設(shè)備還可以包括與存儲(chǔ)器件相配合的處理器。例如，處理器可以通過(guò)允許存儲(chǔ)器件中存儲(chǔ)的程序來(lái)操作電子設(shè)備。這種電子設(shè)備例如智能電話、計(jì)算機(jī)、平板電腦(PC)、可穿戴智能設(shè)備、移動(dòng)電源等。

在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒(méi)有做出詳細(xì)的說(shuō)明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)各種技術(shù)手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。

以上對(duì)本公開的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公開的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開的范圍之內(nèi)。