本發(fā)明涉及液晶顯示器領(lǐng)域,尤其涉及一種用于GOA電路的薄膜晶體管結(jié)構(gòu)和GOA電路。
背景技術(shù):
液晶顯示器是目前唯一在亮度、對比度、功耗、壽命、體積和重量等綜合性能上全面趕上和超過CRT的顯示器件,它的性能優(yōu)良、大規(guī)模生產(chǎn)特性好,自動(dòng)化程度高,原材料成本低廉,發(fā)展空間廣闊,將迅速成為新世紀(jì)的主流產(chǎn)品,是21世紀(jì)全球經(jīng)濟(jì)增長的一個(gè)亮點(diǎn)。一般的液晶顯示面板包含彩色濾光片(Color Filter,CF)基板及薄膜晶體管(Thin Film Transistor,TFT)陣列基板。CF基板上設(shè)有多個(gè)彩色濾光片和共同電極。TFT陣列基板上設(shè)有多條彼此平行的掃描線、多條彼此平行的數(shù)據(jù)線、多個(gè)薄膜晶體管及像素電極。
近年來針對GOA(Gate driver on array,陣列基板行驅(qū)動(dòng))電路在高PPI(每英寸像素?cái)?shù))液晶顯示面板上的開發(fā)越來越火熱,在越高的解析度上越需要更窄的邊框及電路的設(shè)計(jì),而當(dāng)電路設(shè)計(jì)的越精簡時(shí)相對的信賴性就更要求嚴(yán)苛,因此常會(huì)在元件上做LDD(Lightly Doped Drain,輕摻雜漏區(qū))制程,此法可降低漏極(Drain)端的電場梯度,以減緩熱電子(Hot electron)效應(yīng)造成元件特性劣化。
圖1所示為現(xiàn)有一般GOA電路與外接信號(hào)示意圖,其可由CK/XCK/STV/VSS信號(hào)并結(jié)合內(nèi)部的各級SR(移位寄存器)電路形成各級柵極(Gate)掃描線信號(hào)G1,G2,G3,G4……。圖1中CK、XCK可以為時(shí)序信號(hào),且CK與XCK信號(hào)為兩個(gè)相反的時(shí)序信號(hào),VSS可以為GOA電路的電源負(fù)極端,STV可以為GOA電路的開始信號(hào),G1,G2,G3,G4……可以為SR電路的第1級,第2級,第3級,第4級……行掃描信號(hào)。
如圖2所示,其為現(xiàn)有一般SR電路圖,除外部信號(hào)外,由其內(nèi)部預(yù)充電控制器(Pre charge controller)和下拉控制器(Pull down controller)及其余三個(gè)主要的薄膜晶體管(TFT)及電容構(gòu)成,Q(N)表示第N級SR電路的Q點(diǎn),G(N)表示第N級行掃描信號(hào)。
參見圖3,其為現(xiàn)有薄膜晶體管元件結(jié)構(gòu)示意圖。圖3中下圖的薄膜晶體管10為原始的架構(gòu),圖3中上圖的薄膜晶體管20為改進(jìn)的架構(gòu)。薄膜晶體管10的架構(gòu)主要包括:位于上層的柵極11,柵極下方為柵極絕緣層12,柵極絕緣層12下方為通道半導(dǎo)體層13,通道半導(dǎo)體層13兩側(cè)為重?fù)诫s半導(dǎo)體層14,兩側(cè)的重?fù)诫s半導(dǎo)體層14分別對應(yīng)于薄膜晶體管10的源極和漏極,源極和漏極等結(jié)構(gòu)未圖示。薄膜晶體管20的架構(gòu)主要包括:位于上層的柵極21,柵極下方為柵極絕緣層22,柵極絕緣層下方為通道半導(dǎo)體層23,通道半導(dǎo)體層23兩側(cè)為重?fù)诫s半導(dǎo)體層24,通道半導(dǎo)體層23與重?fù)诫s半導(dǎo)體層24之間為輕摻雜半導(dǎo)體層25,兩側(cè)的重?fù)诫s半導(dǎo)體層24和輕摻雜半導(dǎo)體層25分別對應(yīng)于薄膜晶體管20的源極和漏極,也就是源極側(cè)和漏極側(cè)都為LDD結(jié)構(gòu),源極和漏極等結(jié)構(gòu)未圖示。
一般為了減緩熱電子(Hot electron)效應(yīng)造成元件特性劣化,薄膜晶體管元件會(huì)使用圖3上圖的架構(gòu),該架構(gòu)在通道半導(dǎo)體層23與重?fù)诫s半導(dǎo)體層24中間多做一層輕摻雜半導(dǎo)體層25,該架構(gòu)可降低漏極(Drain)端高電場的梯度,以減緩元件的劣化并降低漏電流,但該架構(gòu)會(huì)增加源極到漏級之間的阻抗,因此也會(huì)造成通道電流明顯下降,如圖4所示,因此會(huì)降低電路充放電的特性,或增加設(shè)計(jì)時(shí)TFT的尺寸(Size)。
如圖4所示,其為現(xiàn)有薄膜晶體管有/無輕摻雜的I-V曲線示意圖,分別用實(shí)線和虛線展示不同摻雜狀態(tài)下的I-V曲線,也即圖3中兩種薄膜晶體管架構(gòu)的I-V特性,Ids表示漏極源極間電流,Vgs表示柵極源極間電壓。
技術(shù)實(shí)現(xiàn)要素:
因此,本發(fā)明的目的在于提供一種用于GOA電路的薄膜晶體管結(jié)構(gòu),降低源極到漏極之間的阻抗,提升薄膜晶體管元件開電流且兼顧避免元件劣化。
本發(fā)明的另一目的在于提供一種GOA電路,降低源極到漏極之間的阻抗,提升薄膜晶體管元件開電流且兼顧避免元件劣化。
為實(shí)現(xiàn)上述目的,本發(fā)明提供了一種用于GOA電路的薄膜晶體管結(jié)構(gòu),該薄膜晶體管的漏極或源極僅其中之一為LDD結(jié)構(gòu),與該具有LDD結(jié)構(gòu)的漏極或源極相對應(yīng)的源極或漏極在該GOA電路中一直處于低位準(zhǔn)。
其中,該LDD結(jié)構(gòu)由輕摻雜半導(dǎo)體層和重?fù)诫s半導(dǎo)體層組成。
為實(shí)現(xiàn)上述目的,本發(fā)明還提供了一種GOA電路,包括第一薄膜晶體管,該第一薄膜晶體管的漏極或源極僅其中之一為LDD結(jié)構(gòu),與該具有LDD結(jié)構(gòu)的漏極或源極相對應(yīng)的源極或漏極在該GOA電路中一直處于低位準(zhǔn)。
其中,還包括第二薄膜晶體管,該第二薄膜晶體管的漏極和源極都為LDD結(jié)構(gòu)。
其中,如果該GOA電路中的一薄膜晶體管的源極或漏極在該GOA電路中一直處于低位準(zhǔn),則該薄膜晶體管為第一薄膜晶體管。
其中,該GOA電路中的薄膜晶體管為第一薄膜晶體管或第二薄膜晶體管。
其中,該GOA電路包括多級SR電路,每級SR電路包括預(yù)充電控制器,下拉控制器,三個(gè)薄膜晶體管和一個(gè)電容,其中通過源極連接電源負(fù)極端的兩薄膜晶體管為第一薄膜晶體管,該兩薄膜晶體管的漏極為LDD結(jié)構(gòu)。
其中,該兩薄膜晶體管的柵極連接該下拉控制器。
其中,該三個(gè)薄膜晶體管中另外一個(gè)薄膜晶體管為第二薄膜晶體管。
其中,該LDD結(jié)構(gòu)由輕摻雜半導(dǎo)體層和重?fù)诫s半導(dǎo)體層組成。。
綜上,本發(fā)明用于GOA電路的薄膜晶體管結(jié)構(gòu)和GOA電路可提升開電流,并且兼顧減緩TFT元件劣化及低關(guān)電流特性,本發(fā)明可增加TFT元件在電路內(nèi)拉低電位的效率,或可降低TFT元件的設(shè)計(jì)尺寸。
附圖說明
下面結(jié)合附圖,通過對本發(fā)明的具體實(shí)施方式詳細(xì)描述,將使本發(fā)明的技術(shù)方案及其他有益效果顯而易見。
附圖中,
圖1為現(xiàn)有一般GOA電路與外接信號(hào)示意圖;
圖2為現(xiàn)有一般SR電路示意圖;
圖3為現(xiàn)有薄膜晶體管元件結(jié)構(gòu)示意圖;
圖4為現(xiàn)有薄膜晶體管有/無輕摻雜的I-V曲線示意圖;
圖5為本發(fā)明GOA電路一較佳實(shí)施例改良后電路示意圖;
圖6為本發(fā)明用于GOA電路的薄膜晶體管結(jié)構(gòu)一較佳實(shí)施例的示意圖;
圖7為本發(fā)明改良后的用于GOA電路的薄膜晶體管結(jié)構(gòu)的I-V曲線示意圖。
具體實(shí)施方式
參見圖5,其為本發(fā)明GOA電路一較佳實(shí)施例改良后電路(不同結(jié)構(gòu)TFT元件位置圖)示意圖。圖5中的GOA電路的整體結(jié)構(gòu)可以采用現(xiàn)有的GOA電路,可參考圖2,圖5實(shí)際上顯示的是組成GOA電路的多級SR電路中的一級,除外部信號(hào)CK/XCK/VSS外,主要包括預(yù)充電控制器和下拉控制器及其余三個(gè)主要的薄膜晶體管(TFT)及電容構(gòu)成,Q(N)表示第N級SR電路的Q點(diǎn),G(N)表示第N級行掃描信號(hào),VSS一般為GOA電路的電源負(fù)極端或公共接地,可以認(rèn)為一直處于低位準(zhǔn)。
如圖5所示,可發(fā)現(xiàn)其中有兩個(gè)TFT元件其固定一側(cè)源級(Source)都與VSS(VGL)即低位準(zhǔn)電壓相接,此較佳實(shí)施例中將此兩TFT元件做單邊的LDD,其相對位置及結(jié)構(gòu)如圖6所示。
圖6為本發(fā)明用于GOA電路的薄膜晶體管結(jié)構(gòu)一較佳實(shí)施例的示意圖。該薄膜晶體管30主要包括:柵極31下方為柵極絕緣層32,柵極絕緣層32下方為通道半導(dǎo)體層33,通道半導(dǎo)體層33一側(cè)為重?fù)诫s半導(dǎo)體層34,另一側(cè)為輕摻雜半導(dǎo)體層25和重?fù)诫s半導(dǎo)體層34,即LDD結(jié)構(gòu),一側(cè)的重?fù)诫s半導(dǎo)體層34對應(yīng)薄膜晶體管30的源極,另一側(cè)的輕摻雜半導(dǎo)體層25和重?fù)诫s半導(dǎo)體層34對應(yīng)薄膜晶體管30的漏極,源極和漏極等結(jié)構(gòu)未圖示。
本發(fā)明在GOA電路中選擇其源級/漏極一端在操作時(shí)一直(always)處于低位準(zhǔn)(VGL)的TFT元件,并將該元件的另一側(cè)做LDD(輕摻雜),而一直處于低位準(zhǔn)(VGL)側(cè)則不做LDD,其余TFT元件兩側(cè)(源級/漏極)則可以選擇都做LDD。
本發(fā)明的GOA電路中包括第一類薄膜晶體管,該第一類薄膜晶體管的漏極或源極僅其中之一為LDD結(jié)構(gòu),與該具有LDD結(jié)構(gòu)的漏極或源極相對應(yīng)的源極或漏極在該GOA電路中一直處于低位準(zhǔn)。還可以包括第二類薄膜晶體管,該第二類薄膜晶體管的漏極和源極都為LDD結(jié)構(gòu)。如果該GOA電路中的一薄膜晶體管的源極或漏極在該GOA電路中一直處于低位準(zhǔn),則該薄膜晶體管設(shè)置為第一類薄膜晶體管。本發(fā)明的GOA電路可以選擇僅包括第一類薄膜晶體管和第二類薄膜晶體管。
圖5中的每級SR電路,其中通過源極連接電源負(fù)極端的兩薄膜晶體管為第一類薄膜晶體管,該兩薄膜晶體管的漏極為LDD結(jié)構(gòu),兩薄膜晶體管的柵極連接下拉控制器,增加拉低電位的效率。另外一個(gè)薄膜晶體管可以為第二類薄膜晶體管。
本發(fā)明將電路中會(huì)有高電場形成熱電子效應(yīng)(Hot electron effect)的位置才做LDD,不需要的地方則不做,可降低源極到漏極之間的阻抗,進(jìn)而提升TFT元件開電流且兼顧避免元件劣化的優(yōu)勢。
如圖7所示,其為本發(fā)明改良后的用于GOA電路的薄膜晶體管結(jié)構(gòu)的I-V曲線示意圖。分別用實(shí)線和虛線展示不同摻雜狀態(tài)下的I-V曲線,Ids表示漏極源極間電流,Vgs表示柵極源極間電壓。由此可見,為本發(fā)明改良后的用于GOA電路的薄膜晶體管結(jié)構(gòu)可提升開電流,并且兼顧減緩元件劣化及低關(guān)電流特性。
綜上,本發(fā)明用于GOA電路的薄膜晶體管結(jié)構(gòu)和GOA電路可提升開電流(on current),并且兼顧減緩TFT元件劣化及低關(guān)電流(off current)特性,本發(fā)明可增加TFT元件在電路內(nèi)拉低電位(pull down)的效率,或可降低TFT元件的設(shè)計(jì)尺寸。
以上所述,對于本領(lǐng)域的普通技術(shù)人員來說,可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形,而所有這些改變和變形都應(yīng)屬于本發(fā)明后附的權(quán)利要求的保護(hù)范圍。