本發(fā)明一般涉及半導(dǎo)體裝置以及集成電路制造，并且尤其涉及雙極結(jié)晶體管的制造方法和裝置結(jié)構(gòu)。

背景技術(shù)：

雙極結(jié)晶體管除了其他最終用途外，可在高頻及高功率應(yīng)用中被發(fā)現(xiàn)。特別是，雙極結(jié)晶體管的具體最終用途可用于無線通信系統(tǒng)和移動裝置、開關(guān)及振蕩器的放大器。雙極結(jié)晶體管也可以用在高速邏輯電路。雙極結(jié)晶體管是三端子的電子裝置，其包括射極、本質(zhì)基極和集極，由不同的半導(dǎo)體材料區(qū)來定義。在該裝置結(jié)構(gòu)中，本質(zhì)基極位于射極與集極之間。NPN雙極結(jié)晶體管可包括構(gòu)成該射極與集極的n型半導(dǎo)體材料區(qū)，及構(gòu)成本質(zhì)基極的p型半導(dǎo)體材料區(qū)。PNP雙極結(jié)晶體管包括構(gòu)成射極與集極的p型半導(dǎo)體材料區(qū)，及構(gòu)成本質(zhì)基極的n型半導(dǎo)體材料區(qū)。在操作中，基極-射極結(jié)是正向偏壓，基極-集極結(jié)是反向偏壓。集極-射極電流可以藉由基極-射極電壓進行控制。

需要改進用于雙極結(jié)晶體管的制造方法及裝置結(jié)構(gòu)。

技術(shù)實現(xiàn)要素：

在本發(fā)明的一個實施例中，提供了一種用于制造裝置結(jié)構(gòu)的方法。形成溝槽隔離區(qū)沿側(cè)壁環(huán)繞有源裝置區(qū)。形成介電區(qū)從該有源裝置區(qū)的側(cè)壁橫向延伸進入該有源裝置區(qū)。該介電區(qū)位于該有源裝置區(qū)的頂面之下，使得一部分的有源裝置區(qū)位于該頂面及該介電區(qū)之間。

在本發(fā)明的一個實施例中，提供了一種用于雙極結(jié)晶體管的裝置結(jié)構(gòu)。該裝置結(jié)構(gòu)包括：溝槽隔離區(qū)，其位于該半導(dǎo)體襯底內(nèi)；有源裝置區(qū)，具有頂面及與該溝槽隔離區(qū)共同延伸的側(cè)壁；以及介電區(qū)，從該有源裝置區(qū)的該側(cè)壁橫向延伸進入該有源裝置區(qū)。該有源裝置區(qū)由半導(dǎo)體襯底的一部分構(gòu)成。該介電區(qū)位于該有源裝置區(qū)的頂面之下，使得一部分的有源裝置區(qū)位于該頂面及該介電區(qū)之間。

附圖說明

附圖包含在說明書中，并與以上披露的本發(fā)明以及以下示出的實施方式的詳細描述的一般說明構(gòu)成本說明書的一部分，附圖示出本發(fā)明的各種實施例，并一起用于解釋本發(fā)明的實施方式。

圖1-5是根據(jù)本發(fā)明的一個實施例，用于制造裝置結(jié)構(gòu)的處理方法的連續(xù)制造階段的襯底的一部分的橫截面圖。

圖6是根據(jù)本發(fā)明的替代實施例的處理方法制造類似于圖5的裝置結(jié)構(gòu)剖面圖。

具體實施方式

參考圖1及根據(jù)本發(fā)明的一個實施例，襯底10包括可用以形成集成電路裝置的單晶半導(dǎo)體材料。例如，襯底10可以包括單晶含硅材料，諸如本體單晶硅晶圓。構(gòu)成襯底10的半導(dǎo)體材料可包括電活性摻雜劑，其改變襯底10的電性能，并且還可以包括在其頂面的視需要的外延層。

溝槽隔離區(qū)12在襯底10內(nèi)形成并延伸進入襯底10到給定的深度d₁。溝槽隔離區(qū)12界定各自由襯底10的半導(dǎo)體材料構(gòu)成的有源裝置區(qū)14及集極接觸區(qū)16，并且提供電隔離。該集極接觸區(qū)16位于該有源裝置區(qū)14的附近并且由溝槽隔離區(qū)12的其中一個與該有源裝置區(qū)14分隔開來。溝槽隔離區(qū)12的位置及安排定義了該有源裝置區(qū)14的大小、幾何形狀、以及邊界與集極接觸區(qū)16的位置。有源裝置區(qū)14具有側(cè)壁15位于其邊界并與溝槽隔離區(qū)12的接觸互補側(cè)壁共同延伸深度d₁。

溝槽隔離區(qū)12可以藉由淺溝槽隔離(shallow trench isolation，STI)技術(shù)形成，該技術(shù)涉及以光刻及干式蝕刻工藝來界定該溝槽，沉積電絕緣體填充該溝槽，并且使用例如化學(xué)機械研磨(CMP)來平坦化相對于襯底10的頂面的電絕緣體。該溝槽隔離區(qū)12可以包括介電材料，例如經(jīng)化學(xué)氣相沉積技術(shù)所沉積的硅的氧化物(例如，二氧化硅(SiO₂))。

該有源裝置區(qū)14可界定雙極結(jié)晶體管的集極18，或者可以包括集極18。該集極18可以構(gòu)成該有源裝置區(qū)14的全部或一部分，并且可以由襯底10的半導(dǎo)體材料構(gòu)成。集極18的導(dǎo)電率可通過例如電活性摻雜劑的離子植入或是在襯底10的頂面生長摻雜外延層而提高。副集極(sub-collector)20可以以溝槽隔離區(qū)12下方的深度在襯底10中橫向延伸，以便耦合集極18與集極接觸區(qū)16。集極接觸區(qū)16、集極18、及副集極20是由半導(dǎo)體襯底10的材料構(gòu)成，并有共同的導(dǎo)電類型。

介電層22、24被依次沉積并鋪設(shè)圖案化的蝕刻掩模26。每個介電層22、24可以由具有介電常數(shù)(例如，介電率(permittivity))特性的介電材料的電絕緣體構(gòu)成。在一個實施例中，介電層22可以包括藉由化學(xué)氣相沉積(CVD)沉積的二氧化硅，及介電層24可以由使用化學(xué)氣相沉積法沉積的氮化硅(Si₃N₄)構(gòu)成。蝕刻掩?？梢杂梢粚痈泄獠牧希T如有機光刻膠構(gòu)成，可以藉由旋涂工藝鋪設(shè)、預(yù)烘焙、暴露于通過光掩模的投射光、曝光后烘烤、并用化學(xué)顯影劑顯影。蝕刻掩模26包括開口28、30，它們相對于有源裝置區(qū)14而位于溝槽預(yù)定位置以用于延伸到該溝槽隔離區(qū)12。

介電層22、24的蝕刻是通過蝕刻工藝以化學(xué)蝕刻選擇性移除構(gòu)成的介電材料并且延伸開口到溝槽隔離區(qū)12的頂面來進行，從而界定用于隨后的蝕刻工藝的圖案化的硬掩模。該蝕刻工藝可以包括濕式化學(xué)蝕刻工藝或干式蝕刻工藝，例如反應(yīng)離子蝕刻(RIE)。該蝕刻掩模26可以隨后被移除。如果包括光刻膠，在后續(xù)的清潔過程中，該蝕刻掩模26可以通過灰化或溶劑剝離來移除。

參考圖2，其中，類似的附圖標記參照到類似圖1的特征，該處理方法的后續(xù)制造階段中，溝槽32、34在溝槽隔離區(qū)12內(nèi)使用蝕刻工藝而以開口28、30的位置來界定。用于蝕刻溝槽隔離區(qū)12的介電材料的蝕刻工藝具有化學(xué)蝕刻選擇性以比有源裝置區(qū)14的半導(dǎo)體材料及介電層24更高的速率(即，選擇性的)移除介電材料。該蝕刻工藝可以包括干式蝕刻工藝，例如反應(yīng)離子蝕刻(RIE)。蝕刻工藝被定時，使得溝槽32、34延伸到溝槽隔離區(qū)12的深度d₂小于深度d₁。所以，溝槽32及34只是部分地延伸到溝槽隔離區(qū)12，而不是下層的襯底10。溝槽32、34與有源裝置區(qū)14共同延伸而不穿透到其側(cè)壁15。

參考圖3，其中，類似的附圖標記參照到類似圖1的特征，該處理方法的后續(xù)制造階段中，在溝槽32、34的初始部分蝕刻后，于溝槽32、34邊界的側(cè)壁上形成間隙壁36。一種各向異性蝕刻工藝可被用于保形介電層以形成間隙壁36。間隙壁36可以由電絕緣體構(gòu)成，例如使用化學(xué)氣相沉積的氮化硅(Si₃N₄)沉積。間隙壁36是在工藝流程中隨后被移除的犧牲元件，因此，不存在于完成的裝置結(jié)構(gòu)中。

形成間隙壁36之后，在開口28、30的位置使用蝕刻工藝令溝槽32、34延伸進入溝槽隔離區(qū)12更大的深度。用于蝕刻溝槽隔離區(qū)12的介電材料的蝕刻工藝具有化學(xué)蝕刻選擇性以比有源裝置區(qū)14的半導(dǎo)體材料、間隙壁36及介電層24的介電材料更高的速率(即，選擇性的)移除介電材料。該蝕刻工藝可以包括干式蝕刻工藝，例如反應(yīng)離子蝕刻(RIE)。蝕刻工藝被定時，使得溝槽32、34延伸到溝槽隔離區(qū)12的深度d₃小于深度d₁但大于深度d2。所以，部分蝕刻的結(jié)果，溝槽32及34只是部分地延伸到溝槽隔離區(qū)12，而不是下層的襯底10。溝槽32、34是與有源裝置區(qū)14共同延伸而不穿透到其側(cè)壁15。

高能離子，如單頭箭頭38示意所示，利用離子植入引入到有源裝置區(qū)14以形成有源裝置區(qū)14的受損區(qū)40、42。離子軌跡利用溝槽32、34提供的入口而撞擊(impinge)該有源裝置區(qū)14的側(cè)壁15，并且離子38以一范圍且范圍分散(range straggle)的方式穿透該有源裝置區(qū)14在側(cè)壁15下方的半導(dǎo)體材料。植入條件(例如，角度，離子能量，劑量)可以修改以調(diào)節(jié)受損區(qū)40、42的特征。在一個實施例中，離子38可以是氬氣(Ar)的正離子，以選定的或特定的角度植入。在另一個實施例中，離子38可以是硅(Si)或鍺(Ge)的正離子，以選定或指定的角度植入。如本文所用，術(shù)語“傾斜植入”指的是離子軌跡撞擊有源裝置區(qū)14的頂面的入射行進角度大于或小于0°，其中，0°表示襯底10頂面的正交(即，垂直)方向。離子38的離子軌跡也相對于有源裝置區(qū)14的側(cè)壁15成角度。受損區(qū)40、42可以使用鏈式植入(chained implants)(例如，以不同的能量及/或不同的物種(如，氬或鍺)的多個離散植入)來形成，而且受損區(qū)40、42可以以不引入離子(包括電活性摻雜劑)到有源裝置區(qū)14的半導(dǎo)體材料的方式來形成。

受損區(qū)40、42的晶體結(jié)構(gòu)會因離子38的植入損傷而改變。受損區(qū)40、42的形狀及它們在有源裝置區(qū)14的穿透深度可藉由改變(但不限于)下列因素而受到控制，如植入角度及離子能量的植入條件、以及溝槽32、34的寬度及深度還有間隙壁36的位置。間隙壁36作為位于受損區(qū)40、42上方的部分有源裝置區(qū)14的植入掩模，而溝槽隔離區(qū)12作為位于受損區(qū)40、42下面的部分有源裝置區(qū)14的植入掩模。間隙壁36的位置是藉由控制延伸溝槽32、34到深度d₂的初始部分蝕刻確定的。受損區(qū)40、42的厚度等于深度d₂及深度d₃之間的差，并藉由控制延伸溝槽32、34到深度d₃的后續(xù)部分蝕刻而確立。受損區(qū)40、42橫向延伸一指定寬度W從溝槽隔離區(qū)12的側(cè)壁及有源裝置區(qū)14的側(cè)壁15進入有源裝置區(qū)14的邊界。

在離子植入之后，受損區(qū)40、42的晶體結(jié)構(gòu)不同于有源裝置區(qū)14的上覆、橫向相鄰以及下層的半導(dǎo)體材料的晶體結(jié)構(gòu)。例如，受損區(qū)40、42的半導(dǎo)體材料可藉由離子植入的非晶化而變?yōu)榉蔷У模沟门c有源裝置區(qū)14中的單晶半導(dǎo)體材料相比，受損區(qū)40、42的半導(dǎo)體材料不存在有結(jié)晶度。受損區(qū)40、42的下面、上面以及橫向受到有源裝置區(qū)的單晶半導(dǎo)體材料14所限制。如以下討論者，結(jié)晶度差異促使受損區(qū)40、42的半導(dǎo)體材料的蝕刻速率不同或氧化速度不同，允許受損區(qū)40、42在不引起有源裝置區(qū)14的半導(dǎo)體材料改變的情況下進行修改。

參考圖4，其中，類似的附圖標記參照到類似圖3的特征，該處理方法的后續(xù)制造階段中，受損區(qū)40、42的受損半導(dǎo)體材料轉(zhuǎn)換為介電材料，受損區(qū)40、42形成介電區(qū)44、46。受損區(qū)40、42可使用濕式或干式熱氧化工藝轉(zhuǎn)換成介電區(qū)44、46，并且介電區(qū)44、46可以包括二氧化硅。在一個實施例中，受損區(qū)40、42的受損半導(dǎo)體材料(例如，硅)的氧化速度高于有源裝置區(qū)14的周圍未損傷的半導(dǎo)體材料(例如，單晶硅)。介電區(qū)44、46橫向穿透到有源裝置區(qū)14中并且局部縮小該有源裝置區(qū)14。

介電區(qū)44、46界定從溝槽隔離區(qū)12延伸到有源裝置區(qū)14及集極18的第二掩埋隔離區(qū)。有源裝置區(qū)14的區(qū)域48、49位于介電區(qū)44、46及有源裝置區(qū)14的頂面之間。所以，該介電區(qū)44、46被掩埋在有源裝置區(qū)14的頂面之下，并且可以以溝槽32、34的初始部分蝕刻期間設(shè)置的距離(例如，d₂)與有源裝置區(qū)14的頂面隔開。在一個實施例中，介電區(qū)44、46是由等于該距離的距離(例如，d₂)與有源裝置區(qū)14的頂面隔開。

介電區(qū)44、46的形狀及尺寸都與受損區(qū)40、42的形狀及尺寸有關(guān)，介電區(qū)44、46的高度是由部分蝕刻以及間隙壁36在溝槽32、34的位置所建立的，并與d₂及d₃之間的差異有關(guān)。在一個實施例中，介電區(qū)44、46的最上層的深度可位于深度d₂而介電區(qū)44、46的最底部深度可位于深度d₃，使得該介電區(qū)44、46相對于有源裝置區(qū)14的頂面從深度d₂垂直地延伸到深度d₃。介電區(qū)44、46的寬度是與受損區(qū)40、42的寬度W有關(guān)，并且在一個實施例中，可以等于受損區(qū)40、42的寬度W。

在一個替代實施例中，受損區(qū)40、42可以被移除，如以下結(jié)合圖6的說明，以及由介電材料代替以形成介電區(qū)44、46。介電區(qū)44、46的候選無機介電材料可以包括，但不限于，二氧化硅(SiO₂)、摻氟硅玻璃(FSG)、及這些介電材料的組合。其特征在于，相比于二氧化硅的低介電常數(shù)。該介電區(qū)44、46可包括有機或無機介電材料，其可以是電絕緣體，特征是在室溫下大于10¹⁰(Ω-m)的電阻率。或者，介電區(qū)44、46可包括低-k介電材料，其特征在于相對介電率或介電常數(shù)比二氧化硅約3.9的介電常數(shù)來得小。介電區(qū)44、46的候選低-k介電材料包括，但不限于，旋涂有機低-k介電材料(例如，旋涂聚合物樹脂)及無機低-k介電材料(例如，有機硅酸酯玻璃，氫富集的碳氧化硅(SiCOH)，及碳摻雜氧化物)，以及這些及其它有機及無機介質(zhì)的組合。

參考圖5，其中，類似的附圖標記參照到類似圖4的特征，該處理方法的后續(xù)制造階段中，間隙壁36從溝槽32、34中移除并且用電絕緣的固體介電材料填充溝槽32、34，使得溝槽隔離區(qū)12再次形成。在一個實施例中，用于沉積固體介電材料的保形沉積技術(shù)可以是使用硅烷或硅烷與氮氣的混合物的任何一個硅源的低壓化學(xué)汽相沉積(LPCVD)。在一個具體的實施例中，固體介電材料可以是藉由LPCVD沉積的硅的氧化物(例如SiO₂)。覆蓋頂面的固體介電材料可以被回蝕或化學(xué)機械拋光移除，而且介電層22、24可以藉由化學(xué)濕式蝕刻及/或干式蝕刻移除以恢復(fù)平坦性。

在有源裝置區(qū)14的頂面形成基部層50?；繉?0可以由與集極18不同的半導(dǎo)體材料構(gòu)成，并且可以是與集極18相反的導(dǎo)電類型。介電區(qū)44、46，其具有與溝槽32、34的部分蝕刻相關(guān)的特定厚度以及深度d₂及深度d₃之間的數(shù)值差，且與基部層50有非接觸的關(guān)系。

基部層50可以由半導(dǎo)體材料制成，例如硅鍺(SiGe)的合金，其硅(Si)含量的范圍從95原子百分比至50原子百分比而鍺(Ge)含量的范圍從5原子百分比至50原子百分比。基部層50的鍺含量在其整個厚度可以是漸進及/或步進分布。基部層50的半導(dǎo)體材料可以包括摻雜劑，例如從周期表第III族(例如，硼)中選擇的p型摻雜劑，其濃度能有效賦予p型導(dǎo)電性以及視需要地給予碳(C)以抑制p型摻雜劑的向外擴散。基部層50可以由使用低溫外延(LTE)的生長工藝，如汽相外延(VPE)沉積的半導(dǎo)體材料層而形成?；繉?0的厚度可以根據(jù)裝置預(yù)期的應(yīng)用選擇較大的層厚度用于功率放大應(yīng)用。

射極52位于在基部層50的頂面。射極52可由與基部層50不同的半導(dǎo)體材料構(gòu)成，并且可以具有與基部層50相反的導(dǎo)電類型。例如，射極52可缺少鍺，但其至少存在于基部層50的一部分。在一個代表性實施例中，射極52可以由半導(dǎo)體材料構(gòu)成，例如硅，由化學(xué)氣相沉積沉積而得，并且可以摻雜從周期表第V族(例如，磷(P)或砷(As))中選擇的n型摻雜劑，其濃度能有效的賦予n型導(dǎo)電性。

射極52被非導(dǎo)電性間隙壁54所包圍，該間隙壁54覆蓋射極開口，射極開口被界定在位于基部層50的頂面上的一個或多個介電層56中。該間隙壁54形成在射極52形成之前。間隙壁54可以藉由沉積電絕緣體構(gòu)成的共形層來形成，諸如藉由CVD沉積的氮化硅，以及用各向異性蝕刻工藝(如RIE)來為該共形層塑形，即優(yōu)先移除水平表面的電絕緣體。射極52包括鄰近間隙壁54且與間隙壁54共同延伸的外側(cè)壁。

外質(zhì)基極58在基部層50內(nèi)形成。藉由引入相對于基部層50的剩余部分可以增加導(dǎo)電率的摻雜劑濃度，可以形成外質(zhì)基極58。在一個實施例中，外質(zhì)基極58的形成可以藉由離子植入，具體地說，相對于基部層50的剩余部分，藉由植入從周期表第III族(例如，硼)中選擇的p型摻雜劑的離子而形成，其濃度可有效地提高p型的導(dǎo)電性水平。介電區(qū)44、46，位于外質(zhì)基極58及有源裝置區(qū)14的區(qū)域48、49的下方，可以減少來自外質(zhì)基極58的摻雜劑擴散通過有源裝置區(qū)14的區(qū)域48、49，進入在該有源裝置區(qū)14的集極18。

在一個替代實施例中，位于外質(zhì)基極58下面的有源裝置區(qū)14的區(qū)域48、49，可以故意摻雜選自周期表第III族的摻雜劑(例如，硼)，其濃度可有效地賦予p型導(dǎo)電性。導(dǎo)入?yún)^(qū)域48、49的半導(dǎo)體材料中的p型導(dǎo)電性與有源裝置區(qū)14的區(qū)域48、49的初始n型半導(dǎo)體材料不同。該摻雜劑可以藉由離子植入來引入，在不提高集極-基極寄生電容的情況下，可以有效地降低基極電阻進而提高裝置效率。就效果而言，基極電阻的降低與集極-基極寄生電容的任何增加脫鉤，可以促使這些不同且經(jīng)常競爭的裝置性能的度量指針獨立優(yōu)化。植入?yún)^(qū)域48、49可以成為裝置結(jié)構(gòu)中本質(zhì)基極與外質(zhì)基極之間的連接區(qū)的一部分。

由該處理方法的制造階段所形成的雙極結(jié)晶體管的裝置結(jié)構(gòu)60的特征在于垂直架構(gòu)，其包括射極52、集極18、以及位在射極52與集極18之間藉由基部層50的中心部分所界定的本質(zhì)基極62。該本質(zhì)基極62與集極18沿一個p-n結(jié)共同延伸，且射極52與本質(zhì)基極62沿另一個p-n結(jié)共同延伸。外質(zhì)基極58與本質(zhì)基極62耦合以建立電接觸。如果集極18、射極52、及本質(zhì)基極62中的兩個或全部三個是由不同能帶隙的半導(dǎo)體材料所構(gòu)成，則雙極結(jié)晶體管可具有異質(zhì)結(jié)雙極晶體管(heterojunction bipolar transistor,HBT)的特點。

裝置結(jié)構(gòu)60不包括在其結(jié)構(gòu)上凸起的外質(zhì)基極。該介電區(qū)44、46位在射極52與基部層50之間的界面下方以特定的距離隔開。該特定的距離與溝槽32、34的初始部分蝕刻的深度d₂有直接關(guān)系。

在制造過程中的前段(front-end-of-line，F(xiàn)EOL)部分，可橫跨基底10的至少一部分的表面區(qū)域復(fù)制裝置結(jié)構(gòu)60。在BiCMOS集成電路中，互補金屬氧化物-半導(dǎo)體(CMOS)晶體管可以用襯底10的其他區(qū)域來形成。結(jié)果就是可以提供雙極結(jié)晶體管(或異質(zhì)結(jié)雙極晶體管)及CMOS晶體管共同位于同一襯底10上。

標準的中段(middle-of-line，MOL)工藝與后段(back-end-of-line，BEOL)工藝如下，其中，包括形成介電層、過孔插塞及接線用于互連結(jié)構(gòu)與裝置結(jié)構(gòu)60的耦合，以及用于附加裝置結(jié)構(gòu)60的其它類似接觸，還有任何可以被包括制造在襯底10上的其他電路中的CMOS晶體管。

參考圖6，其中，類似的附圖標記參照到類似圖5的特征，根據(jù)本發(fā)明的替代實施例的處理方法的后續(xù)制造階段中，介電區(qū)44、46(圖5)可以由以氣隙(air gap)70、72形式的介電區(qū)取代，這是藉由移除受損區(qū)40、42的受損半導(dǎo)體材料，代替氧化受損區(qū)40、42(圖3)，在受損區(qū)40、42形成。在一個實施例中，受損區(qū)40、42可以利用蝕刻工藝使用比有源裝置區(qū)14周圍未損的半導(dǎo)體材料(例如，單晶硅)更高的蝕刻速率將受損半導(dǎo)體材料(例如，硅)移除。與介電區(qū)44、46一樣，氣隙70、72側(cè)向滲透到有源裝置區(qū)14有效地作為溝槽隔離區(qū)12的橫向延伸，并局部地縮小有源裝置區(qū)14。氣隙70、72的特征可以藉由一個有效介電率或接近一致的介電常數(shù)(真空介電率)來表示，或是可以在大氣壓力或接近大氣壓力下填充空氣，或是可以在大氣壓力或接近大氣壓力下填充另一種氣體，或是可以在低于大氣壓的壓力(例如，部分真空)下包含空氣或其它氣體。

藉由定向或非共形沉積工藝所沉積的介電材料來填充溝槽32、34，使得氣隙70、72得以保留。該介電材料包括電絕緣體，以便重新形成溝槽隔離區(qū)12及關(guān)閉氣隙70、72。在一個實施例中，介電材料可由沉積的二氧化硅構(gòu)成，該二氧化硅是藉由等離子體增強化學(xué)氣相沉積(PECVD)沉積的硅的氧化物(例如SiO₂)。包括介電區(qū)44、46的氣隙各代表沒有介電材料的空的空間。

該方法與圖5結(jié)合持續(xù)描述。包括介電區(qū)的氣隙70、72因此形成在基部層50形成之前，其允許圍繞氣隙70、72的受損表面在基部層50生長之前被修復(fù)及鈍化。

如上所述的方法用于制造集成電路芯片。所得的集成電路芯片可以藉由制造者以原始芯片形式(例如，具有多個未封裝芯片的單一芯片)，以裸芯片或以封裝的形式進行散布。在后一種情況下，芯片被安裝在單個芯片封裝內(nèi)(例如，塑料載體，具有固定到母板或其他更高級別的載體的引線)或在多芯片封裝內(nèi)(例如，陶瓷載體，具有表面互連或掩埋互連中的任一個或兩者皆有)。在任何情況下，芯片接著與其它芯片、離散電路元件及/或其它信號處理裝置集成，作為(a)中間產(chǎn)品，諸如母板，或者(b)最終產(chǎn)品的一部分。最終產(chǎn)品可以是包括集成電路芯片的任何產(chǎn)品，范圍從玩具及其他低端應(yīng)用到具有顯示器的高級計算器產(chǎn)品、鍵盤或其他輸入設(shè)備以及中央處理器。

一個特征與另一個元件“連接”或“耦合”可以直接連接或耦合到其他元件，或者是相反的，可以存在一個或多個中間元件。如果中間元件不存在，一個特征可被“直接連接”或“直接耦合”到另一元件。如果至少存在一個中間元件，一個特征可被“間接連接”或“間接耦合”到另一元件。

本發(fā)明的各種實施例的描述是基于說明的目的，但并非意在窮舉或限制所公開的實施例。對于本領(lǐng)域的普通技術(shù)人員，許多修改及變化將不脫離所描述實施例的范圍及精神是顯而易見的。本文選擇所用的術(shù)語以最好地解釋實施例的原理，在市場中發(fā)現(xiàn)的實際應(yīng)用或技術(shù)改進過的技術(shù)，或使普通技術(shù)人員能夠理解在此公開的實施例。