本技術涉及半導體裝置。

背景技術：

對便攜式消費電子產(chǎn)品的需求的強勁增長推動了對大容量存儲器器件的需要。非易失性半導體存儲器器件，諸如閃存存儲卡，正變得廣泛用于滿足對數(shù)字信息存儲和交換的日益增長的需求。它們的便攜性、多功能性和堅固的設計，以及其高可靠性和大容量，已經(jīng)使這樣的存儲器件理想地用于各種各樣的電子器件中，包含例如數(shù)碼相機、數(shù)字音樂播放器、視頻游戲控制臺、pda和蜂窩電話。

技術實現(xiàn)要素：

在本技術的方面中，一種制造半導體裝置的方法包括如下步驟。提供至少兩個半導體元件，每個所述半導體元件具有第一表面和與所述第一表面相反的第二表面。在每個所述半導體元件中形成通路孔，所述通路孔完全通過各個所述半導體元件從所述第一表面至所述第二表面延伸。在每個所述半導體元件的第二表面上貼附元件貼附材料層。在每個所述半導體元件中在對應于所述通路孔的位置移除所述元件貼附材料。在基板的表面上將所述至少兩個半導體元件上下對準并經(jīng)由所述元件貼附材料層堆疊，使所述半導體元件的通路孔彼此對準以形成整體通路孔，所述整體通路孔完全通過所述至少兩個半導體元件和所有元件貼附材料層延伸，所述整體通路孔沿所述整體通路孔的延伸方向具有實質上一致的直徑。最終，通過一次金屬填充工藝使用導電材料來填充所述整體通路孔。

在實施例中，每個所述半導體元件提供有位于所述第一表面上并標記所述通路孔的位置的對準標記。對準標記包括在各個所述半導體元件的第一表面上的通路孔的位置的墊。

在實施例中，通過干法反應離子蝕刻工藝或激光鉆孔工藝來直接形成完 全通過各個所述半導體元件延伸的所述通路孔?？商娲?，通過干法反應離子蝕刻工藝或激光鉆孔工藝形成部分的通過各個所述半導體元件的盲通孔，隨后通過在所述半導體元件的第二表面上的背側研磨工藝，以形成完全的通過所述各個半導體元件的所述通路孔，從而形成所述通路孔。

在實施例中，所述基板還包括在所述基板的表面上的接合墊。在基板的表面上對準和堆疊所述至少兩個半導體元件的步驟中，將所述至少兩個半導體元件的通路孔與所述基板的表面上的接合焊墊對準，且所述整體通路孔中的導體材料與所述基板的表面上的接合焊墊物理的和電氣的接觸。

在實施例中，所述每個半導體元件是裸芯或晶片。

在本技術的另一方面中，一種制造半導體裝置的方法包括如下步驟。提供至少兩個半導體元件。每個所述半導體元件具有第一表面和與所述第一表面相反的第二表面。在每個所述半導體元件的第二表面上貼附元件貼附材料層。在基板的表面上將所述至少兩個半導體元件上下對準并經(jīng)由所述元件貼附材料層堆疊。形成整體通路孔，所述整體通路孔完全的通過所述至少兩個半導體元件和所述元件貼附材料層延伸，并沿所述整體通路孔的延伸方向具有實質上一致的直徑。通過一次金屬填充工藝將導電材料填充在所述整體通路孔中。

在本技術的另一方面中，一種半導體裝置包括：基板，具有在所述基板的表面上的接合墊；至少兩個半導體元件，每個所述半導體元件具有第一表面和與所述第一表面相反的第二表面，所述至少兩個半導體元件經(jīng)由貼附在各個所述半導體元件的第二表面上的元件貼附材料層在所述基板的表面上上下堆疊；整體通路孔，其完全的通過所述至少兩個半導體元件和所述元件貼附材料層延伸，并沿所述整體通路孔的延伸方向具有實質上一致的直徑，且所述整體通路孔與所述基板的表面上的接合墊對準，以及連續(xù)的導電材料，填充在所述整體通路孔中，并與所述基板的接合墊物理的和電氣的接觸。

在本技術的另一方面中，每個所述半導體元件是裸芯或晶片。所述裸芯包括控制器裸芯或存儲器裸芯。所述半導體裝置還包括設置在所述整體通路孔的內側壁上的連續(xù)的金屬籽層。所述半導體裝置還包括包封堆疊在所述基板的表面上的所述至少兩個半導體元件的模塑料。

附圖說明

圖1是具有tsv結構的半導體裝置的制造方法的流程圖。

圖2a至圖2j是示出了圖1所示的制造方法的不同階段的示意性側視圖。

圖3是根據(jù)本技術的第一實施例的具有tsv結構的半導體裝置的制造方法的流程圖。

圖4a至圖4f是示出了圖3所示的制造方法的不同階段的示意性側視圖。

圖5是根據(jù)本技術的第二實施例的具有tsv結構的半導體裝置的制造方法的流程圖。

圖6a至圖6e是示出了圖5所示的制造方法的不同階段的示意性側視圖。

圖7是根據(jù)本技術的實施例的半導體裝置的示意性側視圖。

具體實施方式

現(xiàn)在參照圖3至圖7來描述實施例，其涉及半導體裝置的制造方法及半導體裝置。應該理解的是，本技術可以按照很多不同形式來實施，而不應被解釋為限于本文所闡述的實施方式。而是，提供這些實施例以使得本公開將是徹底的和完整的，并且將本技術充分地傳達給本領域的技術人員。實際上，本技術旨在覆蓋這些實施例的替代、變型和等同，其包括在由所附權利要求限定的本發(fā)明的范圍和精神之內。此外，在本技術的以下詳細描述中，許多具體的細節(jié)被闡述以便提供本發(fā)明的徹底理解。然而，本領域的普通技術人員將清楚，本發(fā)明可以沒有這樣的具體細節(jié)來實踐。.

如本文可使用的術語“左”、“右”、“頂部”、“底部”、“上”、“下”、“垂直”和/或“水平”僅是為了方便且為說明性目的，并不意味著限制本發(fā)明的描述，這是由于所參考的項目可在位置和方向進行交換。而且，如本文所使用的，冠詞“一”和“一個”旨在包括單數(shù)和復數(shù)的形式，除非文中另外明確的指出。術語“實質上”和/或“大約”意味著對于給定的應用，規(guī)定的尺寸或參數(shù)可以在可接受的制造公差內來改變。在一個實施例中，可接受的制造公差為±0.25％。

在所有的附圖中，相同或類似的元件由具有相同的末尾兩位數(shù)字的相同樣式來標記。

盡管已知各種封裝配置，半導體存儲裝置可以制造為三維系統(tǒng)級封裝(3d-sip)的形式。硅通孔(tsv)互連是一種已知的3d-sip技術，用于短互連距離和高速度。tsv是在半導體裸芯中生成垂直通孔，并通過電鍍工藝在垂直通孔中沉積導電材料以實施互連的技術。

圖1是具有tsv結構的半導體裝置的制造方法的流程圖。圖2a至圖2j是示出了圖1所示的制造方法的不同階段的示意性側視圖。

如圖1所示，本方法以制備基板的步驟s110開始。如圖2a所示，基板110包括在基板110的上表面上的接合墊112，以及形成在基板110的上表面上并覆蓋接合墊112的氧化物層120。接合墊112電連接至將在后續(xù)的工藝中被設置在基板110上半導體裸芯。氧化物層120作為用于貼附半導體裸芯的接合層。

接下來，如圖2b至圖2d所示，在步驟s120中，通孔132形成在半導體裸芯130中，且隨后在步驟s130中，絕緣層134形成在通孔132的側壁上，接下來是背側研磨步驟s140，以減少半導體裸芯130的厚度，從而在半導體裸芯130中形成通路孔130。

接下來，如圖2e所示，在步驟s150中，半導體裸芯130被堆疊并經(jīng)由接合氧化物層120貼附在基板110上，使半導體裸芯130的通路孔132與埋設在氧化物接合層120的下面的基板110的接合墊112對準。半導體裸芯130在基板110上的對準通常是通過包括圖像捕捉裝置的圖案識別系統(tǒng)來實施，圖案識別系統(tǒng)識別位于半導體裸芯130和基板110上的基準標記。這些基準標記可以由相對于施加在基板上的涂層具有圖像對比度的金屬墊制成。圖案識別系統(tǒng)利用基準標記來對準和校準半導體裸芯130相對于基板110的坐標信息。由于在上述制造工藝中接合墊112被接合氧化物層120覆蓋，其對于圖案識別系統(tǒng)的圖像捕捉裝置不可見，因此不能用來作為基準標記。在這種情況下，額外的基準標記(未示出)形成在基板110上，以便通過圖案識別系統(tǒng)來對準半導體裸芯130和基板110。

接下來，在步驟s160中，移除在接合墊112上的氧化物接合層120，以暴露接合墊112的表面，如圖2f所示。接下來，在步驟s170中，籽層140形成在絕緣層134的暴露的表面上，如圖2g所示。隨后如圖2h所示，在步驟s180中，通過電鍍工藝將導電材料層150沉積在籽層140上，以使導電材料填充通路孔132。如果封裝體包括單一的半導體裸芯130，用于在這 樣的封裝體中形成tsv結構的工藝在此結束。如果封裝體包括多于一個半導體裸芯130，則工藝進行至步驟s190，在步驟s190中，半導體裸芯130上的導電材料150的層被移除，從而導電材料150僅在與通孔132和接合墊112相對應的位置保留。且導電材料150被額外的氧化物接合層120覆蓋，如圖2i所示。隨后對額外的半導體裸芯130重復上文所述的步驟s120至s180。最終的結構在圖2j中示出。

如圖2j所示，封裝體100包括彼此對準的多個疊置的tsv結構，這可能導致失準問題。此外，由于多次電鍍工藝，在涉及多次熱循環(huán)的多個步驟中沉積tsv結構，這會在tsv結構的區(qū)域中形成過度的應力，減弱半導體裸芯130的機械強度。由于多次沉積產(chǎn)生的界面缺陷，多個疊置的tsv結構還可能增加了上面的半導體裸芯和下面的半導體裸芯中的tsv結構之間的界面電阻。

將參照圖3至圖4f來描述根據(jù)本技術的第一實施例的半導體裝置的制造方法。圖3是根據(jù)本技術的第一實施例的具有tsv結構的半導體裝置的制造方法的流程圖。圖4a至圖4f是示出了圖3中所示的制造方法的不同階段的示意性側視圖。

如圖3和圖4a所示，本方法以制備基板的步驟s310開始。圖4a是基板410的示意性側視圖?；?10可以是線路板，例如是柔性印刷電路板(fpcb)，或用于支承設置在其上的任何半導體元件的臨時載具。例如，基板410可以包括形成在絕緣芯層的一個表面或兩個表面上的導電圖案?；?10包括接合墊412，接合墊412用于與將要設置在基板410上的半導體元件電連接。例如，接合墊412位于基板410的上表面上，并且可以是形成在上表面上的導電圖案的一部分。接合墊412例如由銅、鋁、銅上鍍金、鋁上鍍金制成。

接下來，如圖4b所示，在步驟s320中，通路孔432形成在每個半導體元件430中。通路孔432在如圖4b所示的z方向上從半導體元件430的上表面至相反的下表面完全的通過半導體元件430延伸。半導體元件430可以包括具有裸芯的陣列的晶片，或從這樣的晶片單體化的單獨的裸芯。例如，半導體元件430可以是具有實質上相同的尺寸的存儲器裸芯。每個半導體元件430可以提供有對準標記431，對準標記431表示將要形成通路孔432的位置。例如，對準標記431是位于通路孔432將要形成在半導體元件430的 表面上的位置的接合墊，如圖4b(a)所示。對準標記431的數(shù)目和布置不限于圖4b(a)所示的實施例。對準標記431允許用于后續(xù)的形成通路孔432的工藝的精確和快速的對準。

接下來，通路孔432形成在由對準標記431標識的位置。可以通過干法反應離子蝕刻(drie)工藝或激光鉆孔工藝，直接形成在z方向上完全通過半導體元件430延伸的通路孔432，如圖4b(c)所示?？商娲?，通路孔432也可以如下形成：通過在z方向上形成部分的通過半導體元件430延伸的盲通孔432’，如圖4b(b)所示，接下來通過背側研磨工藝減少半導體元件430的厚度，從而形成在z方向上完全通過半導體元件430延伸的通路孔432，如圖4b(c)所示。干法反應離子蝕刻(drie)工藝或激光鉆孔工藝，或者背側研磨工藝對于本領域技術人員來說是已知的，且將不再進一步詳細的描述。在半導體元件430中位于相對應的對準位置的通路孔432具有實質上相同的直徑。通路孔432在半導體元件430中的數(shù)目和布置不限于圖4b所示的實施例，且可以被相應的調整。

接下來，在步驟s330中，元件貼附材料層440貼附在每個半導體元件430的下表面上，如圖4c所示。元件貼附材料層440可以包括在兩個表面上施加有粘合劑的聚合物基底。元件貼附材料層440例如是用于常規(guī)裸芯貼附工藝的裸芯貼附膜(daf)，因此將不再進一步詳細的描述。接下來，在步驟s340中，在對應于半導體元件430的通路孔432的位置移除元件貼附材料層440，如圖4d所示。可以通過本領域技術人員已知的任何干法蝕刻工藝來移除元件貼附材料，干法蝕刻工藝例如是激光燒蝕工藝或激光鉆孔工藝，且將不再進一步詳細的描述。

接下來，在步驟s350中，在形成有接合墊412的基板410的表面上將至少兩個半導體元件430上下對準并經(jīng)由貼附在各個半導體元件430的下表面上的元件貼附材料層440堆疊。每個半導體元件430設置為使得每個半導體元件430的通路孔432與基板410的表面上的接合墊412對準?？梢酝ㄟ^上文所述的典型的圖案識別系統(tǒng)，例如利用通路孔432和接合墊412作為基準標記來實施對準。按照這種方法，在步驟s350之后，整體通路孔434形成為完全通過至少兩個半導體元件430和裸芯貼附材料層440延伸，到達基板410上的接合墊412。由于位于堆疊的半導體元件430中的相對應的位置的對準的通路孔432具有相同的直徑，由那些通路孔432構成的整體通路孔 434沿整體通路孔434的延伸方向具有實質上一致的直徑，如圖4e所示。

在圖3所示的第一實施例中，在對準和堆疊所有的半導體元件430的步驟s350之前，在步驟s340中，在對應于通路孔432的位置移除元件貼附材料層450的部分。本技術不限于此。在對準和堆疊所有的半導體元件430的步驟s350之后，可以在例如激光鉆孔工藝的一次移除工藝中在通路孔432的位置移除用于所有的堆疊的半導體元件430的元件貼附材料層450的部分，以便形成整體通路孔434。

最終，在步驟s360中，通過一次金屬填充工藝使用導電材料450填充整體通路孔434。導電材料450與基板410的表面上的接合墊412物理的和電氣的接觸，由此形成具有將半導體元件430和基板410電連接的tsv互連的半導體裝置400。導電材料450可以包括金、銅或適合于互連和金屬填充工藝的其它金屬或合金。金屬填充工藝可以是本領域技術人員已知的電鍍工藝。在電鍍工藝之前，連續(xù)的籽層(未示出)可以形成在整體通路孔434的側壁上，以有助于該電鍍工藝。由導電材料450制成的tsv互連的數(shù)目和布置不限于圖4f所示出的實施例，且可以被相應的調整。具有tsv互連的半導體裝置400還可以在后續(xù)的本領域技術人員已知的模塑工藝中被包封。

根據(jù)圖3所示的本技術的第一實施例，可以通過典型的圖案識別系統(tǒng)將半導體元件430的通路孔432與基板410的表面上的暴露的接合墊412容易的對準，由此改善對準精度。與半導體裝置100中的接合半導體裸芯130的氧化物接合層120相比，通過例如daf的聚合物的元件貼附材料層440來貼附半導體裝置400中的半導體元件430，由于元件貼附材料450的聚合物性質和薄厚度，由此允許低溫工藝并減少半導體裝置400的總厚度。此外，根據(jù)本技術，在制造工藝期間僅對半導體裝置400執(zhí)行一次金屬填充工藝，由此減少了熱循環(huán)的數(shù)量，這進而減少了tsv結構周圍的殘余應力并改善了半導體裝置400的機械強度。另外，由導電材料450在半導體裝置400中形成的tsv結構是在一次金屬填充工藝中形成的連續(xù)結構，而沒有圖2j所示的半導體裝置100中的界面缺陷，由此改善了導電率和信號傳輸。半導體元件430可以是晶片或裸芯，由此本技術的實施例可以應用于裸芯至裸芯互連、晶片至晶片互連、或裸芯至晶片互連。

在第一實施例中，在基板410上對準和堆疊半導體元件430的步驟之前， 通路孔432分別形成在單獨的半導體元件430中。本技術不限于此。將參照圖5至圖6e來描述根據(jù)本技術的第二實施例的半導體裝置的制造方法。圖5是根據(jù)本技術的第二實施例的具有tsv結構的半導體裝置的制造方法的流程圖。圖6a至圖6e是示出了圖5所示的制造方法的不同階段的示意性側視圖。

如圖5和圖6a所示，本方法以制備基板的步驟s510開始。圖6a是基板610的示意性側視圖?；?10與第一實施例描述的基板410實質上相同，因此這里將不再重復描述。

接下來，如圖6b所示，在步驟s520中，元件貼附材料層640貼附在每個半導體元件630的表面上。每個半導體元件630可以提供有對準標記631，對準標記631表示通路孔將要形成的位置。半導體元件630和元件貼附材料層640的其它方面與第一實施例中的半導體元件430和元件貼附材料層440實質上相同，因此這里將不再重復描述。

接下來，在步驟s530中，在形成有接合墊612的基板610上將至少兩個半導體元件630上下對準并經(jīng)由元件貼附材料層640堆疊。通過典型的圖案識別系統(tǒng)，利用每個半導體元件630上的對準標記631和基板610上的接合墊612作為基準標記來實施對準，如圖6c所示。

接下來，在步驟s540中，通過本領技術人員已知的干法反應離子蝕刻(drie)工藝或激光鉆孔工藝，在對準標記631的位置，使整體通路孔630形成為完全的通過所有的半導體元件630和所有的元件貼附材料層640延伸，以到達接合墊612，如圖6d所示。

最終，在步驟s550中，通過一次金屬填充工藝使用導電材料650填充整體通路孔634。導電材料650與基板610的表面上的接合墊612物理的和電氣的連接，由此形成具有將半導體元件630和基板610電連接的tsv互連的半導體裝置400，如圖6e所示。具有tsv互連的半導體裝置600還可以在后續(xù)的本領域技術人員已知的模塑工藝中被包封。本技術的第二實施例的其它方面與本技術的第一實施例實質上相同，因此這里將不再重復描述。

根據(jù)圖5所示的本技術的第二實施例，在對準和堆疊半導體元件630的步驟之后，形成半導體裝置600的整體通路孔634，由此避免本技術的第一實施例中的各個半導體元件的單獨的通路孔的對準失準的危險。在這種情況下，整體通路孔可以具有更光滑的內表面，用于進一步改善形成在整體通路 孔內的連續(xù)的導電材料的均勻性。然而，與本技術的第一實施例相比，在第二實施例的單一的步驟s540中形成的通路孔634的大高寬比(aspectratio)增加了工藝復雜性并減少了工藝公差。

圖4f和圖6e分別示出了根據(jù)本技術的實施例的分別包括兩個半導體元件和單一的tsv互連的半導體裝置400和半導體裝置600。本技術不限于此，且可以包括更多的半導體元件和tsv互連。圖7是根據(jù)本技術的實施例的半導體裝置700的示意性側視圖。

如圖7所示，半導體裝置700包括基板710，基板710在其表面上具有多個接合墊712?；?10可以是例如柔性印刷電路板(fpcb)的線路板。特別的，基板710包括施加在絕緣芯層的兩個表面上的導電圖案，其沒有詳細的示出。絕緣芯層可以由各種電介質材料制成，電介質材材料例如是聚酰亞胺層壓板、包括fr4和fr5的環(huán)氧樹脂、雙馬來酰亞胺三嗪(bt)、或預浸料(pp)材料。

半導體裝置700還包括多個半導體元件730，經(jīng)由貼附在每個半導體元件730的下表面上的各個元件貼附材料層740在基板710的表面上將多個半導體元件730上下的堆疊。半導體元件730可以是晶片或裸芯，由此本技術的實施例可以應用于裸芯至裸芯互連，晶片至晶片互連、或裸芯至晶片互連。本實施例中的半導體元件的數(shù)量不限于如圖7中所示的四個，且在需要時可被調整。

半導體裝置700還包括多個整體通路孔734。每個整體通路孔734完全的通過所有的半導體元件730和所有的元件貼附材料層740延伸。每個整體通路孔734沿各個整體通路孔734的延伸方向具有實質上一致的直徑，并與基板719的表面上的相對應的接合墊712對準。通過例如電鍍工藝的單一的金屬填充步驟，將導電材料750填充在各個整體通路孔734中，以形成各個tsv互連。在這種情況下，導電材料750與基板710的相對應的接合墊712物理的和電氣的接觸，并貫通整體通路孔734是連續(xù)的而沒有額外的界面。半導體裝置700還可以包括形成在每個整體通路孔734的側壁上的籽層(未示出)，以有助于電鍍工藝。本實施例中的tsv互連的數(shù)量不限于如圖7所示的兩個，且在需要時可被調整。另外，半導體裝置700還可以包括在基板710上包封半導體元件730的模塑料760。

根據(jù)本技術的實施例，通過堆疊在基板上的半導體元件形成具有實質上 相同的直徑的整體通路孔，用于tsv互連，由此改善具有tsv互連的半導體裝置的結構完整性和機械強度。另外，與具有通過多次電鍍工藝形成的tsv結構的半導體裝置相比，通過單一的金屬填充步驟填充在整體通路孔中的連續(xù)的導電材料由于較少的界面缺陷改善了導電率。.

為了說明和描述的目的，已經(jīng)呈現(xiàn)了本發(fā)明的前面的詳細描述。其不旨在窮盡或限制本發(fā)明為公開的精確形式。根據(jù)上述教導的許多變型和變化是可能的。選擇所描述的實施例是為了最好的說明本發(fā)明的原理及其實際應用，從而使本領域的技術人員能最好地利用在各種實施例中的本發(fā)明和各種變型以適合于預期的特定用途。本發(fā)明的范圍由所附的權利要求限定。