本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制作方法。

背景技術(shù)：

集成電路性能的提高主要是通過(guò)不斷縮小集成電路器件的尺寸以提高它的速度來(lái)實(shí)現(xiàn)的。目前，由于在追求高器件密度、高性能和低成本中半導(dǎo)體工業(yè)已經(jīng)進(jìn)步到納米技術(shù)工藝節(jié)點(diǎn)，特別是當(dāng)半導(dǎo)體器件尺寸降到22nm或以下時(shí)，來(lái)自制造和設(shè)計(jì)方面的挑戰(zhàn)已經(jīng)導(dǎo)致了三維設(shè)計(jì)如鰭片場(chǎng)效應(yīng)晶體管(finfet)的發(fā)展。

相對(duì)于現(xiàn)有的平面晶體管，所述finfet器件在溝道控制以及降低淺溝道效應(yīng)等方面具有更加優(yōu)越的性能，平面柵極結(jié)構(gòu)設(shè)置于所述溝道上方，而在finfet器件中柵極環(huán)繞所述鰭片設(shè)置，因此能從三個(gè)面來(lái)控制靜電，在靜電控制方面的性能也更突出；同時(shí)又更加緊湊，提高了器件的集成度，因此在模擬電路(analogcircuits)和靜態(tài)存儲(chǔ)器(srams)中得到廣泛應(yīng)用。

finfet器件的體硅制造工藝中的關(guān)鍵制備步驟取得了很大進(jìn)步，這些關(guān)鍵步驟包括例如淺溝槽隔離結(jié)構(gòu)(sti)中溝槽養(yǎng)養(yǎng)花的回蝕刻和鰭片高度等，在制備過(guò)程中往往采用siconi選擇性材料去除的刻蝕方法來(lái)實(shí)現(xiàn)這些步驟。通過(guò)這一新的集成方案獲得的finfet器件在集成平面cmos與finfet于同一晶圓上的共同制備過(guò)程中獲得檢驗(yàn)。

因此，如何進(jìn)一步提高器件的密度一直以來(lái)是業(yè)內(nèi)的研究重點(diǎn)。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了克服目前存在的問(wèn)題，本發(fā)明實(shí)施例一提供一種半導(dǎo)體器件的制作方法，該方法包括：

提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的表面上形成有若干間隔的鰭片，在所述鰭片的頂面上形成有掩膜層，在所述半導(dǎo)體襯底的表面上形成有淺溝槽隔離結(jié)構(gòu)，其中，所述淺溝槽隔離結(jié)構(gòu)的頂面低于鰭片的頂面；

在每個(gè)所述鰭片的側(cè)壁上生長(zhǎng)外延層；

在所述外延層的外側(cè)形成絕緣材料層；

依次去除所述掩膜層和所述鰭片。

進(jìn)一步，所述鰭片和所述外延層為不同的半導(dǎo)體材料。

進(jìn)一步，所述鰭片的材料包括硅鍺，所述外延層為硅外延層。

進(jìn)一步，所述外延層的厚度范圍為2nm～200nm。

進(jìn)一步，所述絕緣材料層的厚度范圍為5nm～100nm。

進(jìn)一步，所述絕緣材料層填充滿(mǎn)所述外延層外側(cè)的空隙，且所述隔離材料層的頂面與所述外延層的頂面齊平。

進(jìn)一步，所述絕緣材料層的材料包括氧化硅。

本發(fā)明實(shí)施例二提供一種半導(dǎo)體器件，包括：

半導(dǎo)體襯底，形成于所述半導(dǎo)體襯底上的多個(gè)淺溝槽隔離結(jié)構(gòu)，以及形成于所述淺溝槽隔離結(jié)構(gòu)之間暴露所述半導(dǎo)體襯底表面的若干開(kāi)口，在所述淺溝槽隔離結(jié)構(gòu)的表面上形成有若干條形的外延層，每個(gè)所述外延層垂直于所述半導(dǎo)體襯底的表面，在每個(gè)所述外延層的第一側(cè)壁的外側(cè)形成有絕緣材料層，且所述絕緣材料層位于所述淺溝槽隔離結(jié)構(gòu)的表面上。

進(jìn)一步，每個(gè)所述外延層的第一側(cè)壁位于所述淺溝槽隔離結(jié)構(gòu)的表面上，所述外延層的第二側(cè)壁與其外側(cè)相鄰的所述開(kāi)口的側(cè)壁對(duì)齊，其中所述第一側(cè)壁和所述第二側(cè)壁相對(duì)。

進(jìn)一步，所述絕緣材料層填充滿(mǎn)所述外延層的第一側(cè)壁外側(cè)的空隙，且所述絕緣材料層的頂面與所述外延層的頂面齊平。

根據(jù)本發(fā)明的制作方法，可以制作獲得垂直soi結(jié)構(gòu)，從而提高器件的密度。本發(fā)明的半導(dǎo)體器件為垂直soi結(jié)構(gòu)，從而提高了器件 的密度。

附圖說(shuō)明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。

附圖中：

圖1a～圖1e示出了根據(jù)本發(fā)明一實(shí)施方式的制作方法依次實(shí)施各步驟所獲得器件的剖面示意圖；

圖2示出了根據(jù)本發(fā)明一實(shí)施方式的制作方法的步驟流程圖；

圖3示出了本發(fā)明一實(shí)施方式的半導(dǎo)體器件的剖面示意圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開(kāi)徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q(chēng)為“在…上”、“與…相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱(chēng)為“直接在…上”、“與…直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下， 下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語(yǔ)例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語(yǔ)“在…下面”和“在…下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。

在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說(shuō)明書(shū)中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的結(jié)構(gòu)和步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

實(shí)施例一

下面將參照?qǐng)D1a～圖1e以及圖2對(duì)本發(fā)明的半導(dǎo)體器件的制作方法做詳細(xì)描述。

首先，執(zhí)行步驟s201，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100的表面上形成有若干間隔的鰭片101，在所述鰭片101的頂面上形成有掩膜層103，在所述半導(dǎo)體襯底100的表面上形成有淺溝槽隔離結(jié)構(gòu)102，其中，所述淺溝槽隔離結(jié)構(gòu)102的頂面低于鰭片101的頂面，如圖1a所示。

半導(dǎo)體襯底100為體硅襯底，其可以是以下所提到的材料中的至 少一種：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半導(dǎo)體，還包括這些半導(dǎo)體構(gòu)成的多層結(jié)構(gòu)等，或者為絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)、絕緣體上層疊鍺化硅(s-sigeoi)、絕緣體上鍺化硅(sigeoi)以及絕緣體上鍺(geoi)等。

示例性地，所述鰭片101為條形且與半導(dǎo)體襯底100的表面垂直。所述鰭片的材料可以為任何適合的半導(dǎo)體材料，例如si、sige、ge或者例如砷化鎵之類(lèi)的iii-v族材料等，本實(shí)施例中，所述鰭片的材料包括硅鍺。

在一個(gè)示例中，形成所述鰭片101的過(guò)程包括：首先在半導(dǎo)體襯底100上形成半導(dǎo)體材料層，半導(dǎo)體襯底100內(nèi)已經(jīng)形成具有阱區(qū)，所述半導(dǎo)體材料層可以si、sige、ge或者例如砷化鎵之類(lèi)的iii-v族材料，然后在所述半導(dǎo)體材料層上形成圖案化的掩膜層103，掩模層通?？梢园〝?shù)種掩模材料的任何一種，包括但不限于：硬掩模材料和光刻膠掩模材料。本實(shí)施例中，掩模層包括硬掩模材料。所述硬掩膜材料可以為本領(lǐng)域技術(shù)人員熟知的可以作為硬掩膜的材料，較佳地，硬掩膜材料為氮化硅，硬掩膜材料還可以為氮化硅材料層與其他適合的膜層的疊層等。圖案化的掩膜層103定義了鰭片的寬度、長(zhǎng)度以及位置等，然后以圖案化的掩膜層103為掩膜蝕刻所述半導(dǎo)體材料層，以形成鰭片101。

在另一個(gè)示例中，形成所述鰭片101的過(guò)程還可以包括：在半導(dǎo)體襯底100的表面上形成圖案化的掩膜層103，掩模層通?？梢园〝?shù)種掩模材料的任何一種，包括但不限于：硬掩模材料和光刻膠掩模材料。本實(shí)施例中，掩模層包括硬掩模材料。所述硬掩膜材料可以為本領(lǐng)域技術(shù)人員熟知的可以作為硬掩膜的材料，較佳地，硬掩膜材料為氮化硅，硬掩膜材料還可以為氮化硅材料層與其他適合的膜層的疊層等。圖案化的掩膜層103定義了鰭片的寬度、長(zhǎng)度以及位置等，然后以圖案化的掩膜層103為掩膜蝕刻所述半導(dǎo)體襯底100，以形成鰭片101。

上述形成鰭片101的方法僅作為示例，并不構(gòu)成對(duì)本發(fā)明的限制，對(duì)于其它適合的方法也可適用。

在一個(gè)示例中，形成淺溝槽隔離結(jié)構(gòu)102的過(guò)程可以包括：首先，形成覆蓋所述半導(dǎo)體襯底100表面和所述鰭片101的隔離材料層。所述隔離材料層的材料可以包括氧化硅、氮化硅、氮氧化硅等?？刹捎帽绢I(lǐng)域技術(shù)人員熟知的任何隔離材料層的沉積方法形成，例如，化學(xué)氣相沉積方法或等離子增強(qiáng)化學(xué)氣相沉積等方法。之后，并平坦化隔離材料層，停止于鰭片101的頂面上。當(dāng)所述鰭片101上形成有掩膜層103時(shí)，可使該平坦化停止于掩膜層103內(nèi)?？梢允褂冒雽?dǎo)體制造領(lǐng)域中常規(guī)的平坦化方法來(lái)實(shí)現(xiàn)表面的平坦化。該平坦化方法的非限制性實(shí)例包括機(jī)械平坦化方法和化學(xué)機(jī)械拋光平坦化方法?；瘜W(xué)機(jī)械拋光平坦化方法更常用；接著，回蝕刻所述隔離材料層，以形成所述淺溝槽隔離結(jié)構(gòu)102，所述回刻蝕工藝可以采用濕法刻蝕或者干法刻蝕。

接著，執(zhí)行步驟s202，在每個(gè)所述鰭片101的側(cè)壁上生長(zhǎng)外延層104，如圖1b所示。

所述外延層104的材料可以為任何適合的半導(dǎo)體材料，例如si、sige、ge或者例如砷化鎵之類(lèi)的iii-v族材料。進(jìn)一步，該外延層104和所述鰭片101為不同的半導(dǎo)體材料，以具有不同的刻蝕選擇比。本實(shí)施例中，所述鰭片101的材料包括硅鍺，所述外延層104為硅外延層。

在所述鰭片101的頂面上形成有掩膜層103，在半導(dǎo)體襯底100的表面上形成有淺溝槽隔離結(jié)構(gòu)102，因此使得外延層104只選擇性地生長(zhǎng)于所述鰭片101暴露的側(cè)壁上。

選擇性外延生長(zhǎng)可以采用低壓化學(xué)氣相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)、超高真空化學(xué)氣相沉積(uhvcvd)、快速熱化學(xué)氣相沉積(rtcvd)和分子束外延(mbe)中的一種。所述選擇性外延生長(zhǎng)可以在uhv/cvd反應(yīng)腔中進(jìn)行。所述選擇性外延生長(zhǎng)是在壓強(qiáng)為1～100托且溫度為500～1000攝氏度的工藝條件下進(jìn)行的。

以沉積硅外延層為例，沉積工藝可為化學(xué)氣相沉積或等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)，其中使用的是如sicl4、sihcl3或sih2cl2 等包括氯的反應(yīng)氣體及/或其中使用的是例如hcl等包括氯還有如sih4或si2h6等包括硅的化合物。氯原子可與沉積在二氧化硅或氮化硅中的硅起化學(xué)反應(yīng)并且產(chǎn)生可從反應(yīng)室予以抽出的氣態(tài)反應(yīng)產(chǎn)物，而包括結(jié)晶硅在內(nèi)的物質(zhì)沉積于所述鰭片101暴露的側(cè)壁上，而沒(méi)有或很少有半導(dǎo)體材料沉積在硬掩膜層103上以及淺溝槽隔離結(jié)構(gòu)102的表面上。

進(jìn)一步，所述外延層104的厚度范圍為2nm～200nm，本實(shí)施例中該厚度指從鰭片的側(cè)壁開(kāi)始向側(cè)壁外側(cè)延伸的厚度。示例性地，所述外延層104的高度范圍可以為5nm～100nm。

接著，執(zhí)行步驟s203，在所述外延層104的外側(cè)形成絕緣材料層105，如圖1c所示。

所述絕緣材料層105的材料例如是氮化硅，氧化硅或者氮氧化硅等絕緣材料。本實(shí)施中，所述絕緣材料層105的材料為氧化硅。當(dāng)其為氧化硅時(shí)，可以采用諸如爐管氧化、峰值退火熱氧化或原位水蒸氣氧化(issg)等熱氧化工藝或化學(xué)氣相沉積(cvd)、原子層沉積(ald)或者物理氣相沉積(pvd)等適合的沉積工藝形成所述絕緣材料層105。

示例性地，形成絕緣材料層105的過(guò)程可以包括：沉積絕緣材料層覆蓋半導(dǎo)體襯底的表面，且填充滿(mǎn)所述外延層104外側(cè)的空隙，并對(duì)絕緣材料層進(jìn)行化學(xué)機(jī)械研磨工藝，停止于掩膜層103的表面上，之后可回蝕刻部分絕緣材料層，使所述隔離材料層105的頂面與所述外延層104的頂面齊平。

示例性地，絕緣材料層105的厚度可以范圍為5nm～100nm。上述數(shù)值范圍僅作為示例，并不構(gòu)成對(duì)本發(fā)明的限制。

接著，執(zhí)行步驟s204，依次去除所述掩膜層103和所述鰭片101，如圖1d和圖1e所示。

如圖1d所示，去除掩膜層103。根據(jù)掩膜層103的材料選擇適合的工藝，例如干法刻蝕或濕法刻蝕。干法刻蝕工藝包括但不限于：反應(yīng)離子刻蝕(rie)、離子束刻蝕、等離子體刻蝕或者激光切割。最 好通過(guò)一個(gè)或者多個(gè)rie步驟進(jìn)行干法刻蝕。濕法刻蝕可以選用對(duì)于掩膜層103具有高的刻蝕選擇比的方法，例如當(dāng)掩膜層103的材料為氮化硅時(shí)，可采用熱磷酸作為刻蝕劑，進(jìn)行濕法刻蝕工藝去除掩膜層103。

之后，如圖1e所示，去除鰭片101。

可采用干法刻蝕或者濕法刻蝕等方法刻蝕去除鰭片101，其中，干刻蝕工藝可以為反應(yīng)離子刻蝕、離子束刻蝕、等離子刻蝕、激光燒蝕或者這些方法的任意組合。也可以使用單一的刻蝕方法，或者也可以使用多于一個(gè)的刻蝕方法。干法刻蝕的其源氣體可以包括hbr和/或cf4氣體。

至此，完成了根據(jù)本發(fā)明實(shí)施例的方法實(shí)施的工藝步驟，可以理解的是，本實(shí)施例半導(dǎo)體器件制作方法不僅包括上述步驟，在上述步驟之前、之中或之后還可包括其他需要的步驟，比如形成虛擬柵極、金屬柵極的步驟，其都包括在本實(shí)施制作方法的范圍內(nèi)。

綜上所述，根據(jù)本發(fā)明的制作方法，可以制作獲得垂直soi結(jié)構(gòu)，從而提高器件的密度。

實(shí)施例二

下面，參考圖3，對(duì)本發(fā)明的半導(dǎo)體器件做詳細(xì)描述。

作為示例，如圖3所示，本發(fā)明的半導(dǎo)體器件包括半導(dǎo)體襯底300，半導(dǎo)體襯底300為體硅襯底，其可以是以下所提到的材料中的至少一種：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半導(dǎo)體，還包括這些半導(dǎo)體構(gòu)成的多層結(jié)構(gòu)等，或者為絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)、絕緣體上層疊鍺化硅(s-sigeoi)、絕緣體上鍺化硅(sigeoi)以及絕緣體上鍺(geoi)等。

還包括形成于所述半導(dǎo)體襯底300上的多個(gè)淺溝槽隔離結(jié)構(gòu)301，以及形成于所述淺溝槽隔離結(jié)構(gòu)301之間暴露所述半導(dǎo)體襯底300表面的若干開(kāi)口302，在所述淺溝槽隔離結(jié)構(gòu)301的表面上形成 有若干條形的外延層303，每個(gè)所述外延層303垂直于所述半導(dǎo)體襯底300的表面，在每個(gè)所述外延層303的第一側(cè)壁3031的外側(cè)形成有絕緣材料層304，且所述絕緣材料層304位于所述淺溝槽隔離結(jié)構(gòu)301的表面上。

在一個(gè)示例中，每個(gè)所述外延層303的第一側(cè)壁3031位于所述淺溝槽隔離結(jié)構(gòu)301的表面上，所述外延層303的第二側(cè)壁3032與其外側(cè)相鄰的所述開(kāi)口302的側(cè)壁對(duì)齊，其中所述第一側(cè)壁3031和所述第二側(cè)壁3032相對(duì)。

在一個(gè)示例中，所述絕緣材料層304填充滿(mǎn)所述外延層303的第一側(cè)壁3031外側(cè)的空隙，且所述絕緣材料層304的頂面與所述外延層303的頂面齊平。

示例性地，淺溝槽隔離結(jié)構(gòu)301的材料可以包括氧化硅、氮化硅、氮氧化硅等。

所述外延層303的材料可以為任何適合的半導(dǎo)體材料，例如si、sige、ge或者例如砷化鎵之類(lèi)的iii-v族材料。本實(shí)施例中，所述外延層303為硅外延層。示例性地，所述外延層303的厚度范圍為2nm～200nm，本實(shí)施例中該厚度指從鰭片的側(cè)壁開(kāi)始向側(cè)壁外側(cè)延伸的厚度，所述外延層303的高度范圍為5nm～100nm。

所述絕緣材料層304的材料例如是氮化硅，氧化硅或者氮氧化硅等絕緣材料。本實(shí)施例中，所述絕緣材料層304的材料包括氧化硅。示例性地，絕緣材料層304的厚度可以范圍為5nm～100nm。上述數(shù)值范圍僅作為示例，并不構(gòu)成對(duì)本發(fā)明的限制。

綜上所述，本發(fā)明的半導(dǎo)體器件為垂直soi結(jié)構(gòu)，從而提高了器件的密度。

本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以?xún)?nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書(shū)及其等效范圍所界定。