1.一種晶片級(jí)芯片尺寸封裝體(WLCSP)，包括：
半導(dǎo)體襯底；
后段制程(BEOL)層，所述后段制程層在所述半導(dǎo)體襯底上并且具有從所述半導(dǎo)體襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣；
第一電介質(zhì)層，所述第一電介質(zhì)層在所述BEOL層之上并且包繞所述BEOL層的所述外圍邊緣；
重分布層，所述重分布層在所述第一電介質(zhì)層之上；以及
第二電介質(zhì)層，所述第二電介質(zhì)層在所述重分布層之上。
2.根據(jù)權(quán)利要求1所述的WLCSP，其中，所述BEOL層的所述外圍邊緣處于壓縮性應(yīng)力下。
3.根據(jù)權(quán)利要求1所述的WLCSP，其中，所述第一電介質(zhì)層具有從所述半導(dǎo)體襯底的所述相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣。
4.根據(jù)權(quán)利要求1所述的WLCSP，其中，所述第二電介質(zhì)層具有從所述第一電介質(zhì)層的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣。
5.根據(jù)權(quán)利要求1所述的WLCSP，其中，所述BEOL層包括最上部鈍化層，所述最上部鈍化層在其中具有多個(gè)鍵合焊盤(pán)開(kāi)口、以及多個(gè)鍵合焊盤(pán)，其中，每個(gè)鍵合焊盤(pán)通過(guò)所述多個(gè)鍵合焊盤(pán)開(kāi)口中的對(duì)應(yīng)鍵合焊盤(pán)開(kāi)口被暴露。
6.根據(jù)權(quán)利要求5所述的WLCSP，進(jìn)一步其中，所述第二電介質(zhì)層在其中具有多個(gè)焊球開(kāi)口；并且進(jìn)一步包括多個(gè)焊球，其中，每個(gè)焊球延伸穿過(guò)所述多個(gè)焊球開(kāi)口中的對(duì)應(yīng)焊球開(kāi)口。
7.根據(jù)權(quán)利要求6所述的WLCSP，進(jìn)一步其中，所述重分布層包括多條導(dǎo)電跡線，其中，每條導(dǎo)電跡線在給定鍵合焊盤(pán)與相應(yīng)焊球之間延伸。
8.根據(jù)權(quán)利要求1所述的WLCSP，進(jìn)一步其中，所述半導(dǎo)體襯底包括硅。
9.一種晶片級(jí)芯片尺寸封裝體(WLCSP)，包括：
半導(dǎo)體襯底；
后段制程(BEOL)層，所述后段制程層在所述半導(dǎo)體襯底上并且具有從所述半導(dǎo)體襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣；
第一電介質(zhì)層，所述第一電介質(zhì)層在所述BEOL層之上并且包繞所述BEOL層的所述外圍邊緣以將所述BEOL層的所述外圍邊緣限制于壓縮性應(yīng)力下并且具有從所述半導(dǎo)體襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣；
重分布層，所述重分布層在所述第一電介質(zhì)層之上；以及
第二電介質(zhì)層，所述第二電介質(zhì)層在所述重分布層之上并且具有從所述第一電介質(zhì)層的所述相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣。
10.根據(jù)權(quán)利要求9所述的WLCSP，其中，所述BEOL層包括最上部鈍化層，所述最上部鈍化層在其中具有多個(gè)鍵合焊盤(pán)開(kāi)口、以及多個(gè)鍵合焊盤(pán)，其中，每個(gè)鍵合焊盤(pán)通過(guò)所述多個(gè)鍵合焊盤(pán)開(kāi)口中的對(duì)應(yīng)鍵合焊盤(pán)開(kāi)口被暴露。
11.根據(jù)權(quán)利要求10所述的WLCSP，進(jìn)一步其中，所述第二電介質(zhì)層在其中具有多個(gè)焊球開(kāi)口；并且進(jìn)一步包括多個(gè)焊球，其中，每個(gè)焊球延伸穿過(guò)所述多個(gè)焊球開(kāi)口中的對(duì)應(yīng)焊球開(kāi)口。
12.根據(jù)權(quán)利要求11所述的WLCSP，進(jìn)一步其中，所述重分布層 包括多條導(dǎo)電跡線，其中，每條導(dǎo)電跡線在給定鍵合焊盤(pán)與相應(yīng)焊球之間延伸。
13.根據(jù)權(quán)利要求9所述的WLCSP，進(jìn)一步其中，所述半導(dǎo)體襯底包括硅。
14.一種用于制作晶片級(jí)芯片尺寸封裝體(WLCSP)的方法，所述方法包括：
形成后段制程(BEOL)層，所述后段制程層在半導(dǎo)體襯底上并且具有從所述半導(dǎo)體襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣；
形成第一電介質(zhì)層，所述第一電介質(zhì)層在所述BEOL層之上并且包繞所述BEOL層的所述外圍邊緣；
形成重分布層，所述重分布層在所述第一電介質(zhì)層之上；并且
形成第二電介質(zhì)層，所述第二電介質(zhì)層在所述重分布層之上。
15.根據(jù)權(quán)利要求14所述的方法，其中，所述BEOL層的所述外圍邊緣處于壓縮性應(yīng)力下。
16.根據(jù)權(quán)利要求14所述的方法，其中，所述第一電介質(zhì)層具有從所述半導(dǎo)體襯底的所述相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣。
17.根據(jù)權(quán)利要求14所述的方法，其中，所述第二電介質(zhì)層具有從所述第一電介質(zhì)層的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣。
18.根據(jù)權(quán)利要求14所述的方法，其中，所述BEOL層包括最上部鈍化層，所述最上部鈍化層在其中具有多個(gè)鍵合焊盤(pán)開(kāi)口、以及多個(gè)鍵合焊盤(pán)，其中，每個(gè)鍵合焊盤(pán)通過(guò)所述多個(gè)鍵合焊盤(pán)開(kāi)口中的對(duì)應(yīng)鍵合焊盤(pán)開(kāi)口被暴露。
19.根據(jù)權(quán)利要求18所述的方法，其中，所述第二電介質(zhì)層在其中具有多個(gè)焊球開(kāi)口；并且進(jìn)一步包括多個(gè)焊球，其中，每個(gè)焊球延伸穿過(guò)所述多個(gè)焊球開(kāi)口中的對(duì)應(yīng)焊球開(kāi)口。
20.根據(jù)權(quán)利要求19所述的方法，其中，所述重分布層包括多條導(dǎo)電跡線，其中，每條導(dǎo)電跡線在給定鍵合焊盤(pán)與相應(yīng)焊球之間延伸。
21.根據(jù)權(quán)利要求14所述的方法，其中，所述半導(dǎo)體襯底包括硅。