本發(fā)明涉及一種電容，特別是涉及一種具有金屬-絕緣層-金屬(Metal-Insulator-Metal：MIM)電容的半導(dǎo)體元件。

背景技術(shù)：

近年來，隨著半導(dǎo)體集成電路的制作工藝技術(shù)的發(fā)達，在半導(dǎo)體基板上所制造的元件的最小線寬已逐漸細微化，并且單位面積的集成電路密度也隨之變高。然而，由于存儲單元集成電路密度的提高，電荷儲存用的單元電容可占有空間將變得更小，因此必須開發(fā)平均單位面積的靜電電容增加的單元電容。

半導(dǎo)體元件的密集度變得愈高時，晶胞尺寸和操作電壓就會降低。因而，元件更新時間往往會縮短，而且經(jīng)常發(fā)生軟性錯誤。為了克服這些限制，需要開發(fā)一種每個單晶胞具有更高的電容值，以及可降低漏電流的電容。

一般而言，在高度密集之下，使用Si₃N₄當作介電材料的氮化物和氧化物(NO)結(jié)構(gòu)，其所形成的電容并不利于電容性。因欠缺足夠的面積以獲致所需要的電容。另一例子，利用金屬－絕緣－金屬(metal-insulator-metal,MIM)型電容結(jié)構(gòu)則可得到足夠的電容，此為MIM電容優(yōu)點之一。

其次，在半導(dǎo)體集成電路中，許多的混合信號電路及高頻電路中，常需要使用到高效能及高速度的元件，例如電容或電感。這些元件需具備低串聯(lián)電阻、低耗損、高Q值及低電容/電阻時間常數(shù)等特性。一般而言，在半導(dǎo)體集成電路中所使用的電容，包含金屬-絕緣-硅(metal-insulator-silicon,MIS)電容或金屬-絕緣-金屬(MIM)電容。在MIS電容之中，由于以硅作為下電極，產(chǎn)生的寄生電阻值較高而只適用于低頻電路。在MIM電容之中，上、下電極都是以金屬作為電極，可降低寄生電阻值而提高元件的共振頻率，是高頻電路中常使用的元件。另外，在制造高頻元件結(jié)構(gòu)時，需能相容于CMOS制作工藝以使制作工藝的整合得以簡化。

傳統(tǒng)上，MIM電容形成于第一層金屬內(nèi)連線(interconnect)的下方。不幸地，由于會使前段(front-end)與后段(back-end)制作工藝條件發(fā)生不匹配而造成制作工藝整合上的困難，近來大多建議將MIM電容設(shè)置于多層金屬內(nèi)連線結(jié)構(gòu)中。當線寬尺寸縮小到一定程度時，元件速度不再只取決于柵極信號的延遲，而將由內(nèi)連線系統(tǒng)的信號延遲所主宰。為了降低內(nèi)連線系統(tǒng)的信號延遲時間，在導(dǎo)線方面已廣泛地以金屬銅來取代鋁，而另一方面是利用具有低介電值(Low-K，低K)的絕緣材料(k＜3.0)以作為金屬導(dǎo)線間的介電絕緣層(IMD)，來取代傳統(tǒng)所使用的二氧化硅，以降低電容方面的延遲。亦即，在進行后段銅制作工藝時，MIM電容制作在金屬導(dǎo)線間的介電層(inter-metal dielectric,IMD)中。

圖1顯示現(xiàn)有技術(shù)的半導(dǎo)體元件的后段制作工藝線路(back-end of line)結(jié)構(gòu)的截面圖。在后段制作工藝線路結(jié)構(gòu)之中，包括第一金屬層100、絕緣層101與第二金屬層102所組成的金屬－絕緣層－金屬(MIM)電容結(jié)構(gòu)。其中絕緣層101形成于第一金屬層100與第二金屬層102之間，而絕緣層101與第二金屬層102的線寬約略相同。其中絕緣層101為單一層的介電材料所形成。圖案化絕緣層101與第二金屬層102通過一蝕刻制作工藝所完成，而由于蝕刻制作工藝的關(guān)系，絕緣層101的側(cè)邊101a接近底部的部分容易形成一切面(undercut)的情況，因此造成絕緣層101的側(cè)邊101a的部分容易發(fā)生接面尖峰(spiking)現(xiàn)象而形成漏電流，結(jié)果影響了元件的性能。金屬導(dǎo)線間介電層104覆蓋且封閉了整個MIM電容結(jié)構(gòu)。然后，導(dǎo)孔(via)103a與103b形成于金屬導(dǎo)線間介電層104之中，其中導(dǎo)孔103a與103b分別電連接第一金屬層100與第二金屬層102。金屬導(dǎo)線105則形成于金屬導(dǎo)線間介電層104之上并且電連接導(dǎo)孔103a與103b。

鑒于上述在現(xiàn)有MIM電容結(jié)構(gòu)中，漏電流在部分情形中產(chǎn)生，甚至在晶體管已關(guān)閉時。當漏電流產(chǎn)生時，例如在邏輯電路中等待輸出訊號的電壓值維持在特定范圍內(nèi)的情形中，輸出訊號的值變動且因此可能發(fā)生誤判。因此，基于傳統(tǒng)的MIM電容結(jié)構(gòu)不佳所造成漏電流的情形，本發(fā)明提供一新的MIM電容結(jié)構(gòu)以改善此問題。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種半導(dǎo)體元件。此半導(dǎo)體元件包含MIM電容，其中該MIM 電容包括第一電極層、第二電極層以及倒T型介電層堆疊結(jié)構(gòu)。其中倒T型介電層堆疊結(jié)構(gòu)形成于第一電極層與第二電極層之間。

本發(fā)明的一目的是降低半導(dǎo)體元件的漏電流，且另一目的是使半導(dǎo)體元件的漏電流降低至使得邏輯電路的故障可受抑制。半導(dǎo)體元件包含邏輯元件。

根據(jù)本發(fā)明的一觀點，其中倒T型介電層堆疊結(jié)構(gòu)包括垂直部及水平部連接該垂直部，其中另一介電層圖案(蝕刻終止層)形成于該垂直部與水平部之間，以形成該倒T型介電層堆疊結(jié)構(gòu)。

根據(jù)本發(fā)明的另一觀點，其中水平部與蝕刻終止層的線寬大小約略相等，并且大于垂直部的線寬大小。其中垂直部的線寬大小與第一電極層的線寬大小約略相等。

根據(jù)本發(fā)明的一觀點，一種形成MIM電容的方法，包含；首先，形成一MIM薄膜層于一底層之上，其中該MIM薄膜層包括一底層金屬層、一介電層堆疊層與一上層金屬層，該介電層堆疊層形成于底層金屬層與上層金屬層之間，該介電層堆疊層至少包含三層介電層，包含第一介電層、第二介電層以及第三介電層；然后，圖案化第三介電層以及上層金屬層，以形成一垂直部與一上電極圖案；之后，圖案化第一介電層、第二介電層以及底層金屬層，以形成一水平堆疊層圖案與一下電極圖案；其中垂直部與水平堆疊層圖案構(gòu)成一倒T型介電層堆疊結(jié)構(gòu)。

根據(jù)本發(fā)明的又一觀點，半導(dǎo)體元件還包括一金屬導(dǎo)線間介電層以覆蓋MIM電容。

根據(jù)本發(fā)明的一觀點，半導(dǎo)體元件還包括多個通孔，形成于金屬導(dǎo)線間介電層之中，其中該多個通孔包括二類：第一類通孔為從金屬導(dǎo)線間介電層的上表面至第一電極層的上表面，第二類通孔為從金屬導(dǎo)線間介電層的上表面、貫穿水平部而至第二電極層的上表面。

根據(jù)本發(fā)明的再一觀點，其中該些通孔之中填入導(dǎo)電材料，以分別于第一類通孔與第二類通孔之中形成第一導(dǎo)孔與第二導(dǎo)孔，其中第一導(dǎo)孔與第二導(dǎo)孔分別電性耦合第一電極層與第二電極層。

根據(jù)本發(fā)明的又一觀點，其中第二導(dǎo)孔的厚度約略等于第一導(dǎo)孔的厚度加上第一電極層以及倒T型介電層堆疊結(jié)構(gòu)的厚度。

根據(jù)本發(fā)明的另一觀點，多個通孔包括二類：第一類通孔為從金屬導(dǎo)線 間介電層的上表面至第一電極層的上表面，第二類通孔為從金屬導(dǎo)線間介電層的上表面貫穿至其下表面。第一導(dǎo)孔與第二導(dǎo)孔分別形成與連接于第一電極層與金屬導(dǎo)線間介電層之上。第二導(dǎo)孔的厚度約略等于第一導(dǎo)孔的厚度加上第一電極層、倒T型介電層堆疊結(jié)構(gòu)與第二電極層的厚度。

根據(jù)本發(fā)明的另一觀點，半導(dǎo)體元件還包括金屬導(dǎo)線形成于金屬導(dǎo)線間介電層、第一導(dǎo)孔與第二導(dǎo)孔之上，其中金屬導(dǎo)線電性耦合第一導(dǎo)孔與第二導(dǎo)孔。

此些優(yōu)點及其他優(yōu)點從以下優(yōu)選實施例的敘述及權(quán)利要求將使讀者得以清楚了解本發(fā)明。

附圖說明

圖1為現(xiàn)有技術(shù)的一半導(dǎo)體元件的后段制作工藝線路結(jié)構(gòu)的截面圖；

圖2為本發(fā)明的一實施例的半導(dǎo)體元件的后段線路結(jié)構(gòu)的MIM薄膜層的截面圖；

圖3為本發(fā)明的一實施例的半導(dǎo)體元件的MIM薄膜層的第三介電層以及上層金屬層的圖案化的截面圖；

圖4為本發(fā)明的一實施例的半導(dǎo)體元件的倒T型介電層堆疊結(jié)構(gòu)以及倒T型MIM電容結(jié)構(gòu)的截面圖；

圖5為本發(fā)明的一實施例的半導(dǎo)體元件的金屬導(dǎo)線間介電層覆蓋且封閉倒T型MIM電容結(jié)構(gòu)的截面圖；

圖6為本發(fā)明的一實施例的具有一倒T型MIM電容結(jié)構(gòu)的半導(dǎo)體元件的后段制作工藝線路結(jié)構(gòu)的截面圖；

圖7為本發(fā)明的另一實施例的具有一倒T型MIM電容結(jié)構(gòu)的半導(dǎo)體元件的后段制作工藝線路結(jié)構(gòu)的截面圖。

符號說明

第一金屬層 100

絕緣層 101

側(cè)邊 101a

第二金屬層 102

導(dǎo)孔 103a、103b、209a、209b

金屬導(dǎo)線間介電層 104、200、200a

金屬導(dǎo)線 105

底層金屬層 201

下電極圖案 201a

第一介電層 202

水平部 202a

第二介電層 203

介電層圖案 203a

第三介電層 204

垂直部 204a

上層金屬層 205

上電極圖案 205a

水平堆疊層圖案208

金屬導(dǎo)線 210

倒T型介電層堆疊結(jié)構(gòu) 218

介電層堆疊層 234

具體實施方式

此處本發(fā)明將針對發(fā)明具體實施例及其觀點加以詳細描述，此類描述為解釋本發(fā)明的結(jié)構(gòu)或步驟流程，其是供以說明之用而非用以限制本發(fā)明的權(quán)利要求。因此，除說明書中的具體實施例與優(yōu)選實施例外，本發(fā)明也可廣泛施行于其他不同的實施例中。在下文的細節(jié)描述中，元件符號會標示在隨附的圖示中成為其中的一部分，并且以可實行該實施例的特例方式來表示、描述。這類實施例會說明足夠的細節(jié)使該領(lǐng)域的一般技術(shù)人士得以具以實施。閱者需了解到本發(fā)明中也可利用其他的實施例，或是在不悖離所述實施例的前提下作出結(jié)構(gòu)性、邏輯性、及電性上的改變。因此，下文的細節(jié)描述將不欲被視為是一種限定；反之，其中所包含的實施例將由隨附的權(quán)利要求來加以界定。再者，本發(fā)明通篇說明書與隨附權(quán)利要求中會使用某些詞匯來指稱特定的組成元件。該領(lǐng)域的技術(shù)人士將理解到，半導(dǎo)體元件制造商可能會以不同的名稱來指稱一相同的元件，例如絕緣層與介電層等。

本發(fā)明提供一半導(dǎo)體元件的電容及其制造方法。其中電容結(jié)構(gòu)為MIM電容結(jié)構(gòu)形成于半導(dǎo)體元件的后段線路結(jié)構(gòu)之中。MIM電容結(jié)構(gòu)為一倒T 型的MIM電容結(jié)構(gòu)。倒T字型MIM電容結(jié)構(gòu)包括一倒T型的介電層堆疊結(jié)構(gòu)。倒T型的介電層堆疊結(jié)構(gòu)由多層介電層依次沉積并圖案化所形成，用于改善傳統(tǒng)的MIM電容結(jié)構(gòu)不佳所造成漏電流的情形。其中倒T型介電層堆疊結(jié)構(gòu)包括水平部及垂直部，垂直部位于水平部之上。垂直部位于上電極圖案之下，水平部位于下電極圖案之上。一非常薄層介電層圖案形成于垂直部與水平部之間，其中非常薄層介電層圖案作為垂直部的一蝕刻終止層。

圖2顯示根據(jù)本發(fā)明的一實施例的半導(dǎo)體元件的后段線路結(jié)構(gòu)的MIM薄膜層的截面圖。在一實施例中，半導(dǎo)體元件包括邏輯元件或邏輯電路。一般的半導(dǎo)體元件的整體結(jié)構(gòu)包括一前段線路結(jié)構(gòu)以及一后段線路結(jié)構(gòu)，其中后段線路結(jié)構(gòu)接著前段線路結(jié)構(gòu)完成之后而接續(xù)形成于前段線路結(jié)構(gòu)之上，其可以通過一標準的半導(dǎo)體制作工藝來制作。關(guān)于半導(dǎo)體元件的后段線路結(jié)構(gòu)的形成，首先，形成一MIM薄膜層于一底層200之上。其中MIM薄膜層包括一底層金屬層201、一介電層堆疊層234與一上層金屬層205，其中介電層堆疊層234形成于底層金屬層201與上層金屬層205之間，如圖2所示。介電層堆疊層234形成于底層金屬層201之上，而上層金屬層205形成于介電層堆疊層234之上。舉一實施例而言，介電層堆疊層234至少包含三層介電層，分別為第一介電層202、第二介電層(蝕刻終止層)203以及第三介電層204，第二介電層203形成于第一介電層202與第三介電層204之間。第二介電層203形成于第一介電層202之上，而第三介電層204形成于第二介電層203之上。其中第二介電層203為上層金屬層205以及第三介電層204的蝕刻終止層(etch stop layer)。

因此，上述MIM薄膜層通過依序沉積底層金屬層201、第一介電層202、第二介電層203、第三介電層204以及上層金屬層205于底層200之上而形成。其中第二介電層203為蝕刻終止層，其厚度優(yōu)選為30～150納米。在某些實施例中，底層金屬層201、第一介電層202、第三介電層204以及上層金屬層205的材料與厚度可以依照實際的應(yīng)用(不同的半導(dǎo)體元件或其特性)所需而選擇或調(diào)整。第二介電層203的厚度遠比第一介電層202、第三介電層204的厚度來得小。

在一個實施例中，底層200為一金屬層間介電層(IMD)。舉一實施例而言，在金屬導(dǎo)線間介電層(IMD)采用低介電常數(shù)的材料(k＜3.0)，來取代傳統(tǒng)所使用的二氧化硅(k≒3.9)，以降低電容方面的延遲。舉例而言，氟化玻璃 (FSG)的介電質(zhì)材料，其k值介于3.7～2.8。由于氟化玻璃與二氧化硅的物性與化性相近，因此與原本制作工藝條件的相容性較高。在另一實施例中，金屬導(dǎo)線間介電層(IMD)200包括二氧化硅(SiO₂)或硼磷玻璃(BPSG)。

在一實施例中，上層金屬層205與底層金屬層201的材料選自鉭、氮化鉭、鈦、氮化鈦、鎢、硅化鎢、氮化鎢、銅或者鋁，或其他性質(zhì)類似金屬或合金。在一實施例中，第一介電層202與第三介電層204的材料選自二氧化硅(SiO₂)或氮硅化物(Si₃N₄)。在一實施例中，第一介電層202與第三介電層204可以通過化學氣相沉積(CVD)、等離子體輔助化學氣相沉積(PECVD)或低壓化學氣相沉積(LPCVD)等方法以形成，例如：供應(yīng)SiH₄氣體、N₂氣體與NH₃氣體，以形成氮硅化物(Si₃N₄)薄膜層。在一優(yōu)選實施例中，基于與第一介電層202與第三介電層204的制作工藝的相容性，第二介電層203的材料可以包含氮氧化硅(SiO_xN_y)。上述氮氧化膜的形成可以通過化學氣相沉積(CVD)、等離子體輔助化學氣相沉積(PECVD)或低壓化學氣相沉積(LPCVD)等方法以形成，例如：在一溫度范圍之下，供應(yīng)SiH₄氣體、NH₃氣體與N₂O氣體的混合氣體，以形成氮氧化硅(SiO_xN_y)薄膜層。在另一例子中，在氮氧化膜的形成步驟中，經(jīng)由原地處理(in-situ)步驟在一溫度范圍之下，在NH₃或NO氣體環(huán)境中，采用等離子體使二氣化硅層表面產(chǎn)生氮化或氮氧化。

在另一實施例中，第二介電層203的材料為高介電常數(shù)(High Dielectric Constant，Hi-K)材料，例如Si₃N₄、Al₂O₃、Y₂O₃、La₂O₃、CeO₂、Dy₂O₃、Ta₂O₅、Pr₂O₃、TiO₂、HfO₂、ZrO₂、Ba_xSr_1-xTiO₃(BST)、SrBiTa₂O₉(SBT)或PbZr_xTi_1-xO₃。

隨之請參考圖3，在MIM薄膜層形成之后，利用光刻與蝕刻制作工藝在所述第三介電層204以及上層金屬層205上進行圖案化；亦即，進行一光刻與蝕刻制作工藝以去除蝕刻截止層上的一部分的第三介電層204以及上層金屬層205，而形成一圖案化結(jié)構(gòu)。舉例而言，利用一標準的光刻制作工藝以形成一第一光致抗蝕劑層圖案(未圖示)。然后，以該第一光致抗蝕劑層圖案作為蝕刻掩模進行一蝕刻制作工藝，直到蝕刻進行至蝕刻終止層(第二介電層203)裸露為止，結(jié)果形成MIM電容的垂直部204a與MIM電容的上電極圖案205a。由于蝕刻終止層不會被蝕刻，因此可以精準地控制垂直部204a的蝕刻后的厚度。蝕刻完成之后，去除剩余的光致抗蝕劑層。MIM電容的垂直部204a與MIM電容的上電極圖案205a的線寬大小約略相等。舉例而言，MIM電容的垂直部204a與MIM電容的上電極圖案205a形成第一線圖 案結(jié)構(gòu)。換言之，在此步驟中，僅有介電層堆疊層234的第三介電層204進行圖案化，第一介電層202與介電層203維持原來的薄膜層而沒有被圖案化。

然后，請參考圖4，在MIM電容的垂直部204a與MIM電容的上電極圖案205a形成之后，利用光刻與蝕刻制作工藝在所述介電層堆疊層234的第一介電層202與第二介電層203以及底層金屬層201上進行圖案化；也即，進行一光刻與蝕刻制作工藝以去除底層200上的一部分的第一介電層202與第二介電層203以及底層金屬層201，而形成另一圖案化結(jié)構(gòu)。舉例而言，利用一標準的光刻制作工藝以形成一第二光致抗蝕劑層圖案(未圖示)。然后，以該第二光致抗蝕劑層圖案作為蝕刻掩模進行一蝕刻制作工藝，直到蝕刻進行至底層200的上表面裸露為止，結(jié)果形成MIM電容的水平堆疊層圖案208以及MIM電容的下電極圖案201a。水平堆疊層圖案208包含水平部202a與介電層圖案203a。蝕刻完成之后，去除剩余的光致抗蝕劑層。MIM電容的水平部202a、介電層圖案203a與下電極圖案201a的線寬大小約略相等。舉例而言，MIM電容的水平堆疊層圖案208與MIM電容的下電極圖案201a形成第二線圖案結(jié)構(gòu)。第二線圖案結(jié)構(gòu)的線寬大小大于第一線圖案結(jié)構(gòu)的線寬大小。

在此步驟中，形成倒T型介電層堆疊結(jié)構(gòu)218以及倒T型MIM電容結(jié)構(gòu)，其中倒T型介電層堆疊結(jié)構(gòu)218作為倒T型MIM電容結(jié)構(gòu)的介電層。倒T型介電層堆疊結(jié)構(gòu)218包括水平部202a、介電層圖案203a以及垂直部204a，其中介電層圖案203a位于水平部202a與垂直部204a之間。換言之，垂直部204a垂直水平堆疊層圖案208以形成該倒T型介電層堆疊結(jié)構(gòu)218。水平部202a的線寬大小大于垂直部204a的線寬大小。因此，倒T型MIM電容結(jié)構(gòu)的介電層218的厚度包括水平部202a、介電層圖案203a以及垂直部204a的厚度的總和。因此，倒T型MIM電容的電容值可以通過倒T型介電層堆疊結(jié)構(gòu)218的總厚度來控制。

倒T型MIM電容結(jié)構(gòu)包括上電極圖案205a、倒T型介電層堆疊結(jié)構(gòu)218與下電極圖案201a。擊穿電壓(breakdown voltage)也可以通過倒T型介電層堆疊結(jié)構(gòu)218的總厚度來控制。

MIM電容的上電極圖案205a之下的垂直部204a與MIM電容的下電極圖案201a之上的水平部202a之間有介電層圖案203a而隔開彼此，因此，即使垂直部204a于蝕刻之后產(chǎn)生側(cè)邊底部切面(undercut)的情況，其側(cè)邊底 部切面仍然不會接觸到下電極圖案201a，所以可以大大地改善傳統(tǒng)的MIM電容結(jié)構(gòu)的介電層底部直接接觸下電極圖案所造成漏電流的情形。

之后，請參考圖5，在倒T型MIM電容結(jié)構(gòu)形成之后，在金屬導(dǎo)線間介電層200的基礎(chǔ)上形成一金屬導(dǎo)線間介電層200a，以覆蓋且封閉了整個倒T型MIM電容結(jié)構(gòu)。金屬導(dǎo)線間介電層200a可以通過一化學氣相沉積的方法來形成。

接下來，請參考圖6，在形成金屬導(dǎo)線間介電層200a之后，利用一光刻與刻蝕制作工藝在所述金屬導(dǎo)線間介電層200a上進行圖案化；亦即，進行一光刻與蝕刻制作工藝以去除下電極圖案201a上的一部分的水平堆疊層圖案208、去除水平堆疊層圖案208上的一部分的金屬導(dǎo)線間介電層200a、以及去除上電極圖案205a上的一部分的金屬導(dǎo)線間介電層200a，而形成多個通孔于金屬導(dǎo)線間介電層200a之中；該些通孔貫穿水平堆疊層圖案208，使得該些通孔得以裸露下電極圖案201a的上表面以及上電極圖案205a的上表面。舉例而言，利用一標準的光刻制作工藝以形成一第三光致抗蝕劑層圖案(未圖示)。然后，以該第三光致抗蝕劑層圖案作為蝕刻掩模進行一蝕刻制作工藝，直到蝕刻進行至下電極圖案201a的上表面以及上電極圖案205a的上表面裸露為止，結(jié)果形成多個通孔于金屬導(dǎo)線間介電層200a之中。該些通孔分為二類：第一類通孔為從金屬導(dǎo)線間介電層200a的上表面至上電極圖案205a的上表面，第二類通孔為從金屬導(dǎo)線間介電層200a的上表面、貫穿水平堆疊層圖案208(水平部202a與介電層圖案203a)而至下電極圖案201a的上表面。蝕刻完成之后，去除剩余的光致抗蝕劑層。

然后，在該些通孔之中填入導(dǎo)電材料，例如利用鎢或銅填充該些通孔，以分別于該些第一類通孔與該些第二類通孔之中形成多個導(dǎo)孔(via)209a與209b于金屬導(dǎo)線間介電層200a之中，其中導(dǎo)孔209a與209b分別電性耦合(連接)上電極圖案205a與下電極圖案201a。在此步驟中，倒T型介電層堆疊結(jié)構(gòu)218的水平堆疊層圖案208被導(dǎo)孔209b所貫穿，如圖6所示。導(dǎo)孔209b的深度(厚度)約略等于導(dǎo)孔209a的深度(厚度)加上上電極圖案205a以及倒T型介電層堆疊結(jié)構(gòu)218的深度(厚度)。

在另一實施例中，在形成金屬導(dǎo)線間介電層200a之后，利用一光刻與刻蝕制作工藝在所述金屬導(dǎo)線間介電層200a上進行圖案化；亦即，進行一光刻與蝕刻制作工藝以直接去除金屬導(dǎo)線間介電層200上的一部分的金屬導(dǎo) 線間介電層200a，而形成多個通孔于金屬導(dǎo)線間介電層200a之中；該些通孔貫穿金屬導(dǎo)線間介電層200a的上表面以及下表面。類似地，該些通孔分為二類：第一類通孔為從金屬導(dǎo)線間介電層200a的上表面至上電極圖案205a的上表面，第二類通孔為從金屬導(dǎo)線間介電層200a的上表面貫穿至其下表面。蝕刻完成之后，去除剩余的光致抗蝕劑層。

相同地，在該些通孔之中填入導(dǎo)電材料，例如利用鎢或銅填充該些通孔，以分別于該些第一類通孔與該些第二類通孔之中形成多個導(dǎo)孔209a與209b于金屬導(dǎo)線間介電層200a之中，其中導(dǎo)孔209a與209b分別形成與連接于上電極圖案205a與金屬導(dǎo)線間介電層200之上。在此步驟中，倒T型介電層堆疊結(jié)構(gòu)218的水平堆疊層圖案208未被導(dǎo)孔209b所貫穿，如圖7所示。導(dǎo)孔209b的深度(厚度)約略等于導(dǎo)孔209a的深度(厚度)加上上電極圖案205a、倒T型介電層堆疊結(jié)構(gòu)218與下電極圖案201a的深度(厚度)。

最后，利用一光刻與刻蝕制作工藝以形成金屬導(dǎo)線210于金屬導(dǎo)線間介電層200a與導(dǎo)孔209a、209b之上；金屬導(dǎo)線210電性耦合(連接)導(dǎo)孔209a與209b，結(jié)果完成半導(dǎo)體元件的后段制作工藝線路結(jié)構(gòu)的制作。

除描述于此之外，可通過敘述于本發(fā)明中的實施例及實施方式所達成的不同改良方式，都應(yīng)涵蓋于本發(fā)明的范疇中。一實施例為本發(fā)明的一實作或范例。說明書中所述一實施例、一個實施例、某些實施例或其他實施例指的是一特定被敘述與此實施例有關(guān)的特征、結(jié)構(gòu)、或者特質(zhì)被包含在至少一些實施例中，但未必于所有實施例。而各態(tài)樣的實施例不一定為相同實施例。其中應(yīng)被理解的是在本發(fā)明實施例描述中，各特征有時會組合于一實施例的圖、文字描述中，其目的為簡化本發(fā)明技術(shù)特征，有助于了解本發(fā)明各方面的實施方式。除描述于此之外，可通過敘述于本發(fā)明中的實施例及實施方式所達成的不同改良方式，都應(yīng)涵蓋于本發(fā)明的范疇中。因此，揭露于此的附圖及范例都用以說明而非用以限制本發(fā)明，本發(fā)明的保護范疇僅應(yīng)以附上的權(quán)利要求為主。