專利名稱：一種實(shí)現(xiàn)兩種不同絕緣層厚度電容的集成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子元件的生產(chǎn)制作方法，尤其涉及一種能夠?qū)崿F(xiàn)兩種不同絕緣層厚度電容的集成方法、以及使用所述方法制作的集成電容。
背景技術(shù)：
目前，邏輯產(chǎn)品里通常會(huì)有集成電容結(jié)構(gòu)，比較常見的會(huì)采用PIP (多晶體-絕緣層-多晶硅)或MIM (金屬-絕緣層-金屬)的結(jié)構(gòu)流程。PIP結(jié)構(gòu)的基本流程是先正常成長(zhǎng)一層多晶硅，然后按需求生長(zhǎng)一層一定厚度的氧化膜，再在上面成長(zhǎng)一層金屬硅化物作為電容上極板，最后通過2次干法刻蝕依次打開電容上極板和硅柵圖像。中國專利CN101770984A披露了一種用于制造PIP電容器的方法，包括在硅襯底上形成場(chǎng)氧化膜的步驟，其用來限定器件隔離區(qū)和有源區(qū)；在所述場(chǎng)氧化膜上形成其中摻雜有雜質(zhì)的下部多晶硅電極的步驟；實(shí)施氧化步驟以在其中摻雜有所述雜質(zhì)的所述下部多晶硅電極的頂部和側(cè)壁上形成第一氧化膜并同時(shí)在所述硅襯底的所述有源區(qū)上生長(zhǎng)第二氧化膜的柵極氧化步驟；以及在所述第一氧化膜的區(qū)域上形成上部多晶硅電極并與此同時(shí)在所述第二氧化膜上形成柵電極的步驟。通常一次PIP電容工藝只能形成一種電容值大小的電容，而對(duì)于集成電路上需要多種不同電容值的電容來說，就需要多次進(jìn)行重復(fù)PIP電容工藝。雖然進(jìn)行多次的PIP電容工藝，可以得到具有不同電容值的電容，但需要重復(fù)多次相同工藝步驟，制得的電容合格率不高，且限制了在集成電路上設(shè)置大規(guī)模電容器設(shè)計(jì)的發(fā)展。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)中集成電容制作工藝無法制備不同電容厚度的問題，本發(fā)明提供了一種實(shí)現(xiàn)兩種不同絕緣層厚度電容的集成方法和使用該方法制作的集成電容。本發(fā)明利用 03/TE0S反應(yīng)生成LTO (低溫氧化膜)的生長(zhǎng)過程對(duì)硅片表面的狀態(tài)有很強(qiáng)選擇性的現(xiàn)象， 在不同類型多晶硅表面生長(zhǎng)不同厚度的絕緣氧化膜，將之應(yīng)用到目前PIP電容工藝中，就可以得到2種不同絕緣層厚度的電容結(jié)構(gòu)，提高了設(shè)計(jì)的靈活性。本發(fā)明實(shí)現(xiàn)兩種不同絕緣層厚度電容的集成方法，在硅基板中分別形成有PMOS 的有源區(qū)和NMOS的有源區(qū)，所述方法步驟包括
步驟1，在硅基板二氧化硅上成長(zhǎng)一層多晶硅，多晶硅分為厚膜電容區(qū)、薄膜電容區(qū)、位于PMOS的有源區(qū)之上的PMOS柵極預(yù)制備區(qū)、和位于NMOS的有源區(qū)之上的NMOS柵極預(yù)制備區(qū)；本發(fā)明所述厚膜電容區(qū)、薄膜電容區(qū)與所述PMOS柵極預(yù)制備區(qū)和NMOS柵極預(yù)制備區(qū)不重合；
步驟2，在所述多晶硅上涂覆一層遮擋層，并對(duì)遮擋層進(jìn)行刻蝕，在遮擋層中形成暴露出薄膜電容區(qū)和NMOS柵極預(yù)制備區(qū)的開口 ；
步驟3，通過所述開口向所述薄膜電容區(qū)和NMOS柵極預(yù)制備區(qū)內(nèi)注入摻雜離子，然后退火處理；步驟4，移除遮擋層，并在所述多晶硅上生成低溫氧化物層，其中，覆蓋在厚膜電容區(qū)和 NMOS柵極預(yù)制備區(qū)上的低溫氧化物層區(qū)域的厚度大于覆蓋在薄膜電容區(qū)和NMOS柵極預(yù)制備區(qū)上的低溫氧化物層；
步驟5，在所述低溫氧化物層上沉積一層金屬硅化物，并對(duì)金屬硅化物進(jìn)行刻蝕，僅保留部分位于覆蓋在厚膜電容區(qū)上的低溫氧化物層之上的第一金屬硅化物，和保留部分位于覆蓋在薄膜電容區(qū)上的低溫氧化物層之上的第二金屬硅化物；然后，刻蝕去除露出的低溫氧化物層；保留所述第一金屬硅化物和第二金屬硅化物下方的低溫氧化物層；
步驟6，刻蝕露出的多晶硅，保留部分PMOS柵極預(yù)制備區(qū)多晶硅、NMOS柵極預(yù)制備區(qū)， 分別形成PMOS的多晶硅柵極、NMOS的多晶硅柵極；以及
保留部分厚膜電容區(qū)多晶硅(第一金屬硅化物下方)，形成由第一金屬硅化物、厚膜電容區(qū)多晶硅及二者之間的低溫氧化物層構(gòu)成的厚膜電容；保留薄膜電容區(qū)多晶硅(第二金屬硅化物下方)，形成由第二金屬硅化物、薄膜電容區(qū)多晶硅及二者之間的低溫氧化物層構(gòu)成的薄膜電容。本發(fā)明上述方法中，步驟6中，使保留的厚膜電容區(qū)多晶硅面積大于所述第一金屬硅化物面積，保留的薄膜電容區(qū)多晶硅面積大于第二金屬硅化物面積。本發(fā)明上述方法中，所述摻雜離子注入劑量大于等于1E15 atom/cm2。本發(fā)明上述方法中，所述多晶硅為N型多晶硅。本發(fā)明上述方法中，所述LTO層厚度為10(Γ500Α (埃)。本發(fā)明上述方法中，所述退火過程在無氧條件下進(jìn)行。本發(fā)明上述方法中，步驟5和/或6中所述刻蝕為干法刻蝕。本發(fā)明上述方法中，所述遮擋層可以是光刻膠和硬掩膜。本發(fā)明上述方法中，所述低溫氧化物層由臭氧和TEOS反應(yīng)得到。由于03與TEOS 反應(yīng)生成LTO層的過程對(duì)多晶硅表面具有很強(qiáng)的選擇性，因此，相同的反應(yīng)條件下，很容易實(shí)現(xiàn)注入摻雜離子與沒有注入摻雜離子的多晶硅區(qū)域生長(zhǎng)的LTO層厚度不同。本發(fā)明還提供了一種上述方法制備的集成電容，所述集成電容含有至少兩種不同厚度的電容。本發(fā)明所述的集成電容，還包括有PMOS柵極和NMOS柵極。本發(fā)明上述的集成電容，所述至少兩種不同厚度的電容的上極板面積小于下極板面積。O3 (臭氧)/TE0S (正硅酸乙酯)生成LTO(低溫氧化膜)的過程對(duì)硅片表面的狀態(tài)有很強(qiáng)選擇性，比如在經(jīng)過高劑量(>1E15 at0m/cm2)離子注入后的多晶硅表面成長(zhǎng)速率就比正常多晶硅慢2(Γ40%。本發(fā)明利用上述這種特殊現(xiàn)象，將之應(yīng)用到目前ΡΙΡ(多晶體-絕緣層-多晶硅)電容工藝中，通過有選擇的注入，就可以得到2種不同絕緣層厚度的電容結(jié)構(gòu)。厚度薄的電容值大，厚度厚的電容耐壓高，提高了設(shè)計(jì)的靈活性。當(dāng)然，注入層可以集成在N型多晶硅參雜的光刻板中，這樣就不需要額外增加一塊光刻板，降低了實(shí)際生產(chǎn)的成本。


圖1為硅基板上二氧化硅層表面成長(zhǎng)多晶硅及圖形化注入；圖2為成長(zhǎng)LTO和金屬硅化物； 圖3為圖形化刻蝕電容上極板(金屬硅化物)； 圖4為圖形化刻蝕電容下極板(多晶硅)。
具體實(shí)施例方式本發(fā)明提供了一種實(shí)現(xiàn)兩種不同絕緣層厚度電容的集成方法，利用03/TE0S反應(yīng)生成LTO (低溫氧化膜)生長(zhǎng)過程對(duì)硅片表面的狀態(tài)有很強(qiáng)選擇性的現(xiàn)象，在不同類型多晶硅表面生長(zhǎng)不同厚度的絕緣氧化膜，將之應(yīng)用到目前PIP電容工藝中，就可以得到2種不同絕緣層厚度的電容結(jié)構(gòu)，提高了設(shè)計(jì)的靈活性。下面參照?qǐng)D廣圖4，通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)的介紹和描述，以使更好的理解本發(fā)明，但是下述實(shí)施例并不限制本發(fā)明范圍。實(shí)施例1
覆蓋有二氧化硅2的硅基板1中分別形成有PMOS的有源區(qū)和NMOS的有源區(qū)，然后 步驟1，在硅基板1的二氧化硅2上成長(zhǎng)一層N型多晶硅，多晶硅分為厚膜電容區(qū)31、 薄膜電容區(qū)32、位于PMOS的有源區(qū)之上的PMOS柵極預(yù)制備區(qū)33、和位于NMOS的有源區(qū)之上的NMOS柵極預(yù)制備區(qū)34 ；
步驟2，在多晶硅上覆蓋一層光刻膠6，并對(duì)光刻膠6進(jìn)行光刻工藝，在光刻膠6中形成暴露出薄膜電容區(qū)32和NMOS柵極預(yù)制備區(qū)34的開口 ；
步驟3，同時(shí)對(duì)薄膜電容區(qū)32和NMOS電容區(qū)34的N型多晶硅注入摻雜離子，無氧條件下退火處理；摻雜離子注入劑量為1E15 atom/cm2。厚膜電容區(qū)31、PMOS柵極預(yù)制備區(qū)33 的多晶硅因光刻膠覆蓋而沒有注入摻雜離子；
步驟4，去除光刻膠6，在多晶硅上，通過03/TE0S反應(yīng)生成LTO層4 ；由于03/TE0S反應(yīng)生成LTO層的過程對(duì)多晶硅表面狀態(tài)具有選擇性，因此在厚膜電容區(qū)31、PMOS柵極預(yù)制備區(qū)33上方的多晶硅與薄膜電容區(qū)32和NMOS電容柵極預(yù)制備區(qū)34上的多晶硅上成長(zhǎng)速率不同，即LTO層厚度不同；本實(shí)例中，覆蓋在厚膜電容區(qū)和NMOS柵極預(yù)制備區(qū)上的低溫氧化物層區(qū)域的厚度大于覆蓋在薄膜電容區(qū)和NMOS柵極預(yù)制備區(qū)上的低溫氧化物層；
步驟5，在LTO層4上成長(zhǎng)極板金屬硅化物5 ；并對(duì)金屬硅化物5進(jìn)行刻蝕，僅保留部分位于覆蓋在厚膜電容區(qū)31上的低溫氧化物層之上的第一金屬硅化物51，和保留部分位于覆蓋在薄膜電容區(qū)32上的低溫氧化物層之上的第二金屬硅化物52 ；對(duì)金屬硅化物刻蝕之后，露出低溫氧化物層，將露出的低溫氧化物層刻蝕去除；
步驟6，刻蝕多晶硅，保留部分PMOS柵極預(yù)制備區(qū)多晶硅、NMOS柵極預(yù)制備區(qū)，分別形成PMOS的多晶硅柵極303、NM0S的多晶硅柵極304 ；以及保留第一金屬硅化物51下方的厚膜電容區(qū)多晶硅，形成由第一金屬硅化物51和厚膜電容區(qū)31多晶硅及二者之間的低溫氧化物層41構(gòu)成的厚膜電容；保留第二金屬硅化物下方的薄膜電容區(qū)多晶硅，形成由第二金屬硅化物52和薄膜電容區(qū)32多晶硅及二者之間的低溫氧化物層42構(gòu)成的薄膜電容；其中，使保留的厚膜電容區(qū)多晶硅面積大于所述第一金屬硅化物面積，保留的薄膜電容區(qū)多晶硅面積大于第二金屬硅化物面積。實(shí)施例2
覆蓋有二氧化硅的硅基板中分別形成有PMOS的有源區(qū)和NMOS的有源區(qū)，然后步驟1，在硅基板1的二氧化硅2上成長(zhǎng)一層N型多晶硅，多晶硅分為厚膜電容區(qū)31、 薄膜電容區(qū)32、位于PMOS的有源區(qū)之上的PMOS柵極預(yù)制備區(qū)33、和位于NMOS的有源區(qū)之上的NMOS柵極預(yù)制備區(qū)34 ；
步驟2，在多晶硅上覆蓋一層硬掩膜，在硬掩膜中 形成暴露出薄膜電容區(qū)32和NMOS柵極預(yù)制備區(qū)34的開口 ；
步驟3，同時(shí)對(duì)薄膜電容區(qū)32和NMOS電容區(qū)34的N型多晶硅注入摻雜離子，無氧條件下退火處理；摻雜離子注入劑量為1E15 atom/cm2。厚膜電容區(qū)31、PMOS柵極預(yù)制備區(qū)33 的多晶硅因光刻膠覆蓋而沒有注入摻雜離子；
步驟4，去除硬掩膜，在多晶硅上，通過03/TE0S反應(yīng)生成LTO層4 ；由于03/TE0S反應(yīng)生成LTO層的過程對(duì)多晶硅表面狀態(tài)具有選擇性，因此在厚膜電容區(qū)、PMOS柵極預(yù)制備區(qū)上方的多晶硅與薄膜電容區(qū)和NMOS電容區(qū)上的多晶硅上成長(zhǎng)速率不同，即LTO層厚度不同； 本實(shí)例中，覆蓋在厚膜電容區(qū)和NMOS柵極預(yù)制備區(qū)上的低溫氧化物層區(qū)域的厚度大于覆蓋在薄膜電容區(qū)和NMOS柵極預(yù)制備區(qū)上的低溫氧化物層；
步驟5，在LTO層4上成長(zhǎng)極板金屬硅化物5 ；并對(duì)金屬硅化物5進(jìn)行刻蝕，僅保留部分位于覆蓋在厚膜電容區(qū)31上的低溫氧化物層之上的第一金屬硅化物51，和保留部分位于覆蓋在薄膜電容區(qū)32上的低溫氧化物層之上的第二金屬硅化物52 ；對(duì)金屬硅化物刻蝕之后，露出低溫氧化物層，將露出的低溫氧化物層刻蝕去除；
步驟6，刻蝕多晶硅，保留部分PMOS柵極預(yù)制備區(qū)多晶硅、NMOS柵極預(yù)制備區(qū)，分別形成PMOS的多晶硅柵極303、NM0S的多晶硅柵極304 ；以及保留第一金屬硅化物51下方的厚膜電容區(qū)多晶硅，形成由第一金屬硅化物51和厚膜電容區(qū)31多晶硅及二者之間的低溫氧化物層41構(gòu)成的厚膜電容；保留第二金屬硅化物下方的薄膜電容區(qū)多晶硅，形成由第二金屬硅化物52和薄膜電容區(qū)32多晶硅及二者之間的低溫氧化物層42構(gòu)成的薄膜電容；其中，使保留的厚膜電容區(qū)多晶硅面積大于所述第一金屬硅化物面積，保留的薄膜電容區(qū)多晶硅面積大于第二金屬硅化物面積。本發(fā)明上述方法制備的集成電容，包括至少兩種不同厚度的電容，如厚膜電容區(qū)上極板501與下極板301之間的LTO絕緣層401厚度為500A (埃);薄膜電容區(qū)上極板502 與下極板302之間LTO絕緣層厚度為100A (埃)。根據(jù)上述實(shí)施例的描述，本領(lǐng)域技術(shù)人員能夠理解的是，本發(fā)明還可以根據(jù)需要對(duì)不同區(qū)域進(jìn)行不同程度摻雜，從而制備更多種不同厚度電容。根據(jù)本發(fā)明制備的集成電容的一種較佳的實(shí)施方式，厚膜電容區(qū)上極板501面積可以小于下極板301面積，同樣地，薄膜電容區(qū)上極板502面積也可以小于與下極板302面積。本發(fā)明制作的集成電容還可以包括PMOS柵極303和NMOS柵極304。以上對(duì)本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但其只作為范例，本發(fā)明并不限制于以上描述的具體實(shí)施例。對(duì)于本領(lǐng)域技術(shù)人員而言，任何對(duì)該實(shí)用進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種實(shí)現(xiàn)兩種不同絕緣層厚度電容的集成方法，在覆蓋有二氧化硅的硅基板中分別形成有PMOS的有源區(qū)和NMOS的有源區(qū)，其特征在于，步驟包括步驟1，在硅基板二氧化硅上成長(zhǎng)一層多晶硅，多晶硅分為厚膜電容區(qū)、薄膜電容區(qū)、位于PMOS的有源區(qū)之上的PMOS柵極預(yù)制備區(qū)、和位于NMOS的有源區(qū)之上的NMOS柵極預(yù)制備區(qū)；步驟2，在所述多晶硅上涂覆一層遮擋層，并對(duì)遮擋層進(jìn)行刻蝕，在所述遮擋層中形成暴露出薄膜電容區(qū)和NMOS柵極預(yù)制備區(qū)的開口 ；步驟3，通過所述開口向所述薄膜電容區(qū)和NMOS柵極預(yù)制備區(qū)內(nèi)注入摻雜離子，然后退火處理；步驟4，移除遮擋層，并在所述多晶硅上生成低溫氧化物層，其中，覆蓋在厚膜電容區(qū)和 NMOS柵極預(yù)制備區(qū)上的低溫氧化物層區(qū)域的厚度大于覆蓋在薄膜電容區(qū)和NMOS柵極預(yù)制備區(qū)上的低溫氧化物層；步驟5，在所述低溫氧化物層上沉積一層金屬硅化物，并對(duì)金屬硅化物進(jìn)行刻蝕，僅保留部分位于覆蓋在厚膜電容區(qū)上的低溫氧化物層之上的第一金屬硅化物，和保留部分位于覆蓋在薄膜電容區(qū)上的低溫氧化物層之上的第二金屬硅化物；然后，刻蝕去除露出的低溫氧化物層；步驟6，刻蝕露出的多晶硅，保留部分PMOS柵極預(yù)制備區(qū)多晶硅、NMOS柵極預(yù)制備區(qū)， 分別形成PMOS的多晶硅柵極、NMOS的多晶硅柵極；以及保留第一金屬硅化物下方的厚膜電容區(qū)多晶硅，形成由第一金屬硅化物、厚膜電容區(qū)多晶硅及二者之間的低溫氧化物層構(gòu)成的厚膜電容；保留第二金屬硅化物下方的薄膜電容區(qū)多晶硅，形成由第二金屬硅化物、薄膜電容區(qū)多晶硅及二者之間的低溫氧化物層構(gòu)成的薄膜電容。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述摻雜離子注入劑量大于等于1E15 atom/ cm2。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述低溫氧化物層由臭氧和TEOS反應(yīng)得到。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述多晶硅為N型多晶硅。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述低溫氧化物層厚度為10(Γ500Α。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述退火過程在無氧條件下進(jìn)行。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟5和/或6中所述刻蝕為干法刻蝕。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟6中，使保留的厚膜電容區(qū)多晶硅面積大于所述第一金屬硅化物面積，保留的薄膜電容區(qū)多晶硅面積大于第二金屬硅化物面積。
9.一種上述任意權(quán)利要求所述方法制備的集成電容，其特征在于，所述集成電容含有至少兩種不同厚度的電容，還包括PMOS的多晶硅柵極和NMOS的多晶硅柵極。
10.根據(jù)權(quán)利要求8所述的集成電容，其特征在于，所述至少兩種不同厚度的電容的上極板面積小于下極板面積。
全文摘要
本發(fā)明提供了一種實(shí)現(xiàn)兩種不同絕緣層厚度電容的集成方法，利用O3/TEOS反應(yīng)生成的LTO(低溫氧化膜)的生長(zhǎng)對(duì)硅片表面的狀態(tài)有很強(qiáng)選擇性的現(xiàn)象，在不同類型多晶硅表面生長(zhǎng)不同厚度的絕緣氧化膜，將之應(yīng)用到目前PIP電容工藝中，就可以得到2種不同絕緣層厚度的電容結(jié)構(gòu)，提高了設(shè)計(jì)的靈活性。
文檔編號(hào)H01L21/822GK102437016SQ201110235259
公開日2012年5月2日 申請(qǐng)日期2011年8月17日 優(yōu)先權(quán)日2011年8月17日
發(fā)明者景旭斌, 楊斌, 郭明升 申請(qǐng)人:上海華力微電子有限公司