本發(fā)明涉及半導體制造領域，尤其涉及一種半導體器件的形成方法。

背景技術：

隨著半導體集成電路工藝技術的不斷進步，當半導體器件縮小至深亞微米的范圍時，半導體器件之間的高性能、高密度連接需要通過互聯(lián)結構連接。互聯(lián)結構中易形成寄生電阻和寄生電容，從而出現寄生效應，導致金屬連線傳遞的時間延遲，人們面臨著如何克服由于連接長度的急速增長而帶來的rc(r指電阻，c指電容)延遲顯著增加的問題。

為了克服互聯(lián)中的寄生效應，在大規(guī)模集成電路后段工藝互聯(lián)的集成工藝中，一方面，寄生電容正比于互聯(lián)層絕緣介質的相對介電常數k，因此使用低k材料尤其是超低介電常數(ultra-lowdielectricconstant，ulk)的材料代替?zhèn)鹘y(tǒng)的sio2介質材料已成為滿足高速芯片的發(fā)展的需要，另一方面，由于銅具有較低的電阻率、優(yōu)越的抗電遷移特性和高的可靠性，能夠降低金屬的互連電阻，進而減小總的互連延遲效應，現已由常規(guī)的鋁互連改變?yōu)榈碗娮璧你~互連。

然而，現有技術形成的半導體器件的性能仍有待提高。

技術實現要素：

本發(fā)明解決的問題是提供一種半導體器件的形成方法，避免對介質層造成損傷，從而避免不同半導體器件形成的介質層高度的差異性及導電層高度的差異性。

為解決上述問題，本發(fā)明提供一種半導體器件的形成方法，包括：提供基底和位于基底上的介質層；在所述介質層上由下到上依次形成多晶硅層、阻擋層和圖形化的掩膜層；以所述圖形化的掩膜層為掩膜刻蝕阻擋層、多晶硅層和部分厚度的介質層，在所述介質層中形成接觸孔；在所述圖形化的掩膜層表面和接觸孔中形成填充滿所述接觸孔的導電層，所述阻擋層的強度至 少為導電層的強度的10倍；以所述阻擋層為停止層平坦化所述導電層和掩膜層。

可選的，所述阻擋層的厚度為20?！?00埃。

可選的，所述阻擋層的材料為石墨烯或黑磷。

可選的，當所述阻擋層的材料為石墨烯時，形成所述阻擋層的工藝為：在所述多晶硅層上形成含碳材料層；對所述含碳材料層和多晶硅層進行退火處理，在所述多晶硅層的表面形成石墨烯材料的阻擋層；退火處理之后，去除所述含碳材料層。

可選的，所述含碳材料層的材料為聚甲基丙乙烯酸甲酯、聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。

可選的，形成所述含碳材料層的工藝為旋轉涂覆工藝。

可選的，所述退火處理為激光退火或快速熱退火，采用的退火溫度為1400攝氏度至1500攝氏度。

可選的，當所述阻擋層的材料為黑磷時，形成所述阻擋層的工藝為：在所述多晶硅層上外延生長紅磷層；對所述紅磷層進行熱處理，形成黑磷材料的阻擋層。

可選的，對所述紅磷層進行熱處理包括：在高壓下將所述紅磷層加熱至1000攝氏度；以每小時100攝氏度的速率將所述紅磷冷卻至600攝氏度。

可選的，形成所述多晶硅層的工藝為：采用等離子體化學氣相沉積工藝或射頻磁控濺射工藝沉積非晶硅層；對所述非晶硅層進行準分子激光退火，形成多晶硅層。

可選的，所述圖形化的掩膜層的材料為氮化鈦或氮化鉭。

可選的，所述介質層的材料為低k介質材料或超低k介質材料。

可選的，以所述圖形化的掩膜層為掩膜刻蝕阻擋層、多晶硅層和部分厚度的介質層的工藝為各向異性干刻工藝。

可選的，平坦化所述導電層和掩膜層后，還包括：去除所述阻擋層后， 回刻蝕導電層；去除所述多晶硅層，使得所述導電層的表面與介質層的表面齊平。

可選的，所述多晶硅層的厚度為所述接觸孔高度的1/10～1/2。

與現有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：

(1)由于在介質層上形成了阻擋層，所述阻擋層的強度至少為導電層的強度的10倍，使得所述阻擋層的強度較大，使得平坦化所述導電層和掩膜層的過程能夠停止在阻擋層上，避免對介質層造成損傷，從而避免不同半導體器件介質層損傷的差異性而導致的介質層高度的差異和導電層高度的差異。

另外，由于平坦化導電層和掩膜層的過程能夠停止在阻擋層上，避免了對介質層的損傷，使得對接觸孔的深寬比要求降低，從而降低了工藝成本和工藝復雜度。

(2)進一步的，所述阻擋層的厚度為20?！?00埃，若所述阻擋層的厚度小于20埃，平坦化導電層和掩膜層的過程中將阻擋層損耗完的幾率增加，所述阻擋層作為停止層的作用減弱；若所述阻擋層的厚度大于100埃，造成工藝成本的增加。所述阻擋層厚度選擇在此范圍內，能夠使得平坦化導電層和掩膜層的過程精確的停止在阻擋層上，且使得工藝成本較少。

附圖說明

圖1至圖3是現有技術中半導體器件形成過程的結構示意圖；

圖4至圖10為本發(fā)明第一實施例中半導體器件形成過程的結構示意圖。

具體實施方式

正如背景技術所述，現有技術中形成的半導體器件的性能有待提高。

圖1至圖3是現有技術中半導體器件形成過程的結構示意圖。

參考圖1，提供基底100和位于基底100上的介質層110；在介質層110上形成圖形化的掩膜層120；以所述圖形化的掩膜層120為掩膜刻蝕介質層110，在介質層110中形成接觸孔130。

參考圖2，在所述掩膜層120表面和接觸孔130(參考圖1)中形成填充 滿所述接觸孔130的導電層140。所述導電層140的材料為銅。

參考圖3，采用化學機械研磨工藝平坦化所述導電層140。

研究發(fā)現，現有技術中形成的半導體器件會對介質層造成損耗，導致不同半導體器件形成的介質層高度出現差異及導電層高度出現差異，原因在于：

由于所述導電層的強度比所述掩膜層及介質層的強度大，當對導電層平坦化的過程時，采用較大研磨強度，當平坦化去除導電層后，掩膜層不能承受平坦化導電層時采用的研磨強度而導致所述平坦化的過程不能停止在所述掩膜層上，從而會對介質層進一步的研磨對介質層造成損耗，而不同半導體器件中由于不能控制對介質層損耗的程度，導致不同半導體器件介質層的高度出現差異及導電層的高度出現差異。

在此基礎上，本發(fā)明提供一種半導體器件的形成方法，提供基底和位于基底上的介質層；在所述介質層上由下到上依次形成多晶硅層、阻擋層和圖形化的掩膜層；以所述圖形化的掩膜層為掩膜刻蝕阻擋層、多晶硅層和部分厚度的介質層，在所述介質層中形成接觸孔；然后在所述圖形化的掩膜層表面和接觸孔中形成填充滿所述接觸孔的導電層，所述阻擋層的強度至少為導電層的強度的10倍，然后以所述阻擋層為停止層平坦化所述導電層和掩膜層。使得所述平坦化的過程能夠停止在阻擋層上，避免對介質層造成損傷，從而避免不同半導體器件中介質層高度的差異性及導電層高度的差異性。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。

第一實施例

圖4至圖10為本發(fā)明第一實施例中半導體器件形成過程的結構示意圖。

參考圖4，提供基底200和位于基底200上的介質層210。

所述基底200可以為半導體襯底，所述半導體襯底可以是單晶硅、多晶硅或非晶硅；半導體襯底也可以是硅、鍺、鍺化硅、砷化鎵等半導體材料。所述半導體襯底中還可以具有半導體結構，所述半導體結構為pmos晶體管、nmos晶體管、cmos晶體管、電容器、電阻器或電感器。所述基底200還 可以為半導體襯底和位于半導體襯底上的金屬介質層(未圖示)，所述底層金屬層位于金屬介質層中。

所述介質層210的材料為低k介質材料(低k介質材料指相對介電常數大于等于2.6、小于3.9的介質材料)或超低k介質材料(超低k介質材料指相對介電常數小于2.6的介質材料)。所述介質層210的材料為低k介質材料或超低k介質材料時，介質層210的材料為sioh、sicoh、fsg(摻氟的二氧化硅)、bsg(摻硼的二氧化硅)、psg(摻磷的二氧化硅)、bpsg(摻硼磷的二氧化硅)、氫化硅倍半氧烷(hsq，(hsio1.5)n)或甲基硅倍半氧烷(msq，(ch3sio1.5)n)。本實施例中，所述介質層210的材料為超低k介質材料，所述超低k介質材料為sicoh。

繼續(xù)參考圖4，在所述介質層210上形成多晶硅層220。

所述多晶硅層220的作用為：作為后續(xù)形成阻擋層的基質材料。

形成所述多晶硅層220的工藝為：采用等離子體化學氣相沉積工藝、低壓化學氣相沉積工藝或射頻磁控濺射工藝沉積非晶硅層；對所述非晶硅層進行準分子激光退火，形成多晶硅層220。

當采用等離子體化學氣相沉積工藝沉積所述非晶硅層時，參數為：采用的氣體為sih4、h2，sih4的流量為800sccm～1000sccm，h2的流量為800sccm～1000sccm，源射頻功率為100瓦～1000瓦，偏置射頻功率為50瓦～200瓦，腔室壓強為5mtorr～50mtorr，溫度為300攝氏度～400攝氏度；當采用射頻磁控濺射工藝沉積所述非晶硅層時，參數為：靶材為多晶硅，濺射氣體為ar，ar的流量為800sccm～1000sccm，濺射功率為1000瓦～1200瓦，溫度為200攝氏度～300攝氏度。

準分子激光退火利用瞬間激光脈沖產生的高能量入射到所述非晶硅層表面，激光的能量瞬間被所述非晶硅層吸收，無過多熱量傳遞至基底，基底損傷較小。

本實施例中，優(yōu)選采用射頻磁控濺射工藝沉積非晶硅層，然后對所述非晶硅層進行準分子激光退火，從而形成多晶硅層220，好處在于：采用射頻磁控濺射工藝形成的非晶硅層中含氫量較少，在準分子激光退火的過程中，減 少非晶硅層出現消蝕的程度。

本實施例中，形成多晶硅層220的工藝采用低溫多晶硅技術，工藝過程中的溫度較低，能夠避免在后段工藝中對其它元器件的損傷。

繼續(xù)參考圖4，在所述多晶硅層220上形成阻擋層230，所述阻擋層230的強度至少為后續(xù)形成的導電層的強度的10倍。

所述強度指的是抗壓強度。

所述阻擋層230作用為：作為后續(xù)平坦化導電層和掩膜層的停止層，避免在后續(xù)平坦化過程中對介質層210造成損耗。

所述阻擋層230的材料可以為石墨烯或黑磷。

當所述阻擋層230的材料為石墨烯時，形成阻擋層230的工藝為：在所述多晶硅層220上形成含碳材料層；對所述含碳材料層和多晶硅層220進行退火處理，在所述多晶硅層220的表面形成石墨烯材料的阻擋層；退火處理之后，去除所述含碳材料層。

所述含碳材料層為形成石墨烯材料的阻擋層230提供碳原子。所述含碳材料層的材料為聚甲基丙烯酸甲酯(pmma，polymethylmethacrylate)、聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。形成所述含碳材料層的工藝為旋轉涂覆工藝或化學氣相沉積工藝。本實施例中，所述含碳材料層的材料為聚甲基丙烯酸甲酯，采用旋轉涂覆工藝形成所述含碳材料層。

對所述含碳材料層和多晶硅層220進行的退火處理包括依次進行的升溫過程、保溫過程以及降溫過程。

在升溫過程中，碳原子從所述含碳材料層中分解出；在溫度升高至退火溫度之后，對含碳材料層和多晶硅層220進行保溫過程，在保溫過程中，碳原子會繼續(xù)將從所述含碳材料層中分解出，并且在保溫過程中，多晶硅層220表面將處于熔融狀態(tài)，所述處于熔融狀態(tài)的多晶硅層220表面吸收所述分解出的碳原子，此時碳原子在多晶硅層220表面具有第一溶解度；當多晶硅層220表面吸收一定含量的碳原子之后，對所述含碳材料層以及多晶硅層220進行降溫過程，在降溫過程中，碳原子在多晶硅層220表面具有第二溶解度， 所述第二溶解度小于第一溶解度，因此碳原子從多晶硅層220表面析出，所述析出的碳原子在多晶硅層220表面凝聚成核，從而在多晶硅層220表面形成石墨烯材料的阻擋層230。

所述退火處理可以為激光退火或快速熱退火。所述退火處理的退火溫度為1400攝氏度至1500攝氏度。本實施例中，所述退火處理為激光退火。

當所述阻擋層230的材料為黑磷時，形成所述阻擋層230的工藝為：在所述多晶硅層220上外延生長紅磷層；對所述紅磷層進行熱處理，形成黑磷材料的阻擋層230。在所述多晶硅層220上外延生長紅磷層的工藝可以為化學氣相沉積或者分子束外延工藝；對所述紅磷層進行熱處理的工藝包括：在恒定高壓10千巴(kbar)的條件下，將所述紅磷層加熱升溫至1000攝氏度；接著，以100攝氏度每小時的冷卻速率將所述紅磷層降溫至600攝氏度，從而將所述紅磷層轉化為黑磷材料的阻擋層230。為了獲得較高的黑磷的質量，上述的升溫和降溫過程可以多次循環(huán)執(zhí)行。

所述阻擋層230的厚度需要選擇合適的范圍，若所述阻擋層230的厚度小于20埃，導致后續(xù)平坦化導電層和掩膜層的過程中將阻擋層230損耗完的幾率增加，所述阻擋層230作為停止層的作用減弱；若所述阻擋層230的厚度大于100埃，造成工藝成本的增加；故阻擋層230的厚度選擇為20?！?00埃。

需要說明的是，所述阻擋層230的材料不限于石墨烯或黑磷。在其它實施例中，所述阻擋層230可以采用其它材料，需要滿足所述阻擋層230的強度至少為后續(xù)形成的導電層的強度的10倍。

繼續(xù)參考圖4，在所述阻擋層230上形成圖形化的掩膜層240。

所述圖形化的掩膜層240的材料為氮化鈦或氮化鉭；所述圖形化的掩膜層240定義出后續(xù)形成接觸孔的位置。

由于所述掩膜層240的強度小于后續(xù)形成的導電層的強度，故不適宜作為后續(xù)平坦化過程的停止層。

參考圖5，以所述圖形化的掩膜層240為掩膜刻蝕阻擋層230、多晶硅層220和部分厚度的介質層210，在所述介質層210中形成接觸孔250。

具體的，以所述圖形化的掩膜層240為掩膜刻蝕阻擋層230、多晶硅層220和部分厚度的介質層210的工藝為各向異性干刻工藝，如各向異性等離子體刻蝕工藝或反應離子刻蝕工藝，本實施例中，采用各向異性等離子體刻蝕工藝刻蝕阻擋層230、多晶硅層220和部分厚度的介質層210以形成接觸孔250，參數為：采用的氣體為cf4、ch2f2、ch3f、chf3、n2和h2，cf4的流量為0sccm～100sccm，ch2f2的流量為10sccm～200sccm，ch3f的流量為0sccm～100sccm，chf3的流量為0sccm～100sccm，n2的流量為10sccm～200sccm，h2的流量為10sccm～300sccm，源射頻功率為100瓦～1000瓦，偏置射頻功率為50瓦～200瓦，腔室壓強為5mtorr～50mtorr。

參考圖6，在所述圖形化的掩膜層240表面和接觸孔250(參考圖5)中形成填充滿所述接觸孔250的導電層260。

所述導電層260的材料為銅或銅鋁合金等導電材料。本實施例中，所述導電層260的材料為銅。形成所述導電層260的工藝為電鍍工藝或沉積工藝。

參考圖7，以所述阻擋層230為停止層平坦化所述導電層260(參考圖6)和掩膜層240(參考圖6)。

平坦化所述導電層260和掩膜層240的工藝為化學機械研磨工藝。

由于在介質層210上形成了阻擋層230，所述阻擋層的強度至少為導電層的強度的10倍，所述阻擋層230的強度較大且遠大于導電層260和掩膜層240的強度，使得平坦化所述導電層260和掩膜層240的過程能夠停止在阻擋層230上，避免對介質層210造成損傷，從而避免不同半導體器件介質層210損傷的差異性而導致的介質層210高度的差異和導電層260高度的差異。

所述介質層210的高度和導電層260的高度均指的是垂直于基底200表面方向上的尺寸。

另外，由于平坦化所述導電層260和掩膜層240的過程能夠停止在阻擋層230上，避免了對介質層210的損傷，相比現有技術，使得對接觸孔250的深寬比要求降低，從而降低了工藝成本和工藝復雜度。

參考圖8，去除所述阻擋層230(參考圖7)。

當所述阻擋層230的材料為石墨烯時，可以采用灰化工藝或干刻工藝去除所述阻擋層230；當所述阻擋層230的材料為黑磷時，可以采用干刻工藝去除所述阻擋層230。

參考圖9，去除所述阻擋層230(參考圖7)后，回刻蝕導電層260。

具體的，回刻蝕導電層260的工藝為各向異性干刻工藝，如各向異性等離子體刻蝕工藝或反應離子刻蝕工藝，采用的氣體為ch4和h2。

回刻蝕導電層260后，使得導電層260的表面低于介質層210的表面或與介質層210的表面齊平。

參考圖10，回刻蝕導電層260后，去除多晶硅層220，使得所述導電層260的表面與介質層210的表面齊平。

去除所述多晶硅層220的工藝為濕刻工藝或干刻工藝。

若回刻蝕導電層260后，導電層260的表面低于介質層210的表面，在去除所述多晶硅層220的過程中，可以對介質層210進一步的刻蝕，使得所述導電層260的表面與介質層210的表面齊平。若回刻蝕導電層260后，導電層260的表面與介質層210的表面齊平，只需要去除多晶硅層220層即可。

第二實施例

第二實施例與第一實施例的區(qū)別在于：進一步使得多晶硅層的厚度至少為在介質層中形成的接觸孔的高度的1/10，使得在介質層中形成接觸孔的過程中，能夠防止刻蝕氣體對接觸孔側壁形成損傷。

所述接觸孔的高度指的是垂直于基底表面方向上的尺寸。

在形成接觸孔的過程中，刻蝕氣體容易對接觸孔的頂部側壁造成損傷，本實施例中，多晶硅層的厚度至少為在介質層中形成的接觸孔的高度的1/10，使得刻蝕氣體將容易造成損傷的位置集中在多晶硅層側壁，且由于所述多晶硅層的致密度大于所述介質層的致密度，使得所述多晶硅層能夠阻擋刻蝕氣體的刻蝕損傷，避免接觸孔的側壁出現刻蝕損傷的缺陷，而且平坦化所述導電層和掩膜層后，會將所述多晶硅層去除，避免在接觸孔中形成的導電層側壁形成缺陷，從而避免相鄰接觸孔內導電層之間的介質層發(fā)生擊穿。

考慮到工藝成本的因素，所述多晶硅層的厚度不宜超過接觸孔的高度的1/2。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。