本發(fā)明涉及物理科學，并且更具體地說，涉及鰭式場效晶體管(FinFET)結(jié)構(gòu)及其制造方法。

背景技術(shù)：

場效晶體管(FET)有一些類型具有三維、非平面型組態(tài)，包括在半導體襯底上面延展的類鰭結(jié)構(gòu)。此類場效晶體管稱為FinFET。襯底可包括絕緣體上半導體(SOI)襯底或塊材半導體襯底。硅鰭通過諸如側(cè)壁影像移轉(zhuǎn)(SIT)等已知技術(shù)，在襯底上的一些FinFET中形成。包括SOI襯底的FinFET結(jié)構(gòu)可在光微影后，部分通過選擇性地將結(jié)晶硅層向下蝕刻至其氧化物或其它絕緣層來形成。運用SOI襯底時，有效鰭高是以SOI厚度來設定。在塊材鰭式場效晶體管中，有效鰭高是以氧化物厚度及經(jīng)蝕刻鰭高來設定。FinFET的柵極可使用“柵極先制”程序來形成，其中柵極堆疊及間隔物是在選擇性磊晶生長前先形成，其中源極與漏極區(qū)是經(jīng)放大?？商娲剡\用“柵極后制”程序，其中源極/漏極區(qū)緊接在晶鰭圖型化之后形成。柵極后制程序會涉及制作虛設柵極、制造晶體管的其它元件、移除該虛設柵極、以及以實際柵極材料取代該經(jīng)移除虛設柵極。

nFET及pFET兩者可在相同襯底上形成。硅通道可運用于兩種裝置類型?；旌贤ǖ繤inFET的特征在于使用位在nFET區(qū)中的硅通道、以及位在pFET區(qū)中的硅鍺通道。可在晶鰭下面引進雜質(zhì)以提供沖穿終止(PTS)。塊材鰭式場效晶體管裝置的晶鰭中的沖穿隔離是為了避免漏電而提供，并且一般地形成有井植入物。離子布植到應變半導體內(nèi)會使應變半導體松弛。較高的晶鰭需要更深的植入物。

技術(shù)實現(xiàn)要素：

本發(fā)明的原理提供一種例示性制造方法，其包括：獲得包括具有 nFET區(qū)與pFET區(qū)的半導體襯底的結(jié)構(gòu)、多個延展自該襯底的平行半導體晶鰭、以及多條將所述半導體晶鰭隔開的通道。p摻雜氧化物層部分填充所述通道的一或多個，并且直接接觸該襯底的該nFET區(qū)以及該nFET區(qū)中所述半導體晶鰭的一或多個。n摻雜氧化物層部分填充所述通道的一或多個，并且直接接觸該襯底的該pFET區(qū)以及該pFET區(qū)中所述半導體晶鰭的一或多個。實質(zhì)未摻雜介電層填充該多條通道，并且上覆該p摻雜氧化物層及該n摻雜氧化物層。本方法更包括：退火該結(jié)構(gòu)以形成沖穿終止層，該退火該結(jié)構(gòu)的步驟造成p型摻質(zhì)受到驅(qū)使，自該p摻雜氧化物層進入該nFET區(qū)中所述半導體晶鰭的一或多個、并進入該襯底的該nFET區(qū)，并且造成n型摻質(zhì)受到驅(qū)使，自該n摻雜氧化物層進入該pFET區(qū)中所述半導體晶鰭的一或多個、并進入該襯底的該pFET區(qū)。退火該結(jié)構(gòu)后，移除至少部分該實質(zhì)未摻雜介電層，從而曝露所述半導體晶鰭的側(cè)壁。

提供一例示性結(jié)構(gòu)，該結(jié)構(gòu)包括具有頂端表面及第一與第二區(qū)的半導體襯底、多個延展自該半導體襯底的該頂端表面的平行半導體晶鰭，所述半導體晶鰭的一或多個延展自該第一區(qū)，并且所述半導體晶鰭的一或多個延展自該第二區(qū)，所述半導體晶鰭界定多條通道。p型沖穿終止層位在該半導體襯底的該第一區(qū)以及延展自該第一區(qū)的該一或多個半導體晶鰭內(nèi)，該p型沖穿終止層包括經(jīng)擴散p型摻質(zhì)。n型沖穿終止層位在該半導體襯底的該第二區(qū)以及延展自該第二區(qū)的該一或多個半導體晶鰭內(nèi)，該n型沖穿終止層包括經(jīng)擴散n型摻質(zhì)。未摻雜氧化物層部分填充所述通道。

“有助于”動作于本文中使用時，包括進行該動作、使該動作更容易、幫助進行該動作、或令該動作得以進行。因此，舉例而言且非限制，一個處理器上執(zhí)行的指令可能通過發(fā)送適當數(shù)據(jù)或命令以造成或協(xié)助一動作得以進行，而有助于該動作通過遠端處理器上執(zhí)行的指令來進行。為了避免疑慮，若一作用器以有別于進行一動作的方式而有助于該動作，則該動作依然是由一些實體或?qū)嶓w組合來進行。

FinFET結(jié)構(gòu)及制造方法如本文中所揭示，可提供實質(zhì)有助益的技術(shù)功效。舉例而言，一或多個具體實施例可提供以下優(yōu)點之一或多者：

·通過使用應變半導體材料增強效能；

·通過將經(jīng)摻雜局部隔離用于沖穿終止層，免除離子布植及其產(chǎn)生的晶體破壞；

·處理技術(shù)適用于次20nm節(jié)點技術(shù)；

·有效解決混合結(jié)構(gòu)中摻質(zhì)的不同擴散特性。

這些及其它特征與優(yōu)點通過以下說明性具體實施例的詳細說明，并且配合附圖閱讀，將會顯而易見。

附圖說明

圖1為塊材硅襯底的示意圖，其包括平行晶鰭陣列及位在所述晶鰭上的硬掩膜；

圖2為展示圖1所示結(jié)構(gòu)的nFET區(qū)上方形成掩膜的示意圖；

圖3為展示圖2所示結(jié)構(gòu)的pFET區(qū)上方沉積掩膜層的示意圖；

圖4為展示自nFET區(qū)移除掩膜的示意圖；

圖5為展示圖4所示結(jié)構(gòu)的nFET區(qū)上沉積p摻雜氧化物材料的示意圖；

圖6為展示自該結(jié)構(gòu)的pFET區(qū)移除該掩膜的示意圖；

圖7為展示圖6所示結(jié)構(gòu)的pFET區(qū)上沉積n摻雜氧化物材料的示意圖；

圖8為展示圖7所示結(jié)構(gòu)經(jīng)化學機械研磨后的示意圖；

圖9為展示使經(jīng)摻雜氧化物材料凹陷的示意圖；

圖10為展示以未摻雜氧化物材料填充凹口的示意圖；

圖11為展示退火該結(jié)構(gòu)以驅(qū)使摻質(zhì)進入晶鰭的基座部分的示意圖；

圖12為展示經(jīng)退火結(jié)構(gòu)在晶鰭之間氧化物材料移除后的示意圖；

圖13為展示在晶鰭之間沉積未摻雜氧化物層的示意圖；

圖14為展示圖11所示未摻雜氧化物層凹陷后所獲得的結(jié)構(gòu)的示意圖；

圖15為展示混合結(jié)構(gòu)的示意圖，該混合結(jié)構(gòu)包括平行的硅與硅鍺鰭構(gòu)成的陣列；

圖16為展示圖15所示結(jié)構(gòu)的示意圖，其包括形成于pFET區(qū)上的掩膜；

圖17為展示圖16所示結(jié)構(gòu)的nFET區(qū)上方所沉積掩膜的示意圖；

圖18為展示自該結(jié)構(gòu)的pFET區(qū)移除掩膜的示意圖；

圖19為展示以n摻雜氧化物材料填充該結(jié)構(gòu)的pFET區(qū)的示意圖；

圖20為展示n摻雜氧化物材料凹陷的示意圖；

圖21為展示以未摻雜氧化物材料填充pFET區(qū)中晶鰭之間的區(qū)域的示意圖；

圖22為展示自圖21所示結(jié)構(gòu)的nFET區(qū)移除掩膜的示意圖；

圖23為展示圖22所示結(jié)構(gòu)的nFET區(qū)上形成p摻雜氧化物層的示意圖；

圖24為展示圖23所示結(jié)構(gòu)經(jīng)化學機械研磨后的示意圖；

圖25為展示介于晶鰭之間的氧化物材料中所形成凹口的示意圖；

圖26為展示以未摻雜氧化物材料填充晶鰭之間的區(qū)域的示意圖；

圖27為展示該結(jié)構(gòu)在進行退火以驅(qū)使摻質(zhì)進入晶鰭的基座部分后的示意圖，以及

圖28為展示經(jīng)退火結(jié)構(gòu)在未摻雜氧化物材料凹陷后的示意圖。

具體實施方式

FinFET結(jié)構(gòu)的特征在于半導體襯底上形成的晶鰭。此類襯底如上所述，包括塊材硅襯底(晶鰭在塊材上)及SOI襯底(晶鰭在SOI上)。下文論述的程序適用于制造方法硅通道及混合通道FinFET結(jié)構(gòu)，其中，所欲者是設置包含硅與硅鍺的晶鰭。圖1至圖13繪示可在制造可用以形成nFET與pFET裝置的鰭形結(jié)構(gòu)時循序進行的例示性步驟，所了解的是，附加步驟可能有需要或合乎理想。制造可始于部分完成的結(jié)構(gòu)，在這種情兄下，下文所述步驟的一或多個可省略。

圖1展示的是包括由結(jié)晶硅所構(gòu)成的塊材半導體襯底21的結(jié)構(gòu)20。襯底的形式可以是實質(zhì)未摻雜的晶圓。平行晶鰭22構(gòu)成的陣列是由具有氮化硅(Si₃N₄)硬掩膜24的襯底形成。此一掩膜24可使用諸如旋轉(zhuǎn)涂布、CVD、等離子體輔助式CVD、或其它已知技術(shù)等常用的沉積技術(shù)在襯底上沉積。晶鰭22相對襯底垂直延展，而硬掩膜24有部分留在晶鰭之上。襯底指定為nFET的區(qū)域是要在之后形成nFET裝置，而指定為FET的區(qū)域是要形成pFET裝置。如所屬技術(shù)領(lǐng)域已知，nFET 裝置的特征在于n⁺源極/漏極區(qū)，而pFET裝置具有p⁺源極/漏極區(qū)。所示晶鰭22盡管在示意圖中具有垂直側(cè)壁及水平頂端表面，仍將了解的是，F(xiàn)inFET結(jié)構(gòu)中的晶鰭可具有某種程度不同的組態(tài)，例如三角形組態(tài)，其中晶鰭基座比晶鰭的頂端更寬。舉例而言，塊材硅襯底上形成的錐形晶鰭有助于以氧化物材料填充介于晶鰭之間的凹穴，但不會形成空洞。結(jié)構(gòu)20從而可包括具有非完全垂直側(cè)邊的晶鰭。鰭高較佳為均等。鰭高、寬度及間距是根據(jù)制造商偏好進一步選擇。在一些具體實施例中，鰭高的范圍介于10nm至50nm之間。襯底在例示性具體實施例中是(100)襯底，其經(jīng)定向而使得單晶硅鰭22的側(cè)壁屬于(110)表面。如以上所述，晶鰭22的側(cè)壁可能不是精確垂直。如本文中(110)表面所述的表面至少接近(110)表面，但可能或可能非精確的(110)表面。

請參閱圖2，結(jié)構(gòu)20上進一步形成掩膜26。在一或多個具體實施例中，掩膜系氧化物掩膜，例如：二氧化硅。掩膜可通過化學氣相沉積(CVD)或其它合適的程序進行沉積。如圖所示，掩膜在沉積并圖型化之后，包覆襯底的經(jīng)曝露部分以及nFET區(qū)中的晶鰭22。

請參閱圖3，第三掩膜28于結(jié)構(gòu)上方進行沉積，以致介于晶鰭之間的區(qū)域是在該結(jié)構(gòu)的該區(qū)域中進行填充，用意在于形成pFET裝置。在一或多個具體實施例中，運用的是非晶碳(a-carbon)填充。此一掩膜可使用諸如化學氣相沉積或等離子體增強型化學氣相沉積(PECVD)等常用的沉積技術(shù)進行沉積。

請參閱圖4，氧化物掩膜26移除自襯底的nFET區(qū)。緩沖氟化氫(HF)溶液可用于自硅襯底及晶鰭選擇性移除二氧化硅掩膜，而pFET區(qū)則受到非晶碳掩膜保護。諸如硼硅酸玻璃(BSG)的p摻雜二氧化硅材料30是在產(chǎn)生的結(jié)構(gòu)上沉積，并且填充nFET區(qū)中介于晶鰭22之間的區(qū)域，如圖5所示。一些例示性具體實施例中運用的是經(jīng)摻雜旋覆玻璃(SOG)。含硼、磷或砷的經(jīng)摻雜SOG有在市售。大氣壓化學氣相沉積(APCVD)、低壓化學氣相沉積(LPCVD)以及PECVD是其它用于由適用的先驅(qū)物材料在硅襯底上沉積經(jīng)摻雜及未摻雜二氧化硅材料的已知技術(shù)。非晶碳掩膜28接著使用常用的低溫灰化程序進行移除。從而獲得如圖6示意性繪示的結(jié)構(gòu)32。移除非晶碳掩膜期間，實質(zhì)沒有摻質(zhì)擴散到nFET區(qū)中 的晶鰭22內(nèi)。

請參閱圖7，結(jié)構(gòu)32的pFET區(qū)是以n摻雜氧化物材料34填充，例如摻雜磷或砷的二氧化硅。磷硅酸鹽玻璃(PSG)及砷硅酸鹽玻璃(ASG)是一或多個具體實施例中所運用的例示性n摻雜氧化物材料。產(chǎn)生的結(jié)構(gòu)36包括包覆襯底與nFET區(qū)中晶鰭的p摻雜氧化物材料30以及包覆襯底與pFET區(qū)中晶鰭的n摻雜氧化物材料34?；瘜W機械研磨(CMP)用于將氧化物材料30、34向下移除至氮化物層24。p摻雜材料30上沉積的任何n型氧化物材料34都會在此程序中進行移除。平坦表面38從而得以界定。晶鰭/氮化物結(jié)構(gòu)的高度也均等。

選擇性蝕刻程序用于使經(jīng)摻雜氧化物材料30、34凹陷，在晶鰭22之間形成平行通道40。如以上所述，緩沖氟化氫(HF)溶液可用于自介于硅鰭之間的區(qū)域選擇性移除二氧化硅。BSG與PSG兩者的蝕刻都比未摻雜氧化物更快。取決于經(jīng)摻雜氧化物材料30、34中的硼與磷含量多寡，HF濃度可經(jīng)選擇以在兩材料中提供均等的蝕刻率。在一些具體實施例中，氧化物層30、34的剩余部分在厚度方面實質(zhì)均等，如圖9所示。經(jīng)摻雜氧化物層30、34的厚度足以形成有效沖穿終止，如下文所述。在鰭高為一百納米(100nm)的一例示性具體實施例中，經(jīng)摻雜氧化物層具有介于二十納米與四十納米(20nm至40nm)之間的厚度。將會了解的是，如下文進一步論述，可能會有經(jīng)摻雜氧化物層30、34的厚度較佳為不均等的情況。

諸如二氧化硅的實質(zhì)未摻雜氧化物層42是在整個結(jié)構(gòu)上進行沉積，填充介于晶鰭22之間的通道40，并且在氮化物層24上面延展。在一或多個具體實施例中，等離子體增強型化學氣相沉積(PECVD)用于沉積未摻雜氧化物層42。在CMP至氮化物層24頂端之后，獲得圖10中所示的結(jié)構(gòu)44。結(jié)構(gòu)44經(jīng)退火以驅(qū)使摻質(zhì)自經(jīng)摻雜氧化物層30、34進入晶鰭22的基座部分。在一項例示性具體實施例中，整個結(jié)構(gòu)是在快速熱退火工具中，經(jīng)受約十秒范圍850℃至1100℃的溫度。如所屬技術(shù)領(lǐng)域已知，經(jīng)受驅(qū)使的摻質(zhì)會更深，并且可使用較長的退火時間或較高的退火溫度而具有更漸近的濃差梯度。沖穿終止區(qū)46、48從而在nFET與pFET區(qū)中形成。摻質(zhì)也經(jīng)受驅(qū)使而進入襯底21的基座部分的表面區(qū)，半導體晶鰭22自此處開始延展。摻質(zhì)的擴散如以上所 述，容許寬廣范圍的FinFET結(jié)構(gòu)形成沖穿終止區(qū)，此范圍包括次20nm節(jié)點。擴散對晶格沒有材料效應，因此，應變硅或硅鍺鰭未松弛，正如使用離子布植的例子。在使用較高柵極結(jié)構(gòu)(例如，高于晶鰭100nm至150nm)的具體實施例中，此例示性方法也對離子布植有助益，因為離子布植固有的潛在屏蔽問題得以避免。此外，高晶鰭需要更深的植入物，造成晶體結(jié)構(gòu)更加松弛。未摻雜氧化物層42在退火程序期間保護半導體晶鰭22。

在圖12至圖13中所示的第一例示性具體實施例中，一旦獲得圖11中所示的結(jié)構(gòu)50，便將形成經(jīng)摻雜及未摻雜氧化物層的氧化物材料完全移除。緩沖氟化氫(HF)溶液可用于選擇性移除氧化物層，留下硅襯底與晶鰭22原封不動。從而獲得如圖12所示的結(jié)構(gòu)52。介于晶鰭之間的通道40是以諸如二氧化硅的未摻雜氧化物層54進行再填充。未摻雜氧化物層54視需要凹陷至所欲厚度，在一些具體實施例中，該所欲厚度對應于晶鰭22中經(jīng)摻雜沖穿終止區(qū)46、48的厚度。經(jīng)控制的回蝕程序可用于使氧化物層54凹陷至所欲厚度。圖13示意性繪示沉積氧化物層54、回蝕并且化學機械研磨后所獲得的第一例示性結(jié)構(gòu)56。

在一第二例示性具體實施例中，一旦獲得圖11所示的結(jié)構(gòu)50，氧化物材料便不自介于晶鰭之間的通道40完全移除。經(jīng)摻雜氧化物材料30、34的層件上所沉積的未摻雜氧化物層42經(jīng)凹陷，以使用經(jīng)控制的回蝕程序形成如圖14中示意性繪示的結(jié)構(gòu)60。使用緩沖氟化氫(HF)溶液的計時蝕刻可用于自介于晶鰭22之間的區(qū)域選移除二氧化硅。在一些具體實施例中，經(jīng)摻雜氧化物材料30、34的層件與殘余的未摻雜氧化物層42的組合厚度對應于硅鰭22的經(jīng)摻雜區(qū)46、48的厚度。

一旦圖13的結(jié)構(gòu)56或圖14的結(jié)構(gòu)60中任一者已獲得，便可在nFET及pFET裝置制造過程中接著進行常用的程序。硬掩膜24若是氮化物掩膜，則使用例如熱磷酸自晶鰭22移除。用于在鰭形結(jié)構(gòu)上形成pFET及nFET裝置的技術(shù)屬于已知，并且仍在持續(xù)開發(fā)中。FinFET的柵極可使用“柵極先制”程序來形成，其中柵極堆疊及間隔物是在晶鰭上選擇性磊晶生長前先形成，其中源極與漏極區(qū)是經(jīng)放大?？商娲剡\用的是“柵極后制”程序。柵極后制程序會涉及制作虛設柵極、 制造晶體管的其它元件、移除該虛設柵極、以及以實際柵極材料取代該經(jīng)移除虛設柵極。

若運用的是如上所述的柵極先制程序，柵極材料可包含柵極介電質(zhì)(例如諸如氧化鉿的高k)及柵極導體(例如金屬柵極)。任何合適的沉積技術(shù)都可用于沉積高k及金屬柵極，包括但不局限于原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、鍍覆等。在一些具體實施例中，柵極材料可在晶鰭上面及之間同時形成，或替代地，僅在晶鰭之間形成。介電質(zhì)間隔物(圖未示)是在柵極結(jié)構(gòu)(圖未示)周圍形成。運用的若是柵極后制程序，則形成虛設柵極(圖未示)，其中虛設柵極可包含包覆晶鰭的虛設柵極介電質(zhì)(例如氧化物)以及位在該虛設柵極介電質(zhì)上的虛設柵極材料(例如多晶硅)。此虛設柵極是在之后本領(lǐng)域技術(shù)人員熟悉的程序中進行移除，取代金屬柵極組成物是在晶體管制造程序的適當階段進行圖型化。鰭高、寬度及間距是根據(jù)制造商偏好進一步選擇。在一些具體實施例中，鰭高的范圍介于10nm至50nm之間。在其它具體實施例中，鰭高至少是五十納米。

一旦柵極結(jié)構(gòu)已在鰭形結(jié)構(gòu)上形成，源極或漏極區(qū)(圖未示)便通過本領(lǐng)域技術(shù)人員所熟悉的擴散、布植或其它技術(shù)在晶鰭上形成。在一些具體實施例中，一層(圖未示)經(jīng)摻雜材料(例如，硅鍺)可在此結(jié)構(gòu)上磊晶生長或按另一種方式沉積，在一些具體實施例中，令源極/漏極區(qū)合并，或在其它具體實施例中，令該源極/漏極區(qū)形成菱形、拆分結(jié)構(gòu)。在制造pFET結(jié)構(gòu)時，摻雜硼的SiGe可在一或多個具體實施例中用于在晶鰭22的側(cè)壁上磊晶生長體積(volume)(圖未示)。在一些具體實施例中，為了制造nFET結(jié)構(gòu)，源極/漏極結(jié)構(gòu)形成有摻雜磷的硅(Si:P)。摻雜可如所欲針對特定晶體管應用來選擇。在經(jīng)摻雜源極/漏極半導體材料是SiGe的一項例示性具體實施例中，摻質(zhì)是濃度范圍4-7e20的硼，而產(chǎn)生的FinFET結(jié)果屬于p型。進行進一步制造步驟，其中有些制造步驟取決于待獲得的特定FinFET結(jié)構(gòu)。一般而言，包含平行晶鰭與柵極結(jié)構(gòu)的柵格(grid)是以低k介電材料進行填充。取決于所用柵極處理類型(柵極先制或柵極后制)，也采取適當步驟以完成柵極制造。將了解的是，所述制造步驟的一或多個可包括其它中間步驟，例如：蝕刻及掩蔽。

上述原理適用于混合通道結(jié)構(gòu)，例如：圖15示意性繪示的結(jié)構(gòu)70。例示性結(jié)構(gòu)70包括上有形成應變硅鰭72及應變硅鍺鰭73的硅鍺應變松弛緩沖(SRB)層71。在一些具體實施例中，III-V族晶鰭是在緩沖層71上形成。硅鍺及III-V族半導體具有更高的載子遷移率，并且對于一些應用是屬較佳。氮化物硬掩膜74層毗連各晶鰭的頂端。諸如圖15所示混合通道結(jié)構(gòu)的制造技術(shù)在本技術(shù)領(lǐng)域?qū)儆谝阎?，并且不需要論述。請再參閱圖15，例示性具體實施例中的緩沖層含有30％的鍺，但硅與鍺的莫耳分率在其它具體實施例中可能不同。在一項例示性具體實施例中，硅鍺鰭73有百分之五十(50％)的鍺。更高或更低的莫耳分率可在其它具體實施例中運用。

一層諸如二氧化硅的氧化物材料是在結(jié)構(gòu)70上形成，并經(jīng)圖型化以在圖16所示的pFET區(qū)上提供掩膜76。nFET區(qū)接著是通過第二掩膜78來包覆，如圖17中所示。在一例示性具體實施例中，非晶碳用于形成第二掩膜。掩膜材料填充介于晶鰭之間的通道，并且包覆所述晶鰭及位在其上的氮化物層。接著移除pFET區(qū)中的掩膜76以形成圖18中示意性繪示的結(jié)構(gòu)80。

n摻雜氧化物層82是在結(jié)構(gòu)80的pFET區(qū)上沉積，如圖19所示。在一例示性具體實施例中，氧化物層82為摻雜砷的二氧化硅層。n摻雜氧化物層82使用經(jīng)控制的回蝕程序而凹陷。緩沖氟化氫(HF)溶液可用于選擇性蝕刻氧化物層82。產(chǎn)生的層件82直接接觸硅鍺鰭73的基座部分及緩沖層71的頂端表面。圖20示意性繪示所獲得的結(jié)構(gòu)84。諸如二氧化硅的未摻雜氧化物88是在結(jié)構(gòu)84上沉積，填充介于硅鍺鰭73之間的通道。二氧化硅的沉積如上所述為所屬技術(shù)領(lǐng)域眾所周知，并且稱為淺溝槽隔離(STI)的COMS制造技術(shù)中眾步驟的一個。非晶碳掩膜78接著使用灰化程序移除以獲得圖22中所示的結(jié)構(gòu)89。

p摻雜氧化物層90是在結(jié)構(gòu)89的nFET區(qū)上沉積。在一或多個具體實施例中，摻雜硼的二氧化硅經(jīng)沉積以形成此層。進行化學機械研磨以平坦化該結(jié)構(gòu)，并移除可能留在未摻雜氧化物88該層上的p摻雜材料。停止氮化物硬掩膜層74上的CMP。從而獲得圖24中示意性繪示的結(jié)構(gòu)92。

此結(jié)構(gòu)92在nFET區(qū)中的p摻雜氧化物層90及在pFET區(qū)中的未 摻雜氧化物層88凹陷，使得p摻雜氧化物材料該層在厚度方面大于n摻雜氧化物材料該層。厚度差滿足(address)硅與硅鍺不同的擴散特性。在一些具體實施例中，p摻雜氧化物層90的厚度至少是n摻雜氧化物層82的厚度的兩倍。圖25示意性繪示氧化物層90、88在進行經(jīng)控制回蝕后的結(jié)構(gòu)94。諸如二氧化硅的未摻雜氧化物層96是在結(jié)構(gòu)94上沉積，填充使晶鰭72、73隔開的通道，然后向下進行CMP至氮化硅層74以移除過剩材料。從而獲得圖26中所示的結(jié)構(gòu)。

請參閱圖27，結(jié)構(gòu)98經(jīng)退火以驅(qū)使摻質(zhì)自經(jīng)摻雜氧化物層82、90進入晶鰭73、72的基座部分，并且毗連緩沖層71的表面區(qū)。相比于硼擴散進入硅，較薄的n摻雜氧化物材料層補償砷進入硅鍺的較快擴散率。從而跨nFET及pFET區(qū)兩者形成實質(zhì)均勻的沖穿終止層100。換句話說，摻質(zhì)在襯底內(nèi)延展至大約相同的鰭高及大約相同的深度，從而具有與圖27示意性所示實質(zhì)類似的分布，即使擴散已用不同擴散率完成也是這樣。未摻雜氧化物層96凹陷，使得晶鰭73、72的經(jīng)摻雜基座區(qū)約與組合的經(jīng)摻雜與未摻雜氧化物層的總體厚度同高。如以上所述的程序，通過免除離子布植，讓應變硅與硅鍺維持應變，同時形成有效沖穿終止層。一旦獲得如圖28中所示的結(jié)構(gòu)102，常用的處理便可用于在平行晶鰭73、72構(gòu)成的陣列上形成柵極結(jié)構(gòu)及源極/漏極區(qū)。

就目前所述且參照上述例示性具體實施例及附圖，將了解的是，概括而言，例示性制造方法包括：獲得包括具有nFET區(qū)與pFET區(qū)的半導體襯底21(或71)的結(jié)構(gòu)(例如：圖10中所示的結(jié)構(gòu)44)、多個平行半導體晶鰭22(或72、73)自該襯底開始延展、以及多條通道40將所述半導體晶鰭隔開。該結(jié)構(gòu)更包括p摻雜氧化物層，其部分填充所述通道的一或多個，并且直接接觸該襯底的該nFET區(qū)以及該nFET區(qū)中所述半導體晶鰭的一或多個，并且包括n摻雜氧化物層，其部分填充所述通道的一或多個，并且直接接觸該襯底的該pFET區(qū)以及該pFET區(qū)中所述半導體晶鰭的一或多個。實質(zhì)未摻雜介電層填充該多條通道40，并且上覆該p摻雜氧化物層及該n摻雜氧化物層。本方法更包括：退火該結(jié)構(gòu)44以形成沖穿終止層46、48，該退火該結(jié)構(gòu)的步驟造成p型摻質(zhì)受到驅(qū)使，自該p摻雜氧化物層進入該nFET區(qū)中所述半 導體晶鰭22(或72)的一或多個、并進入該襯底的該nFET區(qū)，并且造成n型摻質(zhì)受到驅(qū)使，自該n摻雜氧化物層進入該pFET區(qū)中所述半導體晶鰭22(或73)的一或多個、并進入該襯底的該pFET區(qū)。退火該結(jié)構(gòu)后，移除至少部分該實質(zhì)未摻雜介電層，從而曝露所述半導體晶鰭的側(cè)壁，分別如圖12及圖14的例示性結(jié)構(gòu)52、60中所示。在一些具體實施例中，襯底為塊材硅襯底，而晶鰭22是切割自該襯底，如圖1至圖14中所示。在一或多個具體實施例中，該結(jié)構(gòu)更包括位在半導體晶鰭上的硬掩膜24(或74)。在一些具體實施例中，獲得結(jié)構(gòu)44的步驟包括在襯底上形成第一與第二掩膜26、28，第一掩膜包覆nFET區(qū)而第二掩膜包覆pFET區(qū)，如圖4中所示。移除第一與第二掩膜的一個，從而曝露襯底的nFET或pFET區(qū)的一個。形成n摻雜氧化物層及p摻雜氧化物層的一個，并且移除第一與第二掩膜的另一個。獲得如圖6中所示的結(jié)構(gòu)32。形成n摻雜氧化物層與p摻雜氧化物層的另一個，并且使經(jīng)摻雜氧化物層兩者都凹陷以獲得如圖9中示意性展示的結(jié)構(gòu)。實質(zhì)未摻雜介電層接著是在已凹陷n摻雜及p摻雜氧化物層上方進行沉積。在一些具體實施例中，本方法更包括以下步驟：將n摻雜氧化物層、p摻雜氧化物層以及實質(zhì)未摻雜介電層自通道全部移除，如圖12中所示，然后在通道40內(nèi)沉積實質(zhì)未摻雜介電層54。半導體晶鰭可包括位在包含第一半導體材料的該nFET區(qū)中的第一組晶鰭72以及位在包含與該第一半導體材料不同的第二半導體材料的該pFET區(qū)中的第二組晶鰭73。在一些具體實施例中，如圖26及圖27所示，p摻雜層的厚度超過n摻雜層的厚度。在一或多個具體實施例中，沖穿終止層46、48(或100)在該襯底的該nFET與pFET區(qū)中以及在該nFET與pFET區(qū)里的所述半導體晶鰭中具有均勻分布。在一些具體實施例中，襯底71包含硅鍺應變松弛緩沖層。在一或多個具體實施例中，本方法更包括以下步驟：在所述半導體晶鰭上形成柵極結(jié)構(gòu)、并在所述半導體晶鰭的所述經(jīng)曝露側(cè)壁上形成磊晶源極/漏極區(qū)。該p摻雜氧化物層主要由硼硅酸玻璃(BSG)所組成，并且該n摻雜氧化物層主要由磷硅酸鹽玻璃(PSG)或砷硅酸鹽玻璃(ASG)所組成。

根據(jù)本發(fā)明所提供的一例示性結(jié)構(gòu)包括具有頂端表面及第一與第二區(qū)的半導體襯底、以及多個延展自該半導體襯底的該頂端表面的平 行半導體晶鰭22(或72、73)，所述半導體晶鰭的一或多個延展自該第一區(qū)，并且所述半導體晶鰭的一或多個延展自該第二區(qū)，所述半導體晶鰭界定多條通道。p型沖穿終止(PTS)層48位在該半導體襯底的該第一區(qū)以及延展自該第一區(qū)的該一或多個半導體晶鰭內(nèi)。該p型沖穿終止層包括經(jīng)擴散p型摻質(zhì)，不包括植入的摻質(zhì)。n型沖穿終止層46位在該半導體襯底的該第二區(qū)以及延展自該第二區(qū)的該一或多個半導體晶鰭內(nèi)。該n型沖穿終止層包括經(jīng)擴散n型摻質(zhì)。未摻雜氧化物層54(或42或96)部分填充所述通道。在一些諸如圖14及圖28中所示結(jié)構(gòu)的具體實施例中，p摻雜氧化物層部分填充位在該第一區(qū)上面的所述通道，該p摻雜氧化物層直接接觸該半導體襯底的該頂端表面以及延展自該第一區(qū)的所述半導體晶鰭。n摻雜氧化物層部分填充位在該第二區(qū)上面的所述通道，該n摻雜氧化物層直接接觸該半導體襯底的該頂端表面以及延展自該第二區(qū)的所述半導體晶鰭。在一些具體實施例中，一或多個半導體晶鰭72為應變硅鰭，并且一或多個半導體晶鰭為應變硅鍺鰭，如圖28中所示。在一或多個具體實施例中，該p摻雜氧化物層主要由硼硅酸玻璃所組成，并且該n摻雜氧化物層主要由磷硅酸鹽玻璃或砷硅酸鹽玻璃所組成。在一些具體實施例中，如圖28中示意性繪示，p摻雜氧化物層比n摻雜氧化物層更厚。在一些諸如圖28中所示結(jié)構(gòu)102的例示性具體實施例中，該p型沖穿終止層及該n型沖穿終止層以實質(zhì)等距離伸入所述半導體晶鰭。

本領(lǐng)域技術(shù)人員將了解的是，上述例示性結(jié)構(gòu)的分配方式可以是空白形式(具有多個未經(jīng)封裝芯片的單一晶圓)、裸晶粒、已封裝形式、或合并成受益于內(nèi)有FinFET裝置的中間產(chǎn)品或最終產(chǎn)品的部分。

本文所用術(shù)語的目的只在于說明特定具體實施例，用意不在于限制本發(fā)明?！耙弧奔啊霸摗钡葐螖?shù)形詞匯于本文中使用時，用意也在于包括多形，除非內(nèi)容另有清楚指示。更將了解的是，“包含”一詞在本說明書中是用來指明所述特征、步驟、操作、元件、及/或組件的存在，不是用來排除一或多個其它特征、步驟、操作、元件、組件、及/或其群組的存在或加入。諸如“上面”及“下面”等詞匯是用來對照相對高度，指示元件或結(jié)構(gòu)彼此間的相對位置。

所附權(quán)利要求書中所有手段或步驟加上功能元件的對應結(jié)構(gòu)、材 料、動作、及均等者用意在于包括搭配如具體主張的其它主張元件用于進行該功能的任何結(jié)構(gòu)、材料、或動作。各項具體實施例的說明已為了描述及說明而加以介紹，但用意不在于窮舉或局限于所揭示的形式。許多修改及變動對本領(lǐng)域技術(shù)人員將會顯而易見，但不會脫離本發(fā)明的范疇及精神。具體實施例在選擇及說明方面是為了最佳闡釋本發(fā)明的原理及實際應用，并且讓本領(lǐng)域技術(shù)人員能夠了解進行各種修改適用于所思特定用途的各項具體實施例。