技術(shù)總結(jié)
一種用于制造包括半導(dǎo)體存儲(chǔ)器的電子設(shè)備的方法可以包括：在襯底上形成其中層間電介質(zhì)層與材料層交替層疊的層疊結(jié)構(gòu)；形成多個(gè)孔，所述多個(gè)孔被布置為具有基本上恒定的間隔，同時(shí)通過穿過層疊結(jié)構(gòu)而暴露襯底；在所述多個(gè)孔的第一孔中形成溝道層；在所述多個(gè)孔的第二孔中形成虛設(shè)層；在包括虛設(shè)層和溝道層的所得結(jié)構(gòu)上形成掩模圖案，以暴露沿第一方向延伸同時(shí)與沿第一方向布置的虛設(shè)層重疊的區(qū)域；以及通過使用掩模圖案作為刻蝕阻擋來刻蝕層疊結(jié)構(gòu)并且去除虛設(shè)層而形成狹縫。

技術(shù)研發(fā)人員：尹炯舜
受保護(hù)的技術(shù)使用者：愛思開海力士有限公司
文檔號(hào)碼：201610007058
技術(shù)研發(fā)日：2016.01.05
技術(shù)公布日：2016.11.30