背景技術(shù)：

本發(fā)明大體來說涉及集成電路制造，且更特定來說涉及在存儲(chǔ)器裝置(例如鐵電存儲(chǔ)器)中形成電容器。

最近開發(fā)的用于實(shí)現(xiàn)非易失性固態(tài)存儲(chǔ)器裝置的技術(shù)涉及對電容器進(jìn)行構(gòu)造，其中介電材料是可極化鐵電材料，例如鈦酸鉛鋯(pzt)或鉭酸鍶鉍(sbt)，而非通常在非鐵電電容器中所使用的二氧化硅或氮化硅。鐵電材料的電荷-電壓(q-v)特性中的磁滯現(xiàn)象(基于其極化狀態(tài))使得能夠在那些電容器中非易失性地存儲(chǔ)二進(jìn)制狀態(tài)。相比之下，常規(guī)mos電容器在裝置被斷電時(shí)會(huì)丟失其所存儲(chǔ)的電荷。

基于鐵電電容器的非易失性固態(tài)讀/寫隨機(jī)存取存儲(chǔ)器(ram)裝置(此類存儲(chǔ)器裝置通常被稱為“鐵電ram”、“feram”或“fram”裝置)已實(shí)施于許多電子系統(tǒng)中，尤其是便攜式電子裝置及系統(tǒng)中。fram在可植入型醫(yī)療裝置(例如起搏器及去纖顫器)中尤其具吸引力。已知包含鐵電電容器的各種存儲(chǔ)器單元架構(gòu)，例如眾所周知的1t1c(一個(gè)晶體管一個(gè)電容器)及2t2c(兩個(gè)晶體管兩個(gè)電容器)以及其它架構(gòu)。鐵電電容器也作為可編程模擬電容器而被實(shí)施于一些集成電路中。

圖1a圖解說明包含常規(guī)1t1c鐵電隨機(jī)存取存儲(chǔ)器(fram)單元6的集成電路的一部分的實(shí)例的構(gòu)造。在此實(shí)例中，單元6包含鐵電電容器2及金屬氧化物半導(dǎo)體(mos)晶體管5，其中電容器2的一個(gè)板連接到晶體管5的源極/漏極路徑的一端。電容器2及晶體管5兩者均安置在半導(dǎo)體襯底的半導(dǎo)電表面處或附近?；蛘撸娙萜?及晶體管5可代替地形成于上覆于絕緣體層上的半導(dǎo)體層的表面處，例如通過常規(guī)絕緣體上硅(soi)技術(shù)。在圖1a的實(shí)例中，n溝道m(xù)os晶體管5包含位于p型襯底10(或形成到襯底10中的p型“阱”)的表面處的n型源極/漏極區(qū)域14，其中柵極電極16上覆于源極/漏極區(qū)域14之間的溝道區(qū)域上且通過柵極電介質(zhì)17與所述溝道區(qū)域分開。隔離介電結(jié)構(gòu)15以對于mos集成電路來說常規(guī)的方式安置在襯底10的表面處或附近，以將各晶體管彼此隔離。層間電介質(zhì)13安置在晶體管5上方，其中導(dǎo)電插塞18安置在穿過層間電介質(zhì)13的接觸開口中，以在晶體管5的源極/漏極區(qū)域14中的一者與鐵電電容器2的下部板20a之間提供導(dǎo)電連接。柵極電極16對應(yīng)于單元6的字線，而源極/漏極區(qū)域14中的一者(不與導(dǎo)電插塞18接觸)對應(yīng)于單元6駐存于其中的列的位線。

在圖1a的實(shí)例中，鐵電電容器2由其間安置有鐵電材料22的導(dǎo)電板20a、20b的鐵電“夾層”堆疊形成。下部導(dǎo)電板20a形成在上覆于導(dǎo)電插塞18上的位置處，以通過所述導(dǎo)電插塞18與晶體管5的下伏源極/漏極區(qū)域14進(jìn)行電接觸。上部導(dǎo)電板20b在單元6的操作期間將接收板線電壓，如下文所描述。下部導(dǎo)電板20a及上部板20b是由一或多層的導(dǎo)電金屬、金屬氧化物及其它材料而形成。在下部導(dǎo)電板20a的典型構(gòu)造中，擴(kuò)散勢壘層的堆疊與導(dǎo)電插塞18接觸，且一層貴金屬(例如，ru、pt、ir、rh、pt、pd、au)層或金屬氧化物(例如，ruox、irox、pdox、srruo3)上覆于勢壘層上且與鐵電材料22接觸。出于對稱性、使制造流程簡單并改進(jìn)鐵電極化性能的目的，通常使導(dǎo)電板20a、20b由彼此相同的導(dǎo)電材料形成。如上文所提及，電容器2中的鐵電材料22通常是鈦酸鉛鋯(pzt)或鉭酸鍶鉍(sbt)，其中的任一者均可通過金屬有機(jī)化學(xué)氣相沉積來進(jìn)行沉積。出于電性能(例如，極化)的目的且為與在現(xiàn)代集成電路中所使用的深亞微米特征相一致，期望使鐵電材料22盡可能地薄。

圖1b圖解說明常規(guī)鐵電電容器(例如圖1a的電容器2)的q-v特性的實(shí)例。如所展示，跨越導(dǎo)電板所存儲(chǔ)的電荷(q)取決于當(dāng)前向板所施加的電壓(v)及所述電壓的最近歷史兩者。在此實(shí)例中，電容器2是通過跨越電容器板(導(dǎo)電板20a、20b)施加超過“矯頑”電壓+vα的電壓v而被極化成“+1”狀態(tài)。在被極化為“+1”狀態(tài)之后，電容器2將展現(xiàn)出所存儲(chǔ)的電荷+q1，只要電壓v保持高于矯頑電壓-vβ即可。相反地，如果跨越電容器板所施加的電壓v比矯頑電壓-vβ更負(fù)，那么電容器2被極化成“-1”狀態(tài)且對于低于+vα的所施加電壓v將展現(xiàn)出所存儲(chǔ)的電荷-q2。

出于在集成電路中進(jìn)行非易失性存儲(chǔ)的目的，鐵電電容器的重要特性是由鐵電電容器在其相應(yīng)極化狀態(tài)中所展現(xiàn)出的電容差異。根本上，電容是所存儲(chǔ)電荷對所施加電壓的比率。鐵電電容器借助于其平行板構(gòu)造而展現(xiàn)出線性電容，且還借助于在施加極化電壓后其對極化狀態(tài)改變的響應(yīng)而展現(xiàn)出顯著的極化電容。舉例來說，參考圖1b，通過高于矯頑電壓vα的所施加電壓將鐵電電容器從其“-1”狀態(tài)極化為其“+1”狀態(tài)由對應(yīng)于因其極化狀態(tài)改變而存儲(chǔ)于電容器中的極化電荷的相對高的電容c(-1)反映。由于電容器從一個(gè)狀態(tài)極化為相反狀態(tài)而存儲(chǔ)的差分電荷通常稱為“切換極化”。如果電容器已經(jīng)處于其“+1”狀態(tài)，那么其因重新極化到“+1”狀態(tài)而展現(xiàn)出很小電容c(+1)，因?yàn)槠滂F電域已在所施加矯頑電壓的方向上對準(zhǔn)，因此會(huì)存儲(chǔ)很少額外極化電荷。因此，鐵電存儲(chǔ)器單元的極化狀態(tài)(即，所存儲(chǔ)數(shù)據(jù)狀態(tài))傳統(tǒng)上是通過向鐵電電容器施加矯頑電壓并感測所展現(xiàn)電容來讀取。

圖1c及1d圖解說明駐存于fram存儲(chǔ)器陣列的列j及行k中的fram單元6jk的實(shí)例的讀取操作。在此種常規(guī)方法中，通過以下操作來執(zhí)行讀?。涸趯⒆志€wlj通電以接通晶體管5的同時(shí)，向位線blk施加低電壓vss、接著將位線blk隔離以使其浮動(dòng)，且接著將板線pl的電壓從低電壓vss提升到高于電容器2的矯頑電壓+vα的高電壓vcc。高板線電壓根據(jù)圖1a的磁滯圖來詢問電容器2的極化電容，從而產(chǎn)生穿過晶體管5去往位線blk的讀取電流ir。耦合到位線blk的感測放大器8感測由讀取電流ir在位線blk的電容blc(其通常為寄生的)下所建立的電壓vbl，以鑒別所存儲(chǔ)數(shù)據(jù)狀態(tài)。如圖1d中所展示，如果單元6jk的電容器2先前處于“+1”極化狀態(tài)，那么相對低的讀取電流ir將建立相對低電平(<vref)電壓轉(zhuǎn)變v(0)，此將由感測放大器8解釋為“0”數(shù)據(jù)狀態(tài)。相反地，如果單元6jk的電容器2先前處于“-1”極化狀態(tài)，那么較強(qiáng)的讀取電流ir將建立相對高電平(>vref)電壓轉(zhuǎn)變v(l)，此將由感測放大器8解釋為“1”數(shù)據(jù)狀態(tài)。單元6jk的“讀取裕量”對應(yīng)于讀取電流ir的電平的差異以及位線電壓vbl相對于參考電壓vref的對應(yīng)差異，這些差異是由單元6jk中電容器2的兩個(gè)極化狀態(tài)建立。

鐵電電容器(及因此并入有此類裝置的存儲(chǔ)器)隨著時(shí)間推移而易于使切換極化弱化，此通常被稱為“老化”。此種弱化對應(yīng)于極化磁滯循環(huán)的崩潰，例如由圖1b的曲線3+、3-所展示。在存儲(chǔ)器背景中，此種弱化的切換極化將顯現(xiàn)為讀取裕量的損失及讀取錯(cuò)誤可能性的對應(yīng)增大。

將鐵電集成電路暴露于高溫度(例如，在制造過程中在沉積鐵電材料之后所遇到的高溫度)可使所述材料的極化特性降級。此類高溫度過程的實(shí)例包含在形成集成電路本身中的金屬導(dǎo)體層級、對集成電路進(jìn)行封裝(例如，對塑料模制化合物進(jìn)行熱固化)、將經(jīng)封裝裝置組裝到其系統(tǒng)應(yīng)用中(例如，焊料回流)及使裝置在高溫下操作時(shí)所涉及的過程。長期或重復(fù)地暴露于溫度將會(huì)使材料完全重新極化的能力降級，此通常歸因于氫擴(kuò)散到鐵電材料中。因此，在鐵電沉積之后使集成電路最小化地暴露于高溫度是有用的。

對集成電路進(jìn)行封裝還可導(dǎo)致對裸片的表面施加機(jī)械應(yīng)力，其中此類應(yīng)力在一些情況中足以致使裸片處的保護(hù)性外覆膜破裂或者甚至使金屬導(dǎo)體或其它導(dǎo)體位移而引起裝置故障。這些應(yīng)力在其中已固化塑料模制化合物囊封集成電路裸片的類型的封裝的情況中可尤其嚴(yán)重。已知各種用于降低由進(jìn)行封裝所導(dǎo)致的機(jī)械應(yīng)力的方法。一種方法是在模制之前對集成電路裸片的表面施加應(yīng)力消除層(例如有機(jī)膜或涂層)。使用聚酰亞胺膜作為此應(yīng)力消除層是普遍的，此歸因于其與用以將裸片的接合墊暴露的光刻圖案化及蝕刻的兼容性以及其它有利的熱性質(zhì)及機(jī)械性質(zhì)。根據(jù)常規(guī)處理技術(shù)，形成聚酰亞胺膜涉及進(jìn)行最終烘焙過程以使材料固化。此最終烘焙通常是在高溫下執(zhí)行達(dá)顯著的持續(xù)時(shí)間，例如在375℃下執(zhí)行達(dá)1小時(shí)。然而，如上文所論述，在制作鐵電元件(例如鐵電電容器)之后進(jìn)行的熱工藝往往使材料的切換極化特性及因此fram應(yīng)用中例如讀取裕量等性能參數(shù)降級。因此，用于將聚酰亞胺應(yīng)力消除膜固化的常規(guī)烘焙往往會(huì)使鐵電材料降級。因此，并不鼓勵(lì)對鐵電集成電路使用以常規(guī)方式施加的聚酰亞胺應(yīng)力消除膜。

將集成電路封裝成裸片大小封裝(被稱為晶片芯片尺度封裝(“wcsp”))已變得普遍。根據(jù)此種方法(例如2012年8月23日公開的與本文共同轉(zhuǎn)讓且以引用方式并入本文中的第us2012/0211884a1號美國專利申請公開案中所描述)，wcsp消除了用模制化合物囊封集成電路裸片，代替地將焊料球或“凸塊”形成到集成電路表面處的導(dǎo)電墊上。在集成電路上方形成鈍化層(通常由聚酰亞胺形成)，以界定導(dǎo)電墊的位置且在一些情況中還使額外經(jīng)圖案化導(dǎo)電層(即，重分布層或“rdl”)絕緣，所述額外經(jīng)圖案化導(dǎo)電層將信號從焊料球路由到集成電路裸片的接合墊。wcsp是通過將其倒置放置而被安裝到印刷電路板，其中焊料球位于電路板上的對應(yīng)焊盤處。焊料回流將接著經(jīng)由經(jīng)回流的焊料球?qū)⒎庋b附接到印刷電路板。

如上文所論述，wcsp技術(shù)中所涉及的常規(guī)聚酰亞胺固化工藝將使鐵電材料的切換極化特性降級，尤其是在由于需要rdl而必需多個(gè)鈍化層的情況下。此種極化降級以及在fram背景下讀取裕量的降級可嚴(yán)重到足以使裝置無法耐受因后續(xù)焊料回流工藝所致的額外降級。因此，wcsp技術(shù)尚不可用于包含鐵電結(jié)構(gòu)的集成電路(例如fram)。

以引用方式并入本文中的第8,778,774號美國專利描述了向半導(dǎo)體晶片施加外部機(jī)械應(yīng)力，以增加所述晶片上的集成電路的鐵電裝置的極化。

技術(shù)實(shí)現(xiàn)要素：

在制作鐵電集成電路的方法的所描述實(shí)例中以及在如此制作的集成電路的所描述實(shí)例中，鐵電材料的極化特性得以增強(qiáng)。

此種集成電路可耐受后續(xù)熱工藝。

此外，此種方法及集成電路為鐵電存儲(chǔ)器提供經(jīng)改進(jìn)的讀取裕量。

在此種方法及集成電路中，極化特性是在不需要修改在形成鐵電結(jié)構(gòu)時(shí)所涉及的過程的情況下得以增強(qiáng)的。

此種方法及集成電路可通過晶片芯片尺寸封裝(wcsp)技術(shù)來進(jìn)行封裝。

根據(jù)某些所描述的實(shí)例，將鈍化材料施加到鐵電集成電路裸片的表面并固化到拉伸應(yīng)力狀態(tài)，所述拉伸應(yīng)力狀態(tài)會(huì)對下伏鐵電材料賦予壓縮應(yīng)力。在一個(gè)實(shí)例中，鈍化材料是聚酰亞胺膜，其是通過具有快速溫度斜變的熱工藝來固化，所述熱工藝將膜加熱到低于鐵電材料的居里溫度的溫度達(dá)短的時(shí)間周期。

附圖說明

圖1a是包含根據(jù)常規(guī)方法構(gòu)造的鐵電電容器的集成電路的一部分的橫截面圖。

圖1b是常規(guī)鐵電電容器的電荷-電壓特性的曲線圖。

圖1c是常規(guī)1t-1c鐵電存儲(chǔ)器單元的呈示意性及框形式的電氣圖。

圖1d是圖1c的1t-1c鐵電存儲(chǔ)器單元的讀取操作的時(shí)序圖。

圖2是根據(jù)一實(shí)施例用于制造鐵電集成電路的工藝流程的流程圖。

圖3是根據(jù)圖2的實(shí)施例制作的集成電路的一部分的呈示意性形式的橫截面圖，且其圖解說明鐵電結(jié)構(gòu)上的上覆鈍化膜的效應(yīng)。

圖4是根據(jù)圖2的實(shí)施例制作的被封裝在晶片芯片尺度封裝中的集成電路的一部分的呈示意性形式的橫截面圖。

具體實(shí)施方式

本說明書中所描述的一或多個(gè)實(shí)施例被實(shí)施到具有鐵電存儲(chǔ)器(例如鐵電隨機(jī)存取存儲(chǔ)器(fram))的集成電路中。此種實(shí)施方案在此背景下是尤其有利的。然而，這些概念可有利地應(yīng)用于其它應(yīng)用，例如具有其它類型的鐵電結(jié)構(gòu)及裝置的集成電路。

已固化聚酰亞胺良好地粘附到集成電路的表面，且此種粘附對于使聚酰亞胺膜用作集成電路(在被封裝時(shí)，例如被封裝在經(jīng)模制塑料封裝中)的應(yīng)力消除劑的能力來說是重要的。然而，如上文所提及，強(qiáng)烈地不鼓勵(lì)為包含鐵電裝置的集成電路施加聚酰亞胺或需要固化或退火的其它材料的應(yīng)力消除膜，因?yàn)閷?yīng)力消除膜固化所需的時(shí)間及溫度會(huì)顯著地使鐵電材料的極化特性降級。在特定實(shí)例中，用于聚酰亞胺應(yīng)力消除膜的典型固化工藝是在375℃下進(jìn)行烘焙達(dá)大約1小時(shí)，此對于鈦酸鋯鉛(pzt)鐵電材料的極化特性本質(zhì)上是致命的。據(jù)信，此種降級是因氫擴(kuò)散到鐵電膜中而引起，此種擴(kuò)散因以常規(guī)方式將聚酰亞胺固化所需的時(shí)間及溫度而加速。因此，常規(guī)鐵電裝置通常是在不使用聚酰亞胺應(yīng)力消除膜的情況下被封裝。此種不能將聚酰亞胺與鐵電集成電路一起使用的情況本質(zhì)上使將晶片芯片尺寸封裝(wcsp)技術(shù)用于鐵電裝置成為不可能的，因?yàn)樵诖祟惙庋b中形成焊料球及重分布導(dǎo)體層需要一或多個(gè)聚酰亞胺鈍化膜。

然而，聚酰亞胺膜在固化時(shí)會(huì)展現(xiàn)出固有拉伸應(yīng)力。此外，由于已固化聚酰亞胺與集成電路表面的優(yōu)越粘附性，已固化聚酰亞胺膜中的固有拉伸應(yīng)力會(huì)對下伏集成電路中的薄膜層施加壓縮應(yīng)力，達(dá)到使鐵電材料的極化特性得以增強(qiáng)的程度。根據(jù)實(shí)例性實(shí)施例，已發(fā)現(xiàn)一種方法來用于將鐵電集成電路的表面處的鈍化膜(例如，聚酰亞胺)固化，使得已固化鈍化膜中的固有拉伸應(yīng)力會(huì)在下伏鐵電材料中賦予有益的壓縮應(yīng)力，而不會(huì)使所述鐵電材料的極化因氫擴(kuò)散或其它時(shí)間與溫度極化降級機(jī)制而降級?，F(xiàn)在將詳細(xì)地描述并入有此種發(fā)現(xiàn)的實(shí)施例。

圖2圖解說明根據(jù)某些實(shí)施例用于制作具有鐵電電路元件(例如呈上文相對于圖1a到1d所描述的形式的鐵電電容器)的集成電路使得鐵電材料的極化特性得以增強(qiáng)的工藝流程。此工藝流程以過程30開始，在過程30中，以常規(guī)方式在襯底或其它支撐主體的半導(dǎo)電表面處或附近形成晶體管(例如圖1a的晶體管5)。特定來說，所述襯底可對應(yīng)于具有適當(dāng)摻雜劑濃度的單晶硅連同例如隔離介電結(jié)構(gòu)等結(jié)構(gòu)以及視需要適當(dāng)?shù)慕?jīng)摻雜阱?；蛘撸诮^緣體上硅背景中，襯底可對應(yīng)于上面形成有絕緣層的“處置”晶片，其中晶體管及其它電路元件形成有上覆外延硅層中。在任一情況中，結(jié)構(gòu)及特征(例如柵極介電層、柵極電極及源極/漏極區(qū)域)均是根據(jù)常規(guī)mos工藝形成于襯底的表面處或附近。在cmos背景中，這些晶體管可包含p溝道m(xù)os及n溝道m(xù)os晶體管兩者。還可在此過程30中制作其它電路元件(例如mos電容器及電阻器)，其中視特定電路布局的情況形成層間介電層且穿過此類層形成接觸開口。

在圖2的工藝流程中的過程30之后，接著，以過程32開始來形成鐵電電容器(例如圖1a的電容器2)，在過程32中，形成一或多個(gè)導(dǎo)電層以用作下部導(dǎo)電板層。通常，過程32將通過濺鍍沉積所要導(dǎo)電材料(例如以下各項(xiàng)中的一或多者：釕酸鍶(srruo3)、銥(ir)、氧化銥(iro2)、鉑(pt)以及其它適合供在此應(yīng)用中使用的金屬及金屬氧化物)的一或多個(gè)層來執(zhí)行，并且下部導(dǎo)電板層與下伏結(jié)構(gòu)之間安置有適當(dāng)?shù)膭輭窘饘賹?。在許多實(shí)施方案中，在過程32中所沉積的特定導(dǎo)體被選擇成與將要沉積在此層上方的鐵電材料兼容且與結(jié)構(gòu)在制造過程的剩余部分中將被暴露于的溫度及其它條件兼容。在于過程32中沉積下部導(dǎo)電板層之后，在過程34中通過金屬有機(jī)化學(xué)氣相沉積整體地沉積例如鈦酸鉛鋯(pzt)等鐵電材料。根據(jù)此實(shí)施例適合供在過程34中使用的沉積工藝的實(shí)例描述于第6,730,354號美國專利及第8,962,350號美國專利中，此兩者與本文共同地被轉(zhuǎn)讓且以引用方式并入本文中。在完成pzt沉積過程34后，接著在過程36中在鐵電材料上方沉積上部導(dǎo)電板層，例如通過濺鍍沉積。此上部導(dǎo)電板層的組成通常將與下部導(dǎo)電板層的組成相同，以實(shí)現(xiàn)對稱性且允許對每一者使用相同的材料及工藝。如果下部導(dǎo)電板層及上部導(dǎo)電板層均是由多種導(dǎo)電材料的堆疊構(gòu)成，則上部板層中那些材料的沉積次序?qū)⑼ǔＥc下部板層中那些材料的沉積次序相反。在過程38中，接著，通過對光致抗蝕劑或另一掩模層進(jìn)行光刻圖案化以界定其大小及位置、隨后對上部導(dǎo)電板層及下部導(dǎo)電板層以及這些層之間的鐵電材料進(jìn)行單掩模堆疊蝕刻來完成鐵電電容器。共同轉(zhuǎn)讓的第6,656,748號美國專利(以引用方式并入本文中)描述鐵電堆疊形成及蝕刻的實(shí)例，結(jié)合實(shí)施例，其適合供在過程38中使用。此外，在過程38中，可任選地在所蝕刻電容器結(jié)構(gòu)上方形成鐵電鈍化膜，例如2013年3月7日公開的第2013/0056811號美國專利公開案中所描述，此美國專利公開案與本文被共同轉(zhuǎn)讓且以引用方式并入本文中。

在過程40中，接著執(zhí)行用于形成一或多個(gè)金屬導(dǎo)體層級的常規(guī)工藝，以在正形成的集成電路中的各種電路元件當(dāng)中界定互連件。通常，用于給定互連層級的過程40將包含沉積層間介電層、對所述層間介電層進(jìn)行圖案化蝕刻以形成通往下伏導(dǎo)體的通孔及觸點(diǎn)、沉積包含至少一層金屬導(dǎo)體及或許導(dǎo)電插塞的導(dǎo)電材料以填充穿過層間電介質(zhì)的通孔、以及對金屬層進(jìn)行圖案化蝕刻以在所述層級中界定金屬導(dǎo)體的布線。視需要重復(fù)過程40以形成額外導(dǎo)體層級。具有六個(gè)或七個(gè)金屬層級的集成電路是常見的。

在過程40中所沉積及圖案化的金屬層的特定材料可為鋁、銅、其它常規(guī)金屬、或這些金屬的合金及其它組合。銅金屬化物通常需要使用下伏勢壘層(通常為氮化硅)，以限制銅到下伏晶體管中的擴(kuò)散。然而，氮化硅往往含有相對高濃度的氫，其可擴(kuò)散到鐵電材料中且因此使鐵電材料因后續(xù)的熱工藝而降級。鋁金屬化物通常含有較少氫，且因此被認(rèn)為與鐵電集成電路更兼容。然而，根據(jù)本說明將顯而易見，所描述的實(shí)施例使得能夠?qū)~金屬化物甚至與氮化硅勢壘層一起使用，同時(shí)避免鐵電材料的極化特性的降級。

在過程40之后，在過程42中整體地沉積保護(hù)性外覆層(通常由氮化硅或氧氮化硅構(gòu)成)。在過程44中，接著以常規(guī)方式執(zhí)行對保護(hù)性外覆物的光刻圖案化及蝕刻，以在上部金屬層級中的接合墊上方形成開口。

根據(jù)此實(shí)施例，接著在過程46中在集成電路的表面上方沉積鈍化膜。此鈍化膜的組成具有當(dāng)根據(jù)此實(shí)施例以下文將描述的方式固化時(shí)達(dá)成應(yīng)力狀態(tài)的材料，使得已固化鈍化膜的應(yīng)力狀態(tài)會(huì)對集成電路中的下伏鐵電電路元件施加應(yīng)力。此種鈍化膜的實(shí)例是聚酰亞胺，例如可自hdmicrosystems購得的hd4100聚酰亞胺產(chǎn)品。適合用作鈍化膜的其它材料包含聚苯并惡唑(pbo)、基于苯并環(huán)丁烯的聚合物(bcb)、含氟聚合物及與sio2相比具有低彈性模數(shù)的其它含聚合物的軟應(yīng)力釋放材料。可以常規(guī)方式對選定鈍化膜材料執(zhí)行過程46，例如通過將鈍化膜材料旋涂或其它方式施配到晶片的表面上達(dá)大約數(shù)微米的厚度。根據(jù)此實(shí)施例，在過程44中所施配的鈍化膜的實(shí)例是10μm的hd4100聚酰亞胺層。

在過程47中，以光刻方式移除在過程44中所沉積的鈍化膜的選定位置，以暴露先前通過在過程42中蝕刻下伏保護(hù)性外覆物而暴露的接合墊。如果鈍化膜是光敏性聚酰亞胺膜或類似膜，那么將在過程47中通過視特定材料的情況對膜進(jìn)行掩蔽曝光及顯影來移除接合墊開口及膜的其它選定位置。如果鈍化膜需要化學(xué)蝕刻，那么過程47將涉及常規(guī)光刻圖案化與蝕刻工藝。根據(jù)此替代方案，在一些情況中，可從工藝流程中省略過程42的先前保護(hù)性外覆物蝕刻，其中過程47則包含對鈍化膜的蝕刻及對下伏保護(hù)性外覆物的蝕刻兩者，以暴露上部金屬層中的接合墊。

接著執(zhí)行過程48以將在過程44中所沉積的鈍化膜固化。一般來說，固化過程48是通過將包含正被制作的集成電路的晶片與在過程44中所沉積的鈍化膜一起加熱到選定固化溫度、在所述固化溫度下達(dá)選定持續(xù)時(shí)間來執(zhí)行。根據(jù)這些實(shí)施例，固化過程48的時(shí)間及溫度條件被選擇成將鈍化膜固化成其中其展現(xiàn)出足以在下伏鐵電材料中賦予壓縮應(yīng)力的固有拉伸應(yīng)力的狀態(tài)，而不會(huì)使所述鐵電材料的極化因氫擴(kuò)散或其它時(shí)間與溫度極化降級機(jī)制而降級。固化過程48的條件的范圍將至少部分地取決于用于鐵電材料及鈍化膜的特定材料。

然而，結(jié)合這些實(shí)施例，已發(fā)現(xiàn)固化過程48的時(shí)間與溫度條件的某些一般限制。鐵電材料展現(xiàn)出“居里(curie)溫度”，其被定義為在不存在外部施加的電場的情況下會(huì)使鐵電材料的晶體結(jié)構(gòu)經(jīng)歷引起極化損失的相變的溫度。盡管被去極化的材料將在矯頑電壓被施加后即刻重新極化，但據(jù)信，重復(fù)地或長期地將鐵電材料暴露于高于居里溫度的溫度將會(huì)使得其極化特性有某一永久降級。因此，在此實(shí)施例中，固化過程48是在低于在過程34中所沉積的鐵電材料的居里溫度的固化溫度下實(shí)施。預(yù)計(jì)此固化溫度是例如通過非接觸式ir高溫計(jì)在晶片處所測量的溫度。

其次，如上所述，鐵電材料的高溫暴露的持續(xù)時(shí)間是使其極化特性降級的顯著因數(shù)。因此，在此實(shí)施例中，固化過程48是通過以下方式來執(zhí)行：使維持固化溫度的時(shí)間最小化；以及使將晶片加熱到固化溫度且接著從固化溫度冷卻的斜變速率最大化，以使固化過程48中鐵電材料在高溫中的整體暴露最小化。

通過實(shí)驗(yàn)已觀察到會(huì)增強(qiáng)pzt鐵電材料的極化特性的固化過程48的實(shí)例是通過電磁加熱來實(shí)施。在此實(shí)施例中，過程48的電磁加熱涉及以一頻率向鈍化膜施加電磁能量，所述頻率會(huì)與鈍化膜的聚合物的振動(dòng)頻率相耦合，此會(huì)將膜加熱及固化。已觀察到適合于固化過程48的一種類型的電磁加熱是例如可通過可變頻率微波系統(tǒng)施加的微波加熱，在所述可變頻率微波系統(tǒng)中，可選擇電磁波的頻率(例如，在從～5ghz到～9ghz的范圍內(nèi))以高效地與特定鈍化膜的聚合物相耦合。如已知(例如以引用方式并入本文中的第7,939,456號美國專利所描述)，通常通過選擇微波能量的中心頻率且接著快速且基本上連續(xù)地掃描所述中心頻率周圍的頻率范圍內(nèi)(例如中心頻率周圍±5％的范圍內(nèi))的頻率來執(zhí)行可變頻率微波加熱，但此范圍可基于所使用的特定設(shè)備而變化。在固化過程48的此實(shí)例中，將包含具有如上所述而制作的鐵電電路元件(包含厚度為～10μm的hd4100聚酰亞胺的鈍化膜)的集成電路的晶片放置到可變頻率微波系統(tǒng)的真空室中并通過以～6.25ghz的中心頻率施加在大約±6.25％_(0.4ghz)的范圍內(nèi)調(diào)制的微波能量來加熱。此可變頻率微波能量將晶片加熱到在晶片處測量的為至少～340℃及處于或低于～390℃(在此實(shí)例中，400℃是所沉積pzt的居里溫度)(例如～360℃)的固化溫度達(dá)少于二十分鐘且例如達(dá)大約五分鐘到十分鐘。

結(jié)合這些實(shí)施例，考慮到電磁能量與聚酰亞胺鈍化膜的有機(jī)分子(且類似地與用于鈍化膜的其它有機(jī)材料)的耦合程度可比其與下伏集成電路的無機(jī)分子(包含鐵電材料)的耦合程度更加強(qiáng)烈，預(yù)計(jì)使用電磁加熱來實(shí)施固化過程48是尤其有益的。因此，此種耦合差異高效地將鈍化膜加熱以實(shí)施固化機(jī)制，同時(shí)使遞送到鐵電材料的能量最小化。因此，對電磁加熱的使用起到控制在固化過程48中對裝置的熱暴露的作用，但不會(huì)直接影響鐵電材料的性能。事實(shí)上，由在過程48中所使用的電磁固化對鐵電材料引起的僅有加熱將是通過鈍化膜與鐵電材料之間的介入層從鈍化膜傳導(dǎo)到鐵電材料的熱量。因此，對鈍化膜的電磁加熱非常適合于將所述膜在最小時(shí)間內(nèi)固化，以使對下伏鐵電材料的溫度暴露最小化。

可變頻率微波被認(rèn)為是供在固化過程48中使用的特別有用的類型的電磁加熱。舉例來說，如上文所并入的第7,939,456號美國專利中所描述，在半導(dǎo)體晶片的處理中所進(jìn)行的可變頻率微波加熱會(huì)避免損壞性的電弧形成，且還在晶片上提供更均勻的加熱。在此實(shí)施例中，由可變頻率微波能量所提供的此種較均勻加熱被認(rèn)為顯著改進(jìn)在過程48中對鈍化膜的固化，從而實(shí)現(xiàn)更短的固化時(shí)間且因此減少下伏鐵電材料因暴露于高固化溫度而發(fā)生的降級。

在此實(shí)例中，將晶片從環(huán)境溫度加熱到固化溫度(如通過被引導(dǎo)于晶片表面(即，聚酰亞胺鈍化膜)處的非接觸式ir高溫計(jì)所測量)是以至少0.40℃/秒(例如0.60℃/秒)的斜變速率來實(shí)施。在此實(shí)施例中，也應(yīng)使晶片從固化溫度返回到環(huán)境溫度的斜變速率最大化，其中所要斜變速率為至少0.40℃/秒(例如0.60℃/秒)?？紤]到預(yù)期通過低于最終固化溫度的溫度而實(shí)現(xiàn)的固化機(jī)制的程度并不顯著，同時(shí)在那些斜變周期中溫度暴露對鐵電材料的降級影響將是累積性的，將希望使類似于“階梯函數(shù)”的加熱及冷卻斜變速率達(dá)到在物理系統(tǒng)中可達(dá)成的程度。就此來說，在固化過程48中使用較小容量可變頻率微波系統(tǒng)(例如單晶片系統(tǒng))可進(jìn)一步減少鐵電材料的降級，因?yàn)榇祟愝^小系統(tǒng)將往往具有比較大批次系統(tǒng)更短的冷卻時(shí)間。

可替代地使用在過程48中用以將鈍化膜固化的其它方法。舉例來說，快速熱退火(rta)可為適合于固化過程48的技術(shù)。就此來說，根據(jù)這些實(shí)施例，對常規(guī)rta系統(tǒng)的配置進(jìn)行相對簡單的修改將會(huì)使得其能夠在固化過程48中使用。在用以固化過程48的其它方法中，在充分地將鈍化膜固化的同時(shí)對固化溫度下的時(shí)間進(jìn)行限制。

圖3示意性地圖解說明在下伏鐵電結(jié)構(gòu)上進(jìn)行鈍化膜沉積過程44及固化過程48的結(jié)果。在此實(shí)例中，鐵電電容器55已形成于襯底52的表面處或附近且在鐵電材料62的任一側(cè)上包含下部板60a及上部板60b。介電材料54安置于下部板60a及上部板60b以及鐵電材料62的上方及周圍，且包含將集成電路中的金屬層級(未展示)絕緣的各種層間介電層，以及在過程42中所沉積的保護(hù)性外覆層。在圖3的此示意圖中，聚酰亞胺鈍化膜60安置于介電材料54上方。

如通過圖3中所展示的力箭頭顯而易見，根據(jù)這些實(shí)施例，在固化過程48中將聚酰亞胺鈍化膜60固化之后，鈍化膜60展現(xiàn)出固有拉伸應(yīng)力。由于聚酰亞胺鈍化膜60與介電材料54的表面的優(yōu)越粘附性(此在常規(guī)集成電路中是典型的)，鈍化膜60的此拉伸應(yīng)力狀態(tài)會(huì)對下伏介電材料54賦予壓縮應(yīng)力。對介電材料54的此壓縮應(yīng)力也將會(huì)被轉(zhuǎn)移到鐵電材料62，如通過圖3中針對所述層所展示的力箭頭顯而易見。已觀察到此壓縮應(yīng)力會(huì)改進(jìn)鐵電材料62的極化性能。

返回參考圖2，編程過程45可任選地在固化過程48之前執(zhí)行。舉例來說，如圖2中所展示，編程過程47是在通過在過程46中對保護(hù)性外覆物進(jìn)行圖案化蝕刻而提供對集成電路的接合墊或其它端子的接達(dá)之后、在沉積鈍化膜之前執(zhí)行。結(jié)合一些實(shí)施例，已觀察到，因由已固化鈍化膜賦予鐵電材料的壓縮應(yīng)力(如上文相對于圖3所論述)所引起的對鐵電電路元件極化特性的增強(qiáng)在其中鐵電材料在固化過程48之前被編程(即，被極化)的那些情況中被進(jìn)一步增強(qiáng)。因此，編程過程47是通過向集成電路中的鐵電結(jié)構(gòu)中的每一者施加處于或高于那些鐵電結(jié)構(gòu)的矯頑電壓的電壓來執(zhí)行。通常，此編程過程47將使用常規(guī)自動(dòng)化測試設(shè)備來執(zhí)行，例如在含有集成電路的晶片在其制作之后被進(jìn)行電測試的時(shí)間(例如，在保護(hù)性外覆物過程42之后且在固化過程48之前的任何時(shí)間)。

結(jié)合這些實(shí)施例中的一些實(shí)施例，也已觀察到，在編程過程47中所施加的極化的極性可影響所施加壓縮應(yīng)力對鐵電材料的增強(qiáng)效應(yīng)。對于與上文相對于圖1a到1c所描述的鐵電存儲(chǔ)器單元具有類似電布置的鐵電電容器的實(shí)例，已觀察到，與編程“1”數(shù)據(jù)狀態(tài)的過程47相比，在鐵電電容器上編程“0”數(shù)據(jù)狀態(tài)的編程過程47會(huì)增加極化增強(qiáng)。更具體來說，在其中將正板線電壓施加到圖1a的上部導(dǎo)電板20b的圖1a到1d的布置中，“0”數(shù)據(jù)狀態(tài)(即，圖1d中展現(xiàn)v(0)轉(zhuǎn)變的狀態(tài))對應(yīng)于圖1b的磁滯圖中的“+1”極化狀態(tài)。一般來說，在過程47中編程的此優(yōu)選極化狀態(tài)是在施加讀取電壓時(shí)不會(huì)將鐵電材料極化到相反狀態(tài)的極化狀態(tài)。

盡管鐵電結(jié)構(gòu)可展現(xiàn)出編程過程47的優(yōu)選極化狀態(tài)(例如，“0”數(shù)據(jù)狀態(tài))，但與由針對未極化(或“原生”)鐵電材料的固化過程48所引起的增強(qiáng)相比，較不優(yōu)選的極化狀態(tài)(在此實(shí)例中，“1”數(shù)據(jù)狀態(tài))仍可展現(xiàn)出某一額外增強(qiáng)。然而，如上所述，甚至在無對鐵電材料的預(yù)先極化的額外益處的情況下，仍會(huì)達(dá)成鐵電材料的極化特性的顯著增強(qiáng)。因此，在此實(shí)施例中，編程過程47是任選的。

在固化過程48之后，接著以常規(guī)方式對集成電路執(zhí)行組裝與測試過程50。組裝/測試過程50包含例如從晶片形式切分集成電路、將個(gè)別裸片安裝到引線框架或其它封裝、進(jìn)行線接合或其它接合以將集成電路的接合墊電連接到最終封裝的引線、及通過在引線框架及裸片周圍模制(及固化)塑料模制化合物或以其它方式對封裝(此取決于正使用的特定塑料或陶瓷封裝技術(shù))進(jìn)行封裝來完成封裝等組裝操作。接著也作為組裝/測試過程50的一部分來執(zhí)行對經(jīng)封裝集成電路的電測試，包含視所要裝置功能性的情況對那些集成電路中的鐵電結(jié)構(gòu)進(jìn)行。組裝/測試過程50還可包含經(jīng)封裝集成電路到印刷電路板的安裝或其它系統(tǒng)實(shí)施方案，例如通過焊料回流或波焊接，不論是通過集成電路的制造商執(zhí)行還是通過客戶或其它最終用戶執(zhí)行。

一些實(shí)施例使得能夠?qū)㈣F電集成電路封裝在被稱為晶片芯片尺度封裝(wcsp)的類型的封裝中。這些封裝尤其具有裸片本身的大小，且依賴于通過聚酰亞胺或其它鈍化層與集成電路表面分開的焊料球。由用于這些鈍化層的常規(guī)固化工藝所引起的極化特性降級實(shí)際上已阻礙了將wcsp技術(shù)用于鐵電裝置。然而，增強(qiáng)的極化性能以及尤其針對fram裝置所得的經(jīng)改進(jìn)的讀取裕量(如通過根據(jù)這些實(shí)施例所實(shí)施的鈍化固化過程所提供)已使得能夠?qū)csp技術(shù)用于fram及其它鐵電裝置。

圖4以橫截面圖解說明根據(jù)一實(shí)施例封裝于wcsp封裝中的鐵電集成電路。在此實(shí)例中，集成電路裸片70具有形成于其襯底的半導(dǎo)電表面處及附近的電路組件72，如上文結(jié)合圖2的工藝流程所描述。如圖4中所大體表明，這些電路組件72包含鐵電電容器55。導(dǎo)電墊74對應(yīng)于裸片70的表面處的接合墊且與有源電路72電耦合。第一鈍化層76是已被施配到裸片70的表面上且如圖所示經(jīng)圖案化以暴露墊74的一部分的一層聚酰亞胺或其它適合鈍化材料。根據(jù)此實(shí)施例，如上所述，固化過程48通過將結(jié)構(gòu)加熱到低于電容器55中鐵電材料的居里溫度的固化溫度達(dá)足以使鈍化層76達(dá)成拉伸應(yīng)力狀態(tài)但不長至顯著地使鐵電材料的極化特性降級的持續(xù)時(shí)間來將鈍化層76固化。

重分布層(rdl)78是在第一鈍化層的表面處被沉積且圖案化以與墊74電耦合的導(dǎo)電層。在被圖案化后，rdl層78在第一鈍化層76的表面上方從墊74延伸到將形成外部電觸點(diǎn)的位置。在此實(shí)例中，將第二鈍化層80(其也為聚酰亞胺或其它適合鈍化材料)施配到第一鈍化層76的表面上，且通過固化過程48來將rdl層80固化并將其圖案化以使rdl18在選定位置處暴露?？紤]到第二鈍化層80僅與裸片70的表面間接接觸(即，經(jīng)由第一鈍化層76)，由第二鈍化層80施加到電容器55的鐵電材料上的應(yīng)力將衰減。因此，對第二鈍化層80所執(zhí)行的固化過程48的第二實(shí)例的持續(xù)時(shí)間僅需要為達(dá)成結(jié)構(gòu)完整性的持續(xù)時(shí)間?；蛘?，可在固化之前施配并圖案化鈍化層76、80，使得可執(zhí)行固化過程48的單一實(shí)例來將兩個(gè)層置于拉伸應(yīng)力狀態(tài)中，如上所述，所述拉伸應(yīng)力狀態(tài)會(huì)對電容器55的鐵電材料賦予壓縮應(yīng)力，而不會(huì)使所述材料的極化特性降級。

通過沉積并圖案化導(dǎo)電金屬層以在使rdl78暴露的穿過第二鈍化層80的開口的位置處形成凸塊下金屬化(“ubm”)墊82來完成圖3的wcsp封裝。接著以常規(guī)方式在ubm墊82處形成焊料球84。ubm層82保護(hù)第二鈍化層80的被暴露邊緣以免使第二鈍化層80與下伏rdl78脫層，此種脫層將會(huì)為污染提供路徑，且在一些情形中，會(huì)在rdl78的元件當(dāng)中提供短路。ubm82也可對焊料球84的材料用作擴(kuò)散勢壘。

或者，如果可在裸片70的表面處墊74上方形成焊料球84，則將僅需要單一鈍化層76(及固化過程48的單一實(shí)例)。

無論如何，根據(jù)這些實(shí)施例對鈍化層(例如在wcsp背景中為聚酰亞胺，如上文相對于圖4所描述)的施配及固化可使經(jīng)封裝集成電路裸片的電路元件中鐵電材料的極化特性增強(qiáng)而非降級。大多數(shù)(及或許所有)鐵電介電材料還展現(xiàn)出壓電效應(yīng)，使得材料的鐵電特性可由所施加的應(yīng)力更改。由已固化鈍化層所施加的應(yīng)力、固化過程的熱量及鐵電電容器內(nèi)的電場的某一組合會(huì)永久地且在物理上將鐵電材料中的域與所述電場平行地重定向。對域的此種重新對準(zhǔn)會(huì)增強(qiáng)鐵電材料的極化特性，從而增加裝置的信號裕量。此外，由于根據(jù)這些實(shí)施例對這些鈍化層的固化是以不會(huì)顯著地使鐵電材料的極化特性降級的方式實(shí)施的，因而鐵電材料最好能夠耐受在將wcsp封裝安裝到印刷電路板時(shí)發(fā)生的焊料回流的溫度暴露。實(shí)際上，認(rèn)為這些實(shí)施例使得鐵電集成電路能夠被封裝為wcsp，而這在先前因常規(guī)聚酰亞胺固化及焊料回流過程所引起的極化降級而是不實(shí)際的。

因此，通過增強(qiáng)鐵電材料的極化特性，這些實(shí)施例可為具有鐵電材料的集成電路提供顯著益處。舉例來說，由這些實(shí)施例所提供的經(jīng)改進(jìn)的讀取裕量使得對fram的制造能夠適合在更廣范圍的應(yīng)用中可靠地使用，例如在既定用于高溫的系統(tǒng)中。此外，這些實(shí)施例改進(jìn)了鐵電集成電路對于高溫過程(例如wcsp封裝、焊料回流及其它安裝過程)的耐受性，而無需相對于原本可對于適用技術(shù)節(jié)點(diǎn)達(dá)成的性能及規(guī)格放松預(yù)期電性能及可靠性規(guī)格(例如，電路性能、裝置大小)。如果代替地將鐵電集成電路封裝在常規(guī)經(jīng)模制塑料封裝中，那么會(huì)獲得使用聚酰亞胺作為應(yīng)力消除劑的益處，而不會(huì)遭受在常規(guī)固化處理中所遇到的極化特性降級。此外，這些實(shí)施例可使得能夠使用銅金屬化物及金屬導(dǎo)體中相對于鋁及其它材料的所得提高的導(dǎo)電性，盡管通常與銅一起使用的氮化硅勢壘層中存在高氫濃度(這是因?yàn)樵谌缟纤鍪沟免g化層固化時(shí)所涉及的最小熱處理)。

在權(quán)利要求書的范圍內(nèi)，可對所描述的實(shí)施例做出修改，且可能有其它實(shí)施例。