技術總結
本發(fā)明提供一種存儲元件的制造方法，包括提供具有第一區(qū)與第二區(qū)的襯底。形成第一介電層于第一區(qū)的襯底上。形成導體層于第二區(qū)的襯底上。導體層的頂面低于第一介電層的頂面。形成第二介電層于襯底上。移除部分第二介電層與部分導體層，以形成第一開口于第二區(qū)的導體層與第二介電層中。第一開口暴露襯底的表面。移除部分第二區(qū)的襯底，以形成溝渠于第二區(qū)的襯底中。形成第三介電層于溝渠以及第一開口中。本發(fā)明可減少工藝步驟，以減少工藝成本。

技術研發(fā)人員：簡毅豪;田中義典;張維哲
受保護的技術使用者：華邦電子股份有限公司
文檔號碼：201510909859
技術研發(fā)日：2015.12.10
技術公布日：2017.06.20