技術(shù)總結(jié)
本發(fā)明的實(shí)施方式涉及一種半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法，使具有貫通電極的半導(dǎo)體芯片的配線布局自由度提高。在半導(dǎo)體基板(30)設(shè)置著貫通電極(66)及多層配線(MH1)，在多層配線(MH1)設(shè)置著最下層連接配線(54)、下層連接配線(57)、上層連接配線(59)及最上層連接配線(61)，將貫通電極(66)與最下層連接配線(54)接合，以避開(kāi)貫通電極(66)的正上方的方式配置通孔(60)。

技術(shù)研發(fā)人員：渡邊慎也;南部俊弘
受保護(hù)的技術(shù)使用者：株式會(huì)社東芝
文檔號(hào)碼：201510854778
技術(shù)研發(fā)日：2015.11.30
技術(shù)公布日：2016.12.07