本發(fā)明是有關于一種半導體結(jié)構(gòu)及其制造方法，且特別是有關于一種具有刻蝕阻擋結(jié)構(gòu)的半導體結(jié)構(gòu)及其制造方法。

背景技術：

近年來半導體元件的結(jié)構(gòu)不斷地改變，且元件的內(nèi)存儲存容量也不斷增加。存儲裝置是使用于許多產(chǎn)品之中，例如MP3播放器、數(shù)字相機、計算機檔案等等的儲存元件中。隨著應用的增加，對于存儲裝置的需求也趨向較小的尺寸、較大的記憶容量。因應這種需求，是需要制造高元件密度及具有小尺寸的存儲裝置，也因此工藝的難度被提升。

因此，設計者們無不致力于開發(fā)一種三維存儲裝置，不但具有許多疊層平面而達到更高的記憶儲存容量，具有更微小的尺寸，同時具備簡化的工藝及良好的穩(wěn)定性。

技術實現(xiàn)要素：

本發(fā)明是有關于一種半導體結(jié)構(gòu)及其制造方法。實施例中，半導體結(jié)構(gòu)中，垂直延伸區(qū)中的導電層形成于刻蝕阻擋結(jié)構(gòu)上，使得垂直延伸的導電層可以獲得刻蝕阻擋結(jié)構(gòu)所提供的良好的支撐，以提供疊層結(jié)構(gòu)和接觸插塞之間良好且穩(wěn)定的電性接觸。

根據(jù)本發(fā)明的一實施例，是提出一種半導體結(jié)構(gòu)。半導體結(jié)構(gòu)包括一基板、一疊層結(jié)構(gòu)、一刻蝕阻擋結(jié)構(gòu)(etching stop structure)、多個存儲結(jié)構(gòu)以及一第一填充切槽(filled slit groove)。基板具有一凹槽(trench)。疊層結(jié)構(gòu)具有一水平延伸區(qū)及一垂直延伸區(qū)，垂直延伸區(qū)沿凹槽的一側(cè)壁延伸，其中疊層結(jié)構(gòu)包括多個導電層和多個絕緣層，交錯設置(interlaced)疊層于凹槽中?？涛g阻擋結(jié)構(gòu)形成于疊層結(jié)構(gòu)的垂直延伸區(qū)中。存儲結(jié)構(gòu)垂直穿過疊層結(jié)構(gòu)的水平延伸區(qū)中的導電層和絕緣層。第一填充切槽形成于疊層 結(jié)構(gòu)中，其中垂直延伸區(qū)中的導電層和絕緣層形成于刻蝕阻擋結(jié)構(gòu)上且位于刻蝕阻擋結(jié)構(gòu)和第一填充切槽之間。

根據(jù)本發(fā)明的另一實施例，是提出一種半導體結(jié)構(gòu)的制造方法。半導體結(jié)構(gòu)的制造方法包括以下步驟。提供一基板，基板具有一凹槽；形成一疊層結(jié)構(gòu)，疊層結(jié)構(gòu)具有一水平延伸區(qū)及一垂直延伸區(qū)，垂直延伸區(qū)沿凹槽的一側(cè)壁延伸，其中疊層結(jié)構(gòu)包括多個導電層和多個絕緣層，交錯設置疊層于凹槽中；形成一刻蝕阻擋結(jié)構(gòu)于疊層結(jié)構(gòu)的垂直延伸區(qū)中；形成多個存儲結(jié)構(gòu)，垂直穿過疊層結(jié)構(gòu)的水平延伸區(qū)中的導電層和絕緣層；以及形成一第一填充切槽于疊層結(jié)構(gòu)中，其中垂直延伸區(qū)中的導電層和絕緣層形成于刻蝕阻擋結(jié)構(gòu)上且位于刻蝕阻擋結(jié)構(gòu)和第一填充切槽之間。

為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下：

附圖說明

圖1繪示本發(fā)明的一實施例的半導體結(jié)構(gòu)的上視圖。

圖1A繪示本發(fā)明的另一實施例的半導體結(jié)構(gòu)的上視圖。

圖2A繪示沿圖1的剖面線2A-2A’的剖面示意圖。

圖2B繪示沿圖1的剖面線2B-2B’的剖面示意圖。

圖2C繪示沿圖1的剖面線2C-2C’的剖面示意圖。

圖3～圖13A繪示依照本發(fā)明的一實施例的一種半導體結(jié)構(gòu)的制造方法示意圖。

【符號說明】

10、20：半導體結(jié)構(gòu)

100：基板

100a：上表面

100b：底面

100s：側(cè)壁

100t、6300：凹槽

200、5200：疊層結(jié)構(gòu)

210：導電層

220：絕緣層

230：材料層

240：空位

300：刻蝕阻擋結(jié)構(gòu)

300’：刻蝕阻擋塊

310：第一側(cè)壁

320：第二側(cè)壁

330：底表面

400：介電結(jié)構(gòu)

410：第一填充切槽

420：第二填充切槽

510、520：接觸插塞

600：氧化物間隔層

710：頂蓋層

720：硬掩模層

730：介電材料

800：存儲結(jié)構(gòu)

810：存儲層

820：通道層

830：絕緣材料

910：第一切槽

920：第二切槽

2A-2A’、2B-2B’、2C-2C’、6A-6A’、6B-6B’、7A-7A’、7B-7B’、8A-8A’、8B-8B’、8C-8C’、9A-9A’、9B-9B’、10A-10A’、10B-10B’、10C-10C’、11A-11A’、11B-11B’、11C-11C’、12A-12A’、12B-12B’、13～13A：剖面線

D1、D2：距離

D3：寬度

H：水平延伸區(qū)

V：垂直延伸區(qū)

具體實施方式

在此揭露內(nèi)容的實施例中，是提出一種半導體結(jié)構(gòu)及其制造方法。實施例中，半導體結(jié)構(gòu)中，垂直延伸區(qū)中的導電層形成于刻蝕阻擋結(jié)構(gòu)上，使得垂直延伸的導電層可以獲得刻蝕阻擋結(jié)構(gòu)所提供的良好的支撐，以提供疊層結(jié)構(gòu)和接觸插塞之間良好且穩(wěn)定的電性接觸。然而，實施例僅用以作為范例說明，并不會限縮本發(fā)明欲保護的范圍。此外，實施例中的圖式是省略部份要的元件，以清楚顯示本發(fā)明的技術特點。

請參照圖1、圖2A～圖2C，圖1繪示本發(fā)明的一實施例的半導體結(jié)構(gòu)10的上視圖，圖2A繪示沿圖1的剖面線2A-2A’的剖面示意圖，圖2B繪示沿圖1的剖面線2B-2B’的剖面示意圖，圖2C繪示沿圖1的剖面線2C-2C’的剖面示意圖。實施例中，半導體結(jié)構(gòu)10例如是三維存儲裝置的主要結(jié)構(gòu)。

如圖1、圖2A～圖2C所示，半導體結(jié)構(gòu)10包括一基板100、一疊層結(jié)構(gòu)200、多個存儲結(jié)構(gòu)800、一刻蝕阻擋結(jié)構(gòu)(etching stop structure)300以及一第一填充切槽(filled slit groove)410。基板100具有一凹槽(trench)100t(請同時參照圖3)。疊層結(jié)構(gòu)200具有一水平延伸區(qū)H及一垂直延伸區(qū)V，垂直延伸區(qū)V沿凹槽100t的一側(cè)壁100s延伸，疊層結(jié)構(gòu)200包括多個導電層210和多個絕緣層220，導電層210和絕緣層220交錯設置(interlaced)疊層于凹槽100t中。存儲結(jié)構(gòu)800垂直穿過疊層結(jié)構(gòu)200的水平延伸區(qū)H中的導電層210和絕緣層220?？涛g阻擋結(jié)構(gòu)300形成于疊層結(jié)構(gòu)200的垂直延伸區(qū)V中。第一填充切槽410形成于疊層結(jié)構(gòu)200中，垂直延伸區(qū)V中的導電層210和絕緣層220形成于刻蝕阻擋結(jié)構(gòu)300上且位于刻蝕阻擋結(jié)構(gòu)300和第一填充切槽410之間。

實施例中，垂直延伸區(qū)V中的導電層210和絕緣層220形成于刻蝕阻擋結(jié)構(gòu)300上且位于刻蝕阻擋結(jié)構(gòu)300和第一填充切槽410之間，使得沿Z方向垂直延伸的導電層210可以獲得刻蝕阻擋結(jié)構(gòu)300所提供的良好的支撐，導電層210不會變形或垮掉，以提供疊層結(jié)構(gòu)200和接觸插塞之間良好且穩(wěn)定的電性接觸。

實施例中，圖1、圖2A～圖2C所示，半導體結(jié)構(gòu)10更可選擇性地包括一氧化物間隔層(oxide spacer)600。氧化物間隔層600位于疊層結(jié)構(gòu)200 和凹槽100t的側(cè)壁100s之間，且位于刻蝕阻擋結(jié)構(gòu)300的一第一側(cè)壁310和凹槽100t的側(cè)壁100s之間。

另一實施例中，半導體結(jié)構(gòu)10可不包括氧化物間隔層(未繪示于圖中)，而刻蝕阻擋結(jié)構(gòu)300的第一側(cè)壁310鄰接凹槽100t的側(cè)壁100s。換言之，刻蝕阻擋結(jié)構(gòu)300可延伸至并接觸凹槽100t的側(cè)壁100s。

實施例中，圖1、圖2B～圖2C所示，刻蝕阻擋結(jié)構(gòu)300的一第二側(cè)壁320可位于疊層結(jié)構(gòu)200的水平延伸區(qū)H中。

實施例中，圖1、圖2B～圖2C所示，刻蝕阻擋結(jié)構(gòu)300的一底表面330可直接接觸凹槽100t的一底面100b。

換言之，刻蝕阻擋結(jié)構(gòu)300可覆蓋疊層結(jié)構(gòu)200的垂直延伸區(qū)V沿X-Z方向的剖面，位于刻蝕阻擋結(jié)構(gòu)300沿Y方向兩側(cè)的導電層210藉由刻蝕阻擋結(jié)構(gòu)300而分隔開來。

實施例中，如圖1所示，刻蝕阻擋結(jié)構(gòu)300和第一填充切槽410之間相隔的距離D1例如是20～200納米(nm)。實施例中，存儲結(jié)構(gòu)800的剖面寬度例如是5～100納米。

實施例中，如圖2A～圖2C圖所示，半導體結(jié)構(gòu)10更可包括一介電結(jié)構(gòu)400和多個接觸插塞510/520。介電結(jié)構(gòu)400位于基板100和疊層結(jié)構(gòu)200上。接觸插塞510/520形成于介電結(jié)構(gòu)400之中，其中每一個接觸插塞510/520分別電性連接至疊層結(jié)構(gòu)200的垂直延伸區(qū)V中的每一個對應的導電層210。

實施例中，如圖1所示，半導體結(jié)構(gòu)10更可包括一第二填充切槽420。第二填充切槽420形成于疊層結(jié)構(gòu)200中，刻蝕阻擋結(jié)構(gòu)300位于第一填充切槽410和第二填充切槽420之間。實施例中，刻蝕阻擋結(jié)構(gòu)300和第二填充切槽420之間相隔的距離D2例如是20～200納米。

一實施例中，第一填充切槽410和第二填充切槽420可分別包括一絕緣層和一導電填充物，其中絕緣層形成于一切槽的表面上，導電填充物形成于此絕緣層上并填充此切槽。實施例中，絕緣層例如是氧化硅層，導電填充物例如是氮化鈦(TiN)及鎢，其中氮化鈦層形成于絕緣層上，而鎢形成于氮化鈦層上并填充此切槽。另一實施例中，第一填充切槽410和第二填充切槽420可分別包括一絕緣填充物。實施例中，第一填充切槽410和第 二填充切槽420之間的距離例如是約1000微米。

實施例中，疊層結(jié)構(gòu)200的垂直延伸區(qū)V中的導電層210和絕緣層220更位于刻蝕阻擋結(jié)構(gòu)300和第二填充切槽420之間。

實施例中，垂直延伸區(qū)V中的導電層210和絕緣層220形成于刻蝕阻擋結(jié)構(gòu)300上并直接接觸刻蝕阻擋結(jié)構(gòu)300，因此即使導電層210和絕緣層220沿Z方向垂直延伸且沿X方向具有很小的厚度，仍可以獲得刻蝕阻擋結(jié)構(gòu)300所提供的良好的支撐，導電層210不會變形或垮掉，以提供疊層結(jié)構(gòu)200和接觸插塞510/520之間良好且穩(wěn)定的電性接觸，進而提高半導體結(jié)構(gòu)10的穩(wěn)定性。

實施例中，疊層結(jié)構(gòu)200的水平延伸區(qū)H中的導電層210可包括多晶硅、鎢、或前述兩者的組合，疊層結(jié)構(gòu)200的垂直延伸區(qū)V中的導電層210可包括鎢。垂直延伸區(qū)V中的導電層210電性連接至接觸插塞510/520，而鎢的阻值小于多晶硅的阻值，如此一來，垂直延伸區(qū)V中的導電層210包括鎢可以大幅降低疊層結(jié)構(gòu)的電性接觸端(pickup region)的阻值。

實施例中，半導體結(jié)構(gòu)例如是一三維存儲裝置的主要結(jié)構(gòu)，導電層210例如是字線。

圖1A繪示本發(fā)明的另一實施例的半導體結(jié)構(gòu)20的上視圖。本實施例中與前述實施例相同或相似的元件是沿用同樣或相似的元件標號，且相同或相似元件的相關說明請參考前述，在此不再贅述。

如圖1A所示，實施例中，刻蝕阻擋結(jié)構(gòu)300可包括多個刻蝕阻擋塊(etching stop block)300’。此些刻蝕阻擋塊300’中，最靠近第一填充切槽410的一個刻蝕阻擋塊300’和第一填充切槽410之間相隔的距離D1例如是20～200納米，最靠近第二填充切槽420的一個刻蝕阻擋塊300’和第二填充切槽420之間相隔的距離D2例如是20～200納米。

圖3～圖12A繪示依照本發(fā)明的一實施例的一種半導體結(jié)構(gòu)的制造方法示意圖。

如圖3所示，提供具有凹槽100t的基板100。實施例中，例如進行一刻蝕工藝以形成凹槽100t于基板100中。實施例中，可選擇性地形成氧化物間隔層600在凹槽100t的側(cè)壁100s上。

如圖4～圖5所示，形成疊層結(jié)構(gòu)于凹槽100t中。實施例中，形成疊 層結(jié)構(gòu)于凹槽100t中的制造方法例如包括以下步驟。

如圖4所示，可形成多個材料層230和多個絕緣層220，材料層230和絕緣層220交錯設置疊層于凹槽100t中和基板100上。實施例中，材料層230可以是導電材料層或是犧牲層。導電材料層例如包括多晶硅，犧牲層例如包括氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)或上述的任意組合。本實施例中，絕緣層220為氧化硅，而材料層230例如是犧牲層，其材質(zhì)為氮化硅。

如圖5所示，平坦化材料層230和絕緣層220，使得材料層230和絕緣層220與基板100的上表面100a共表面，接著形成介電材料730于材料層230和絕緣層220上，并形成頂蓋層(cap layer)710以及硬掩模層720于平坦化的材料層230、絕緣層220及基板100的上表面100a上。實施例中，頂蓋層710例如是氧化硅層，硬掩模層720例如是氮化硅層。至此，形成如圖5所示的疊層結(jié)構(gòu)5200，疊層結(jié)構(gòu)5200具有水平延伸區(qū)H及垂直延伸區(qū)V，垂直延伸區(qū)V沿凹槽100t的側(cè)壁100s延伸，材料層230和絕緣層220交錯設置疊層于凹槽100t中。于后續(xù)步驟中將材料層230置換為導電材料后，則形成疊層結(jié)構(gòu)200。

如圖6～圖7B所示，形成刻蝕阻擋結(jié)構(gòu)300于疊層結(jié)構(gòu)5200的垂直延伸區(qū)V中。形成刻蝕阻擋結(jié)構(gòu)300的制造方法例如包括以下步驟。

圖6A繪示沿圖6的剖面線6A-6A’的剖面示意圖，圖6B繪示沿圖6的剖面線6B-6B’的剖面示意圖。如圖6～圖6B所示，形成一凹槽6300于疊層結(jié)構(gòu)5200的垂直延伸區(qū)V中。實施例中，例如以一刻蝕工藝形成凹槽6300，此刻蝕工藝對于材料層230和絕緣層220不具有選擇比。

如圖6和圖6B所示，實施例中，凹槽6300的一端可延伸至氧化物間隔層600，而凹槽6300的另一端可延伸至水平延伸區(qū)H中。另一實施例中，凹槽6300的一端甚至可以延伸至暴露出凹槽100t的側(cè)壁100s(未繪示于圖中)。再者，實施例中，凹槽6300的底部可暴露出凹槽100t的底面100b。

圖7A繪示沿圖7的剖面線7A-7A’的剖面示意圖，圖7B繪示沿圖7的剖面線7B-7B’的剖面示意圖。如圖7～圖7B所示，填入刻蝕阻擋材料于凹槽6300中以形成刻蝕阻擋結(jié)構(gòu)300。填入刻蝕阻擋材料后，更可進行一 化學機械研磨工藝以平坦化刻蝕阻擋結(jié)構(gòu)300的表面。

圖8A繪示沿圖8的剖面線8A-8A’的剖面示意圖，圖8B繪示沿圖8的剖面線8B-8B’的剖面示意圖，圖8C繪示沿圖8的剖面線8C-8C’的剖面示意圖。如圖8～圖8C所示，形成存儲結(jié)構(gòu)800。于此步驟中，此些存儲結(jié)構(gòu)800垂直穿過疊層結(jié)構(gòu)5200的水平延伸區(qū)H中的材料層230和絕緣層220。于后續(xù)步驟中將材料層230置換為導電材料后，則此些存儲結(jié)構(gòu)800垂直穿過疊層結(jié)構(gòu)200的水平延伸區(qū)H中的導電層210和絕緣層220。

如圖8～圖8C所示，形成存儲結(jié)構(gòu)800的制造方法例如包括以下步驟。先以刻蝕工藝形成多個貫穿開口(through opening)，此些貫穿開口垂直穿過疊層結(jié)構(gòu)5200的水平延伸區(qū)H中的材料層230和絕緣層220，且此刻蝕工藝對于材料層230和絕緣層220不具有選擇比。接著形成存儲層810于貫穿開口的側(cè)壁上，接著形成信道層820于存儲層810上，再填入絕緣材料830于貫穿開口中的通道層820上。實施例中，如圖8C所示，貫穿開口垂直向下延伸至基板100中。另一實施例中，貫穿開口亦可垂直向下延伸并停止于基板100的表面(未繪示于圖中)。

實施例中，存儲層810例如是氧化硅-氮化硅-氧化硅(oxide-nitride-oxide，ONO)的復合層、氧化硅-氮化硅-氧化硅-氮化硅-氧化硅(oxide-nitride-oxide-nitride-oxide，ONONO)的復合層或氧化硅-氮化硅-氧化硅-氮化硅-氧化硅-氮化硅-氧化硅(oxide-nitride-oxide-nitride-oxide-nitride-oxide，ONONONO)的復合層，但不以此為限。通道層820例如是無摻雜的多晶硅。絕緣材料830例如是氧化硅、氮化硅、或其他適合的介電材料。

一實施例中，存儲結(jié)構(gòu)800可以全部形成于水平延伸區(qū)H中(未繪示于圖中)。一實施例中，如圖8C所示，一些存儲結(jié)構(gòu)800可以形成于刻蝕阻擋結(jié)構(gòu)300中。

如圖9～圖12B所示，形成第一填充切槽410于疊層結(jié)構(gòu)200中，其中垂直延伸區(qū)V中的導電層210和絕緣層220位于刻蝕阻擋結(jié)構(gòu)300和第一填充切槽410之間。實施例中，如圖9～圖12B所示，更可形成第二填充切槽420于疊層結(jié)構(gòu)200中，其中刻蝕阻擋結(jié)構(gòu)300位于第一填充切槽410和第二填充切槽420之間。形成第一填充切槽410、第二填充切槽420 和疊層結(jié)構(gòu)200的導電層210的制造方法例如包括以下步驟。

圖9A繪示沿圖9的剖面線9A-9A’的剖面示意圖，圖9B繪示沿圖9的剖面線9B-9B’的剖面示意圖。如圖9～圖9B所示，形成一第一切槽910和一第二切槽920于疊層結(jié)構(gòu)5200中，第一切槽910和第二切槽920穿過疊層結(jié)構(gòu)5200的垂直延伸區(qū)V和水平延伸區(qū)H中的材料層230和絕緣層220。實施例中，例如是以一刻蝕工藝形成第一切槽910和第二切槽920，且此刻蝕工藝對于材料層230和絕緣層220不具有選擇比。

圖10A繪示沿圖10的剖面線10A-10A’的剖面示意圖，圖10B繪示沿圖10的剖面線10B-10B’的剖面示意圖，圖10C繪示沿圖10的剖面線10C-10C’的剖面示意圖。如圖10～圖10C所示，移除垂直延伸區(qū)V中的材料層230。

如圖10～圖10C所示，本實施例中，材料層230例如是犧牲層，以磷酸(H3PO4)溶液作為刻蝕液，磷酸溶液通過第一切槽910和第二切槽920而將垂直延伸區(qū)V和水平延伸區(qū)H中的材料層230移除而形成空位240。同時，刻蝕液亦可以將硬掩模層720一并移除。

如圖10～圖10C所示，由于水平延伸區(qū)H沿Y方向的寬度D3可以很長，例如是約1000微米(μm)，因此需經(jīng)由刻蝕液的過刻蝕(over etching)，而能夠?qū)⑺窖由靺^(qū)H中位于第一切槽910和第二切槽920之間的所有材料層230(犧牲層)均移除。此步驟中，由于垂直的存儲結(jié)構(gòu)800穿過水平延伸區(qū)H，一層一層被空位240間隔開來的絕緣層220可以經(jīng)由垂直的存儲結(jié)構(gòu)800而得到支撐，經(jīng)由第一切槽910和第二切槽920導入刻蝕液進行過刻蝕而可以把所有材料層230都刻蝕掉，而被空位240間隔開來的絕緣層220卻可以經(jīng)由多個垂直的存儲結(jié)構(gòu)800支撐住而不會垮掉。

如圖10～圖10C所示，相較于水平延伸區(qū)H沿Y方向的寬度D3，垂直延伸區(qū)V中的刻蝕阻擋結(jié)構(gòu)300和第一切槽910以及第二切槽920之間的距離D1和D2相對而言短得多，例如約20～200納米。相較于沒有設置刻蝕阻擋結(jié)構(gòu)300的情況，當垂直延伸區(qū)V中垂直延伸的材料層230被移除，則剩下被空位240間隔開來的垂直延伸的絕緣層220很容易變形或垮掉。根據(jù)本發(fā)明的實施例，由于距離D1和D2相對而言較短，因此經(jīng)由刻蝕液的過刻蝕可以輕易地完全移除垂直延伸區(qū)V中的材料層230并且停 止于刻蝕阻擋結(jié)構(gòu)300；再者，間隔開來的絕緣層220垂直延伸且形成于刻蝕阻擋結(jié)構(gòu)300上，也就是說，絕緣層220直接接觸刻蝕阻擋結(jié)構(gòu)300，因此絕緣層220可以獲得刻蝕阻擋結(jié)構(gòu)300所提供的良好的支撐，不會變形或垮掉，進而穩(wěn)定住工藝中的整個結(jié)構(gòu)體。

另一實施例中，材料層230例如是導電材料層，例如包括多晶硅，則亦可以調(diào)整刻蝕液的過刻蝕程度，僅完全移除垂直延伸區(qū)V中的材料層230并且停止于刻蝕阻擋結(jié)構(gòu)300，而僅部分移除水平延伸區(qū)H中鄰接第一切槽910以及第二切槽920的部分材料層230(未繪示于圖中)。如此一來，垂直延伸區(qū)V的絕緣層220仍然可以獲得刻蝕阻擋結(jié)構(gòu)300所提供的良好的支撐，不會變形或垮掉，而可以穩(wěn)定住工藝中的整個結(jié)構(gòu)體。

圖11A繪示沿圖11的剖面線11A-11A’的剖面示意圖，圖11B繪示沿圖11的剖面線11B-11B’的剖面示意圖，圖11C繪示沿圖11的剖面線11C-11C’的剖面示意圖。如圖11～圖11C所示，形成導電層210。

本實施例中，例如將導電材料通過第一切槽910和第二切槽920填入垂直延伸區(qū)V和水平延伸區(qū)H中的材料層230移除后的空位240，以形成導電層210。

如圖11～圖11C所示，通過第一切槽910和第二切槽920導入導電材料至空位240中。例如，以沉積工藝先形成一層高介電常數(shù)材料層于空位240中的存儲結(jié)構(gòu)800的外壁、及空位240的內(nèi)壁上，高介電常數(shù)材料層例如可包括氧化鋁(AlO_x)或氧化鉿(HfO₂)。接著，形成導電填充物于此高介電常數(shù)材料層上并填充空位240。實施例中，導電填充物例如包括氮化鈦及鎢，其中氮化鈦層形成于高介電常數(shù)材料層上，而鎢形成于氮化鈦層上并填充空位240。

接著，將一刻蝕液通過第一切槽910和第二切槽920，將從空位240突出至第一切槽910和第二切槽920內(nèi)的導電填充物移除，而使得填充于不同空位240中的各個導電填充物部分彼此斷開而電性絕緣，而形成導電層210。至此，形成疊層結(jié)構(gòu)200。

另一實施例中，材料層230例如是導電材料層，例如包括多晶硅，則水平延伸區(qū)H中的材料層230并不全部移除，而將導電材料通過第一切槽910和第二切槽920填入垂直延伸區(qū)V中的材料層230移除后的形成的空 位240。如此一來，填入垂直延伸區(qū)V中的空位240的導電材料以及水平延伸區(qū)H中的材料層230(導電材料層)形成導電層210。

圖12A繪示沿圖12的剖面線12A-12A’的剖面示意圖，圖12B繪示沿圖12的剖面線12B-12B’的剖面示意圖。如圖12～圖12B所示，形成第一填充切槽410和第二填充切槽420。

一實施例中，例如以沉積工藝先形成絕緣層于切槽的表面上，接著形成導電填充物于此絕緣層上并填充切槽。絕緣層可包括二氧化硅(SiO₂)、氮化硅(SiN)或低介電常數(shù)材料。導電填充物例如包括氮化鈦及鎢，其中氮化鈦層形成于絕緣層上，而鎢形成于氮化鈦層上并填充切槽。

另一實施例中，例如填入一絕緣填充物于第一切槽910和第二切槽920中以形成第一填充切槽410和第二填充切槽420。

實施例中，填入導電填充物或絕緣填充物于第一切槽910和第二切槽920中之后，可進行一化學機械研磨工藝以平坦化第一填充切槽410和第二填充切槽420的上表面。

圖13A繪示沿第13圖的剖面線13A-13A’的剖面示意圖。如第13～13A圖所示，形成介電結(jié)構(gòu)400于基板100和疊層結(jié)構(gòu)200上。

請參照圖1、圖2A～圖2C，形成接觸插塞510/520于介電結(jié)構(gòu)400之中，其中各個接觸插塞510/520分別電性連接至疊層結(jié)構(gòu)200的垂直延伸區(qū)V中的各個導電層210。舉例而言，位于鄰近第一填充切槽410的接觸插塞510電性連接至奇數(shù)條的導電層210，而位于鄰近第二填充切槽420的接觸插塞520電性連接至偶數(shù)條的導電層210。如此一來，相較于將所有接觸插塞配置于同一側(cè)且同一排的設計，根據(jù)本發(fā)明的實施例，接觸插塞510/520交錯電性連接至間隔的導電層210可以增大X方向的接觸插塞的節(jié)距，降低工藝可以產(chǎn)生的錯位誤差。

依照本發(fā)明的另一實施例的半導體結(jié)構(gòu)的制造方法中，請參照圖1A和圖6～圖7B，可形成多個凹槽6300于疊層結(jié)構(gòu)5200的垂直延伸區(qū)V中，再填入刻蝕阻擋材料于多個凹槽6300中以形成多個刻蝕阻擋結(jié)構(gòu)300’，而形成如圖1A所示的半導體結(jié)構(gòu)20。

綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神 和范圍內(nèi)，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視隨附的權利要求范圍所界定的為準。