本申請是有關于一種封裝結構及其制造方法，且特別是有關于一種芯片的封裝結構及其制造方法。

背景技術：

近年來由于多媒體的蓬勃發(fā)展，數(shù)碼圖片使用愈趨頻繁，相對應許多圖片處理裝置的需求也愈來愈多。現(xiàn)今許多數(shù)碼圖片產(chǎn)品，包括電腦網(wǎng)絡攝影機(web camera)，數(shù)碼照相機(digital camera)，甚至光學掃描器(scanner)及圖片電話等，皆是通過圖片傳感器(image sensor)來獲取圖片。圖片傳感器包括電荷耦合元件圖片傳感芯片(CCD image sensor chip)及互補式金氧半導體圖片傳感芯片(CMOS image sensor chip)等，可以靈敏地接收影物(scene)所發(fā)出的光線，并將此光線轉(zhuǎn)換為數(shù)字信號。由于這些圖片傳感芯片需要接收光源，因此其封裝方式與一般電子產(chǎn)品有所不同。

傳統(tǒng)進行CMOS圖片傳感(CMOS Image Sensor,簡稱CIS)的芯片尺寸封裝(Chip Scale Package,簡稱CSP)時，會先將一整層的阻擋層形成于具有多個芯片的晶圓上，再進行圖案化制程，以移除覆蓋芯片的部分阻擋層而形成框圍芯片的阻擋結構(DAM)。然而，由于阻擋結構須具有一定的厚度以維持其支撐力及結構強度，在此情況下，移除覆蓋芯片的部分阻擋層時則易因其厚度較厚而無法完全移除，因而容易有殘留物殘留在阻擋結構與感光區(qū)之間，影響制程的良率，或者需增加阻擋結構與感光區(qū)之間的間距，以維持一定的安全距離，然而，此做法會限制阻擋結構的寬度，進而影響封裝結構的可靠度。

技術實現(xiàn)要素：

本申請?zhí)峁┮环N封裝結構及其制造方法，其可提升制程良率。

本申請的封裝結構制造方法包括下列步驟。首先，提供晶圓，前述晶圓 包括多個陣列排列的芯片。形成阻擋層在晶圓上且阻擋層覆蓋前述多個芯片。對阻擋層進行圖案化制程，以形成阻擋結構，其中阻擋結構包括多個第一框圍部、多個第二框圍部以及多個階梯狀開口，各第一框圍部突出于對應的第二框圍部以與對應的第二框圍部共同定義出各階梯狀開口。階梯狀開口分別暴露芯片。最后，設置基板在阻擋結構上以覆蓋晶圓以及阻擋結構。

在本申請的一實施例的封裝結構制造方法，其中晶圓可包括多個切割道，前述多個切割道設置在多個芯片之間，以分隔各個芯片。在此實施例中，還包括在設置基板在阻擋結構上之后，沿多個切割道切割晶圓，以形成多個彼此獨立的封裝結構。

本申請的封裝結構包括芯片、阻擋結構以及基板。芯片包括基材以及感光部，感光部位于基材上。阻擋結構設置在芯片上并包括第一框圍部、第二框圍部以及階梯狀開口，第一框圍部與第二框圍部共同框圍感光部而定義出階梯狀開口，階梯狀開口暴露感光部，且第一框圍部位于基材上并突出于第二框圍部?；逶O置在阻擋結構上并覆蓋芯片以及阻擋結構。

在本申請的一實施例中，上述的圖案化制程的步驟還包括：首先，形成圖案化光罩層在阻擋層上，其中圖案化光罩層包括多個圖案化開口。芯片分別位于圖案化開口在晶圓上的正投影范圍內(nèi)，各圖案化開口包括第一開口以及多個第二開口，第二開口分別環(huán)繞第一開口，以分別暴露對應的部分阻擋層，且第二開口的開口面積往遠離第一開口的方向逐漸減小。接著，對阻擋層進行曝光顯影制程，以移除被圖案化開口所暴露的部分阻擋層而形成階梯狀開口。

在本申請的一實施例中，上述的圖案化制程的步驟還包括：形成圖案化光罩層在阻擋層上，其中圖案化光罩層包括多個光罩圖案，分別覆蓋芯片在阻擋層上的正投影范圍，各光罩圖案包括光阻部以及多個第一開口，第一開口分別環(huán)繞光阻部設置，并暴露對應的部分阻擋層，且第一開口的開口面積往遠離光阻部的方向逐漸增大。接著，對阻擋層進行曝光顯影制程，以移除多個圖案化開口中未被多個第一開口所暴露的部分阻擋層而形成多個階梯狀開口。

在本申請的一實施例的封裝結構制造方法，上述的各個第一框圍部至對應的芯片的最短距離小于200微米。

在本申請的一實施例的封裝結構制造方法，上述的各個第一框圍部至對應的芯片的最短距離小于對應的第二框圍部至對應的芯片的最短距離。

在本申請的一實施例的封裝結構制造方法，上述的阻擋結構為一體成型。

在本申請的一實施例的封裝結構制造方法，上述的基板為透明基板。

在本申請的一實施例的封裝結構制造方法，上述的多個芯片為圖片傳感芯片。

在本申請的一實施例的封裝結構制造方法，還包括設置第一線路層在晶圓的上表面，多個芯片電性連接第一線路層。另外，此實施例的制造方法還包括：形成多個導通孔于晶圓。接著，形成第二線路層在晶圓相對上表面的下表面，且多個導通孔電性連接第一線路層以及第二線路層。最后，形成多個焊球于下表面，且多個焊球電性連接第二線路層。

在本申請的一實施例中，前述封裝結構還包括第一線路層、第二線路層、多個導通孔以及多個焊球。第一線路層設置在基材的上表面，感光部位于上表面并電性連接第一線路層。第二線路層設置在基材相對上表面的下表面。多個導通孔設置于基材并電性連接第一線路層以及第二線路層。多個焊球設置于下表面并電性連接第二線路層。

基于上述，本申請利用圖案化制程而形成具有階梯狀開口的阻擋結構，以降低阻擋結構最靠近感光區(qū)的部分的厚度，因而可減少阻擋結構因厚度較厚而在圖案化制程后易產(chǎn)生阻擋結構殘留或移除不均的情形。此外，若阻擋結構在圖案化制程之后仍有少數(shù)殘留物的情形，也可通過其階梯狀的開口而輕易將待移除的殘留物清除。因此，本申請確實可有效提升制程良率，并提升封裝結構整體的可靠性。

為讓本申請的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1是本申請的一實施例的一種封裝結構制造方法流程圖；

圖2A-2F是本申請一實施例的一種封裝結構示意圖；

圖3是本申請另一實施例的一種封裝結構的剖面示意圖；

圖4A-4E是本申請另一實施例的一種封裝結構的剖面示意圖。

附圖標記說明：

100：封裝結構；

110：晶圓；

110a：切割道；

112、212：第一線路層；

114、214：基材；

118a：導通孔；

118b：電鍍層；

120、220：感光部；

125、225：芯片；

130、130'：阻擋層；

132a、134a、136a、138a：待移除框圍部；

140：阻擋結構；

142：第一框圍部；

144：第二框圍部；

146：第三框圍部；

148：第四框圍部；

160、265：第二線路層；

170：防焊層；

180、280：基板；

190、290：焊球；

230：第一阻擋層；

230a：第一待移除阻擋結構；

232：第一開口區(qū)域；

240：第一阻擋結構；

250：第二阻擋層；

250a：第二待移除阻擋結構；

252；第二開口區(qū)域；

260：第二阻擋結構；

A、A'、B、C：圖案化光罩層；

A1、A2'：第一開口；

A1'：光阻部；

A2：第二開口；

S：階梯狀開口。

具體實施方式

有關本申請的前述及其他技術內(nèi)容、特點與功效，在以下配合附圖的各實施例的詳細說明中，將可清楚的呈現(xiàn)。以下實施例中所提到的方向用語，例如：“上”、“下”、“前”、“后”、“左”、“右”等，僅是參考附圖的方向。因此，使用的方向用語是用來說明，而并非用來限制本申請。并且，在下列各實施例中，相同或相似的元件將采用相同或相似的標號。

圖1是本申請的一實施例的一種封裝結構制造方法流程圖。圖2A-2F是本申請一實施例的一種封裝結構示意圖。本實施例的封裝結構的制作方法包括下列步驟。請同時參考圖1以及圖2A，首先，提供如圖2A所示的晶圓110，且晶圓110包括多個陣列排列的芯片125(步驟S01)。在本實施例中，前述芯片125可為圖片傳感芯片(CMOS Image Sensor,簡稱CIS)，當然，本申請并不局限芯片125的種類。此外，晶圓110包括多個切割道110a，切割道110a分隔各個芯片125。在此需注意的是，為保持圖面整潔，圖2B至圖2F僅示出圖2A中沿A-A’線剖面的制作流程圖，也就是針對晶圓110中的其中一個芯片125的制作流程詳細說明本申請的封裝結構的制造方法。

請參考圖2B，具體來說，芯片125包括基材114以及感光部120，感光部120位于基材114上，基材114可包括第一線路層112，設置在基材114的上表面，感光部120則可設置于此上表面并電性連接第一線路層112。

接著，形成如圖2B所示的阻擋層130在晶圓110上(步驟S02)。具體來說，阻擋層130可全面性形成在晶圓110上并覆蓋各芯片125的感光部120以及基材114，本實施例的阻擋層130可例如具有在曝光之后會呈現(xiàn)裂解狀態(tài)的特性(正型感光材料)或可以鍵結的特性(負型感光材料)。

請接續(xù)參照圖2C以及圖2E，對阻擋層130進行圖案化制程，以形成如圖2E所示的阻擋結構140(步驟S03)。前述的圖案化制程可為曝光及顯影制程。詳細而言，本實施例的圖案化制程可包括下列步驟，首先，如圖2C 所示先形成圖案化光罩層A在阻擋層130之上，其中，圖案化光罩層A包括多個圖案化開口(圖2C僅示出一個圖案化開口做舉例說明)，如圖2A所示的多個芯片125分別位于上述的多個圖案化開口于晶圓110上的正投影范圍內(nèi)。換句話說，芯片125分別位于圖案化開口的垂直投影范圍內(nèi)。各圖案化開口可如圖2C所示包括分別暴露對應部分阻擋層130的第一開口A1以及多個第二開口A2。芯片125的感光部120位于第一開口A1在基材114上的正投影范圍P1內(nèi)。多個第二開口A2分別環(huán)繞第一開口A1，且第二開口A2的開口面積往遠離第一開口A1的方向逐漸減小。當然，本實施例僅用以舉例說明，本申請并不限制第二開口的數(shù)量，只要第二開口A2的開口面積逐漸往遠離第一開口A1的方向減小即可。

接著，進行曝光制程，使光線沿圖2C中箭頭的方向由圖案化光罩層A遠離芯片125的一側朝向阻擋層130照射。由于本申請將圖案化光罩層A設計成具有多個不同尺寸的開口，因此，光線照射至阻擋層130后，會因為感光材料解析度的關系，而使第一開口A1以及上述多個第二開口A2分別所對應的部分阻擋層130的解析度不同，導致其顯影后的深度不同。

之后，可進行顯影制程，以移除被上述第一開口A1以及第二開口A2所暴露的部分阻擋層130而形成如圖2E所示的階梯狀開口S。詳細來說，顯影制程是利用顯影劑移除芯片125上因曝光而呈現(xiàn)裂解狀態(tài)的阻擋層130而形成上述的階梯狀開口S。由于位于階梯狀開口S之外的阻擋層130未經(jīng)曝光，因此，此區(qū)域的阻擋層130并不溶于顯影劑而形成如圖2E所示的阻擋結構140。在本實施例中，各個阻擋結構140可至少包括第一框圍部142、第二框圍部144以及階梯狀開口S。更具體而言，阻擋結構140可如圖2C所示由靠近基材114的一側至遠離基材114的一側依序包括第一框圍部142、第二框圍部144、第三框圍部146以及第四框圍部148，其中，第一框圍部142即對應至圖案化光罩層A的第一開口A1，而第二框圍部144、第三框圍部146以及第四框圍部148則分別對應開口面積逐漸往遠離第一開口A1的方向減小的多個第二開口A2。阻擋結構140為一體成型，且第一框圍部142、第二框圍部144、第三框圍部146以及第四框圍部148可共同框圍芯片125的感光部120并共同定義出暴露感光部120的階梯狀開口S。其中，第一框圍部142至感光部120的最短距離D1可小于200微米，且也小于第二框圍部144至 感光部120的最短距離。同理，第二框圍部144至感光部120的最短距離小于第三框圍部146至感光部120的最短距離，且第三框圍部146至感光部120的最短距離小于第四框圍部148至感光部120的最短距離。

由于阻擋結構通常需具有一定的厚度，以維持其支撐性及結構強度(目前一般的阻擋結構的厚度約為45微米左右)。因此，本實施例利用具有多個尺寸不同的開口A1、A2的圖案化光罩層A來對阻擋層130進行圖案化制程，以在阻擋層130上形成階梯狀開口S而定義出阻擋結構140，因而可減少在圖案化制程后容易在感光部120周圍有阻擋結構140殘留或移除不均的情形。

此外，參考圖2D，若阻擋層130在圖案化制程之后仍有少數(shù)殘留物的情形，使得階梯狀開口S之中仍存在著需移除的待移除框圍部132a/134a/136a/138a，或著，也有可能因為制作上的需要而需移除位于階梯狀開口S區(qū)域之外的部分阻擋結構140，則可依下述的步驟而輕易移除。舉例而言，若在圖案化制程之后，在第一框圍部142、第二框圍部144、第三框圍部146以及第四框圍部148旁還分別存在著第一待移除框圍部132a、第二待移除框圍部134a、第三待移除框圍部136a以及第四待移除框圍部138a，由于本申請將阻擋結構140設計成階梯狀結構，因此，第一待移除框圍部132a可輕易地從第一框圍部142移動至第二框圍部144、再移動至第三框圍部146，接著再移動至第四框圍部148之上，進而將第一待移除框圍部132a通過顯影而移除。然而，第一待移除框圍部132a也可移動至第二框圍部144或第三框圍部146后即通過顯影而移除，本申請并不以第一待移除框圍部132a的移動位置為限。通過此方式，本申請可有效避免感光部120周圍有阻擋結構140殘留或移除不均的情形發(fā)生，進而可提升制程良率，并可縮短阻擋結構140與感光部120之間的間距。同理，在其他實施方式中，第二待移除框圍部134a、第三待移除框圍部136a以及第四待移除框圍部138a也可以同樣的方式移除，且本申請并不以各個待移除框圍部的移除順序為限。

之后，請接續(xù)參照圖2F，設置基板180在阻擋結構140上以覆蓋晶圓110的多個芯片125以及阻擋結構140(圖1的步驟S04)。在本實施例中，感光部120可包括圖片傳感芯片，而基板180則可為透明基板。在本實施例中，基板180為玻璃基板，當然，本實施例并不以此為限。更具體而言，參考圖2F，基板180是覆蓋在阻擋結構140之上。應注意的是，在此步驟之前，還可視 需求而在階梯狀開口S區(qū)域之中填充封裝膠體或螢光材料等材料。

此外，本實施例也可如圖2F所示形成貫穿基材114的多個導通孔118a。舉例而言，形成導通孔118a的方式可為機械鉆孔，并利用電鍍的方式在通孔的內(nèi)壁上形成電鍍層118b而形成導通孔118a。之后，再形成第二線路層160在基材114相對其上表面的下表面上，且導通孔118a電性連接第一線路層112以及第二線路層160，之后，再覆蓋防焊層170在第二線路層160上并暴露部分第二線路層160。最后再形成多個焊球190在基材114的下表面，且焊球190電性連接第二線路層160。

最后，參考圖1的步驟S05以及圖2A，沿著切割道110a切割晶圓110，及大致完成彼此獨立的多個封裝結構100的制作。

圖3是本申請另一實施例的一種封裝結構的剖面示意圖。在此必須說明的是，本實施例的封裝結構的制造方法與前述實施例的封裝結構制造方法相似，因此，本實施例沿用前述實施例的元件標號與部分內(nèi)容，其中采用相同的標號來表示相同或近似的元件，并且省略了相同技術內(nèi)容的說明。關于省略部分的說明可參考前述實施例，本實施例不再重復贅述。以下將針對本實施例的封裝結構的制造方法與前述實施例的差異做說明。

此實施例與前述實施例的差異在于，前述實施例所使用的阻擋層130是以正型光阻為例，而此實施例所使用的阻擋層130'是采用負型光阻，且為配合阻擋層130'的使用，此實施例的圖案化光罩層A'的形狀會與前述實施例的圖案化光罩層A相反，具體來說，本實施例的圖案化光罩層A'可包括多個光罩圖案，其分別覆蓋如圖2A所示的多個芯片125在阻擋層130'上的正投影范圍。各光罩圖案可如圖3所示包括光阻部A1'以及多個第一開口A2'，其中，光阻部A1'覆蓋芯片120在阻擋層130'上的正投影范圍。多個第一開口A2'分別環(huán)繞光阻部A1'設置，并暴露對應的部分阻擋層130，且多個第一開口A2'的開口面積往遠離光阻部A1'的方向逐漸增大。

之后，再對阻擋層130進行曝光顯影制程，以移除未被第一開口A2'所暴露的部分阻擋層130，而形成如圖2E所示的階梯狀開口。因此，本實施例是通過形成具有不同大小第一開口A2'的圖案化光罩層，使得阻擋層130經(jīng)圖案化制程后可形成具有類似階梯狀的阻擋結構，進而可避免現(xiàn)有因阻擋層130厚度較厚而導致移除不均的問題。

圖4A-4E是本申請另一實施例的一種封裝結構的剖面示意圖。此實施例與前述實施例相同或類似的元件以相同或類似的標號標示，并且省略了相同技術內(nèi)容的說明。關于省略部分的說明可參考前述實施例，本實施例不再重復贅述。此實施例與前述實施例不同之處在于，此實施例是利用多次圖案化制程而分別形成多個彼此以階梯狀堆疊的阻擋結構，舉例來說，本實施例是利用兩次圖案化制程而分別形成如圖4E所示的彼此以階梯狀堆疊的第一阻擋結構240以及第二阻擋結構260。當然，本申請并不限制阻擋結構的數(shù)量。

本實施例與前述實施例相同，皆具有如圖2A所示的包括多個陣列排列的芯片的晶圓，最后在封裝結構制作完成之后，再沿著晶圓上的切割道切割出多個封裝結構，關于此部分的方式與前述實施例相同，在此不再贅述。以下將針對晶圓中的單一芯片的制作流程做說明。詳細而言，請參考圖4A以及圖4B，在此實施例中的芯片225同樣包括基材214以及感光部220，且基材214還可包括第一線路層212。首先，形成第一阻擋結構240。第一阻擋結構240的制作方式是將第一阻擋層230覆蓋在基材214上，接著，再利用圖案化光罩層B對第一阻擋層230進行曝光制程，進而在第一阻擋層230中定義出第一開口區(qū)域232。此實施例是以正型光阻為例，然而，本申請并不以此為限。之后，再對第一阻擋層230進行顯影制程，以移除第一開口區(qū)域232中的第一阻擋層230并暴露出感光部220而形成第一阻擋結構240。然而，相似于前述實施例，此時的第一開口區(qū)域232之中也可能存在著需移除的第一待移除阻擋結構230a。

請接續(xù)參考圖4C及圖4D，接著形成第二阻擋結構260，第二阻擋結構260的制作方式與前述第一阻擋結構240的制作方式相似，故在此不再贅述，惟用以形成第二阻擋結構260的圖案化光罩層C的開口結構大于圖案化光罩層B的開口結構，以形成以階梯狀堆疊在第一阻擋結構240上的第二阻擋結構260。此實施例是以正型光阻為例，然而，本申請并不以此為限。此外，相似于前述實施例，第二阻擋結構260的第二開口區(qū)域252之中也可能存在著需移除的第二待移除阻擋結構250a。

在本實施例中，第一阻擋結構240以及第二阻擋結構260可共同定義出暴露感光部220的階梯狀開口區(qū)域，且其中第一阻擋結構240至感光部220的最短距離小于第二阻擋結構260至感光部220的最短距離，以使第一阻擋 結構240以及第二阻擋結構260共同構成類似于階梯狀的結構。接著，參考圖4E，利用此階梯狀結構將第一待移除阻擋結構230a以及第二待移除阻擋結構250a以相似于前述實施例的方法移除，再將基板280設置在第二阻擋結構260之上，且依序?qū)⒌诙€路層265以及焊球290形成在基材214的下表面。本申請并不以移除待移除阻擋結構230a、250a的順序為限，且也不以基板280以及第二線路層265的設置順序為限。此外，本實施例在覆蓋基板280在第二阻擋結構260前，也可如前述實施例所述，視需求而在第一開口區(qū)域232以及第二開口區(qū)域252之中填充封裝膠體或螢光材料等材料。應注意的是，此實施例在此是以兩層阻擋結構為例，且每層阻擋結構的厚度約為22微米，然而，也可具有更多層的阻擋結構以及不同的厚度，本申請并不以此為限。如此配置，此實施例即可通過多層阻擋結構的設計而可減少每層阻擋結構的厚度，進而在移除多余的阻擋結構時不易因阻擋結構的厚度太厚而產(chǎn)生移除不均的問題。

綜上所述，本申請通過形成具有不同大小開口的圖案化光罩層，使得阻擋層經(jīng)圖案化制程后可形成具有階梯狀開口的阻擋結構，以降低阻擋結構最靠近芯片的部分的厚度，進而可減少阻擋結構因厚度較厚而在圖案化制程后產(chǎn)生阻擋結構殘留或移除不均的情形。此外，若阻擋結構在圖案化制程之后仍有少數(shù)殘留物的情形，也可通過其階梯狀開口而輕易將待移除的殘留物清除。因此，本申請確實可有效提升制程良率，并提升封裝結構整體的可靠性。

最后應說明的是：以上各實施例僅用以說明本發(fā)明的技術方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質(zhì)脫離本發(fā)明各實施例技術方案的范圍。