本申請涉及顯示面板制備技術(shù)領(lǐng)域，更具體地說，涉及一種顯示面板、顯示裝置、陣列基板及其制作方法。

背景技術(shù)：

隨著顯示技術(shù)的不斷發(fā)展，顯示面板的應(yīng)用越來越廣泛。作為顯示面板的重要構(gòu)成部分，陣列基板的質(zhì)量很大程度上決定著顯示面板的顯示效果，其中，貫穿陣列基板的平坦層和鈍化層，且與薄膜晶體管的漏極區(qū)域?qū)?yīng)的通孔不但決定著顯示面板的開口率，而且決定著顯示面板的像素電極與薄膜晶體管的漏極的接觸電阻。

為了增加顯示面板的開口率，并且降低像素電極與薄膜晶體管漏極的接觸電阻，現(xiàn)有技術(shù)中通常采用平坦層和鈍化層同時刻蝕的方式形成通孔，但是隨著顯示面板顯示像素數(shù)量的不斷增加，陣列基板所需承載的器件(例如薄膜晶體管等)數(shù)量也會相應(yīng)的增加，這就要求平坦層具有較大的厚度，這樣一來在同時刻蝕形成通孔時所需要的刻蝕時間就會較長，如果在鈍化層表面涂覆較薄的光刻膠對鈍化層和平坦層進行同時刻蝕形成通孔時會使得在通孔形成后出現(xiàn)鈍化層被完全去除的情況，并且使平坦層出現(xiàn)垂直刻蝕的問題，從而增加通過通孔與薄膜晶體管漏極連接的像素電極的斷線風(fēng)險；而如果在鈍化層表面涂覆足夠的光刻膠對鈍化層和平坦層進行同時刻蝕形成通孔時，又會出現(xiàn)涂覆的光刻膠厚度達到機臺涂覆能力上限的情況，造成光刻膠的涂覆均一性差，以及光刻膠浪費的問題。

技術(shù)實現(xiàn)要素：

為解決上述技術(shù)問題，本發(fā)明提供了一種顯示面板、顯示裝置、陣列基板及其制作方法，以解決由于陣列基板的平坦層具有較大厚度，而導(dǎo)致的在對平坦層和鈍化層的同時刻蝕過程中出現(xiàn)的鈍化層完全去除、平坦層出現(xiàn)垂直刻蝕、光刻膠的涂覆均一性差以及光刻膠浪費的問題。

為解決上述技術(shù)問題，本發(fā)明實施例提供了如下技術(shù)方案：

一種陣列基板的制作方法，包括：

提供第一基板，所述第一基板表面具有像素驅(qū)動膜層以及位于所述像素驅(qū)動膜層背離所述第一基板表面的平坦層；

對所述平坦層進行減薄處理，形成凹槽，所述凹槽深入部分所述平坦層；

在所述平坦層背離所述第一基板一側(cè)依次形成導(dǎo)電層和鈍化層；

在所述鈍化層與所述凹槽對應(yīng)區(qū)域進行刻蝕，形成通孔，所述通孔貫穿所述鈍化層和其他所述平坦層，所述通孔在所述第一基板上的投影位于所述凹槽在所述第一基板上的投影內(nèi)；

在所述鈍化層背離所述第一基板一側(cè)表面形成像素電極層，所述像素電極層通過所述凹槽和通孔與所述像素驅(qū)動膜層連接。

可選的，所述像素驅(qū)動膜層的形成過程包括：

在所述第一基板表面形成沿第一方向排列的多條柵極線、沿第二方向排列的多條數(shù)據(jù)線以及位于所述柵極線與所述數(shù)據(jù)線限定區(qū)域中的薄膜晶體管，所述第一方向與所述第二方向交叉，其中，所述像素電極層通過所述凹槽和通孔與所述薄膜晶體管的漏極連接。

可選的，所述對所述平坦層進行減薄處理，形成凹槽包括：

利用半色調(diào)掩膜板對所述平坦層進行曝光，然后再對曝光后的平坦層進行顯影，去除位于所述半色調(diào)掩膜板覆蓋區(qū)域的部分平坦層；

對所述平坦層進行退火處理，形成凹槽，所述凹槽在所述第一基板上的投影與所述薄膜晶體管的漏極在所述第一基板上的投影至少部分重疊。

可選的，所述在所述鈍化層與所述凹槽對應(yīng)區(qū)域進行刻蝕，形成通孔包括：

在所述鈍化層背離所述第一基板一側(cè)表面涂覆光刻膠；

利用掩膜板對所述光刻膠進行曝光，再對曝光后的光刻膠進行顯影，顯影后形成光刻膠完全保留區(qū)域和光刻膠完全去除區(qū)域；其中，所述光刻膠完全去除區(qū)域?qū)?yīng)于所述薄膜晶體管的漏極區(qū)域；

以曝光顯影后的光刻膠為掩膜對所述鈍化層進行刻蝕，去除位于所述光刻膠完全去除區(qū)域的鈍化層及平坦層，形成通孔；

將剩下的光刻膠剝離。

一種陣列基板，包括：

第一基板，所述第一基板表面具有像素驅(qū)動膜層以及位于所述像素驅(qū)動膜層背離所述第一基板表面的平坦層；

位于所述平坦層背離所述第一基板一側(cè)的導(dǎo)電層和鈍化層；

位于所述鈍化層背離所述第一基板一側(cè)表面的像素電極層，所述像素電極層通過凹槽和通孔與所述像素驅(qū)動膜層連接，所述凹槽深入部分所述平坦層，所述通孔貫穿所述鈍化層和其他所述平坦層，所述通孔在所述第一基板上的投影位于所述凹槽在所述第一基板上的投影內(nèi)。

可選的，所述像素驅(qū)動膜層包括：位于所述第一基板表面沿第一方向排列的多條柵極線、沿第二方向排列的多條數(shù)據(jù)線以及位于所述柵極線與所述數(shù)據(jù)線限定區(qū)域中的薄膜晶體管，所述第一方向與所述第二方向交叉，其中，所述像素電極層通過所述凹槽和通孔與所述薄膜晶體管的漏極連接。

可選的，所述凹槽、所述通孔在垂直于所述第一基板且沿所述柵極線延伸方向上的截面為梯形，且所述梯形的短邊位于其長邊和所述第一基板之間，所述梯形的長邊為所述梯形的一組平行邊中長度較長的一條邊，所述梯形的短邊為所述梯形的一組平行邊中長度較短的一條邊。

可選的，所述通孔與所述鈍化層在垂直于所述第一基板上的厚度差由預(yù)設(shè)公式確定；

所述預(yù)設(shè)公式為：其中，D2為所述通孔與所述鈍化層在垂直于所述第一基板方向上的厚度差；L1≤3.5μm，為所述通孔的長邊長度；L2為所述通孔的短邊長度，其取值范圍為0μm-L1，不包括端點值；θ為所述通孔短邊一側(cè)內(nèi)角的補角。

可選的，所述凹槽在所述通孔兩側(cè)保留的底面長度大于所述鈍化層在平行于所述第一基板方向上的厚度。

一種顯示面板，包括相對設(shè)置的陣列基板和對向基板，其中，所述陣列基板為上述任一項所述的陣列基板。

一種顯示裝置，包括至少一個如上述一項所述的顯示面板。

從上述技術(shù)方案可以看出，本發(fā)明實施例提供了一種顯示面板、顯示裝置、陣列基板及其制作方法，其中，所述陣列基板的平坦層在進行通孔的刻蝕之前先進行減薄處理，形成深入部分所述平坦層的凹槽，以降低在對所述平坦層和鈍化層同時刻蝕時所述平坦層所需刻蝕的厚度，這樣就降低了在形成所述通孔時所述平坦層所需刻蝕的時間，避免了刻蝕過程中由于涂覆較薄的光刻膠而導(dǎo)致的所述鈍化層被完全去除的情況，也避免了由于較長的刻蝕時間使得所述平坦層出現(xiàn)垂直刻蝕的問題；同時，也正是由于降低了在對所述平坦層和鈍化層同時刻蝕時所述平坦層所需刻蝕的厚度，從而降低了需要在所述鈍化層表面涂覆的光刻膠厚度，避免了在對所述平坦層和鈍化層同時刻蝕形成所述通孔時涂覆的光刻膠達到機臺涂覆能力上限，造成的光刻膠涂覆均一性差，以及光刻膠浪費的問題。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本發(fā)明的一個實施例提供的陣列基板的制作方法的流程示意圖；

圖2、圖5-圖9為本發(fā)明的一個實施例提供的陣列基板的制作流程圖；

圖3為本發(fā)明的一個實施例提供的一種像素驅(qū)動膜層的俯視結(jié)構(gòu)示意圖；

圖4為本發(fā)明的一個實施例提供的一種薄膜晶體管的結(jié)構(gòu)示意圖；

圖10為本發(fā)明的一個實施例提供的一種像素驅(qū)動膜層的形成過程流程圖；

圖11為本發(fā)明的另一個實施例提供的一種陣列基板的制作方法的流程示意圖；

圖12為本發(fā)明的又一個實施例提供的一種陣列基板的制作方法的流程示意圖；

圖13為本發(fā)明的一個實施例提供的一種陣列基板的結(jié)構(gòu)示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

本發(fā)明實施例提供了一種陣列基板的制作方法，如圖1所示，圖1為所述陣列基板的制作方法的流程示意圖，包括：

S101：提供第一基板，所述第一基板表面具有像素驅(qū)動膜層以及位于所述像素驅(qū)動膜層背離所述第一基板表面的平坦層。

所述第一基板可以為玻璃基板或石英基板，本發(fā)明對所述第一基板的具體種類并不做限定，具體視實際情況而定。

參考圖2，圖2為所述陣列基板除導(dǎo)電層、鈍化層和像素電極層外的截面結(jié)構(gòu)示意圖；在圖2中示出了所述第一基板10、所述像素驅(qū)動膜層20以及所述平坦層30。

本發(fā)明的一個具體實施例提供了一種像素驅(qū)動膜層的具體構(gòu)成，如圖3所示，圖3為所述像素驅(qū)動膜層20的結(jié)構(gòu)示意圖，該像素驅(qū)動膜層20包括：

交叉設(shè)置且相互絕緣的多條數(shù)據(jù)線21和柵極線22，所述多條數(shù)據(jù)線21和柵極線22限定出多個顯示像素23；

與所述數(shù)據(jù)線21和所述柵極線22電連接的薄膜晶體管(Thin Film Transistor，TFT)，所述薄膜晶體管的柵極G與所述柵極線22連接，源極S與所述數(shù)據(jù)線21連接，當(dāng)所述陣列基板應(yīng)用于液晶顯示面板時，所述薄膜晶體管的漏極D與像素電極連接，在所述柵極線22的控制下，將所述數(shù)據(jù)線21輸入的數(shù)據(jù)顯示信號提供給與所述薄膜晶體管對應(yīng)的顯示像素23。

需要說明的是，所述薄膜晶體管可以是頂柵型薄膜晶體管，也可以是底柵型薄膜晶體管，本發(fā)明對此并不做限定，具體視實際情況而定。其中，頂柵和底柵是指薄膜晶體管的柵極G相對于有源層(或稱為溝道區(qū))的位置而定的，即：相對所述第一基板10，當(dāng)柵極G靠近所述第一基板10，所述有源層遠離所述第一基板10時，所述薄膜晶體管為底柵性薄膜晶體管，當(dāng)柵極G遠離所述第一基板10，所述有源層靠近所述第一基板10時，所述薄膜晶體管為頂柵型薄膜晶體管。

下面將以底柵型薄膜晶體管為例對薄膜晶體管的結(jié)構(gòu)進行說明，參考圖4，圖4為本發(fā)明的一個實施例提供的一種底柵型薄膜晶體管的結(jié)構(gòu)示意圖；在圖4中，所述有源層CR位于所述薄膜晶體管的柵極G遠離所述第一基板10一側(cè)，且位于所述薄膜晶體管的源極S和漏極D之間，所述有源層CR的制作材料為半導(dǎo)體材料，所述半導(dǎo)體材料為非晶硅、低溫多晶硅、金屬氧化物或低溫多晶氧化物；所述有源層CR與所述柵極G之間設(shè)置有柵絕緣層GI，且所述有源層CR設(shè)置于所述柵極G的正上方，即所述有源層CR在所述第一基板10上的投影覆蓋所述柵極G在所述第一基板10上的投影，其中，所述柵絕緣層GI可以為氮化硅層或氧化硅層，所述薄膜晶體管的柵極G與所述第一基板10之間具有緩沖層BF。

此外，圖3中示出的陣列基板還包括數(shù)據(jù)驅(qū)動電路24和柵極驅(qū)動電路25。所述數(shù)據(jù)驅(qū)動電路24與所述數(shù)據(jù)線21連接，所述數(shù)據(jù)驅(qū)動電路24用于在顯示階段通過所述數(shù)據(jù)線21向顯示像素23輸入數(shù)據(jù)顯示信號，以控制所述顯示面板進行顯示；所述柵極驅(qū)動電路25與柵極線22相連，用于在顯示階段通過柵極線22向薄膜晶體管提供掃描信號，以控制薄膜晶體管的開啟或關(guān)閉。

S102：對所述平坦層進行減薄處理，形成凹槽，所述凹槽深入部分所述平坦層。

參考圖5，圖5為經(jīng)過減薄處理后的所述陣列基板除導(dǎo)電層、鈍化層和像素電極層外的截面結(jié)構(gòu)示意圖。所述凹槽31在所述第一基板10上的投影與所述像素驅(qū)動膜層20的薄膜晶體管的漏極(附圖5中未示出)在所述第一基板10上的投影至少部分重疊。

S103：在所述平坦層背離所述第一基板一側(cè)依次形成導(dǎo)電層和鈍化層。

參考圖6，圖6為經(jīng)過步驟S103后的所述陣列基板除所述像素電極層外的截面結(jié)構(gòu)示意圖；附圖6中示出了所述第一基板10、像素驅(qū)動膜層20、平坦層30、導(dǎo)電層40和鈍化層50。所述導(dǎo)電層40的制作材料可以是氧化銦錫(Indium Tin Oxides，ITO)或摻銦氧化鋅(Indium-Doped Zinc Oxides，IZO)，本發(fā)明對此并不做限定，具體視實際情況而定。另外所述導(dǎo)電層40可以通過磁控濺射形成導(dǎo)電薄膜，然后對導(dǎo)電薄膜進行刻蝕形成所述導(dǎo)電層40，本發(fā)明對所述導(dǎo)電層40的具體形成過程并不做限定，具體視實際情況而定。

S104：在所述鈍化層與所述凹槽對應(yīng)區(qū)域進行刻蝕，形成通孔，所述通孔貫穿所述鈍化層和其他所述平坦層，所述通孔在所述第一基板上的投影位于所述凹槽在所述第一基板上的投影內(nèi)。

參考圖7和圖8，圖7和圖8為經(jīng)過步驟S104后的所述陣列基板除所述像素電極層外的截面結(jié)構(gòu)示意圖；附圖7和附圖8中示出了所述第一基板10、像素驅(qū)動膜層20、平坦層30、導(dǎo)電層40和鈍化層50以及所述通孔TH和所述凹槽31。圖7和圖8分別示出了兩種在所述凹槽31內(nèi)形成所述通孔TH后的結(jié)構(gòu)，具體地，在圖7中所述凹槽31在所述通孔TH兩側(cè)保留的底面長度W1等于所述鈍化層50在平行于所述第一基板10方向上的厚度W2，在圖7所示的結(jié)構(gòu)中形成像素電極層時，所述像素電極層會沿著所述鈍化層50和所述平坦層30的側(cè)壁形成的一條坡道直接與所述像素驅(qū)動膜層20連接，由于所述平坦層30的厚度較大，因此所述鈍化層50和所述平坦層30的側(cè)壁形成的坡道會比較長，在形成所述像素電極層時，會增加所述像素電極層的斷線風(fēng)險；在圖8中所述凹槽31在所述通孔TH兩側(cè)保留的底面長度W3大于所述鈍化層50在平行于所述第一基板10方向上的厚度W2，這樣在圖8中，所述鈍化層50在所述通孔TH兩側(cè)會分別保留有一個臺階FS，這樣接下來形成的像素電極層會經(jīng)過所述臺階FS以及兩個較短的坡道與所述像素驅(qū)動膜層20連接，減少了所述像素電極層在通過所述凹槽31和所述通孔TH與所述像素驅(qū)動膜層20連接時的斷線風(fēng)險。

需要說明的是，所述鈍化層50在平行于所述第一基板10方向上的厚度W2是指所述鈍化層50中平行于所述凹槽31的一條斜邊的部分鈍化層50在平行于所述第一基板10方向上的長度(即圖7和圖8中W2所標(biāo)注部分的長度)。

S105：在所述鈍化層背離所述第一基板一側(cè)表面形成像素電極層，所述像素電極層通過所述凹槽和通孔與所述像素驅(qū)動膜層連接。

參考圖9，圖9為經(jīng)過步驟S105后的陣列基板的截面結(jié)構(gòu)示意圖；圖9中示出了所述第一基板10、像素驅(qū)動膜層20、平坦層30、導(dǎo)電層40、鈍化層50和像素電極層60。同樣的，所述像素電極層60的制作材料可以是ITO或IZO，所述像素電極層60可以通過磁控濺射形成導(dǎo)電膜層，然后對導(dǎo)電膜層進行刻蝕形成所述像素電極層60，本發(fā)明對所述像素電極層60的制作材料和具體形成工藝并不做限定，具體是視實際情況而定。

在上述實施例的基礎(chǔ)上，在本發(fā)明的一個實施例中，如圖10所示，圖10為所述像素驅(qū)動膜層的形成過程的流程示意圖；所述像素驅(qū)動膜層的形成過程包括：

S1011：在所述第一基板10表面形成沿第一方向排列的多條柵極線22、沿第二方向排列的多條數(shù)據(jù)線21以及位于所述柵極線22與所述數(shù)據(jù)線21限定區(qū)域中的薄膜晶體管23，所述第一方向與所述第二方向交叉，其中，所述像素電極層通過所述凹槽31和通孔TH與所述薄膜晶體管的漏極D連接。

需要說明的是，所述多條柵極線22和多條數(shù)據(jù)線21可以通過磁控濺射的方式形成導(dǎo)電薄膜，然后經(jīng)過刻蝕工藝形成圖形，也可以通過分子束外延等方式形成導(dǎo)電薄膜，其制作材料可以是ITO或IZO，還可以是金屬材料，例如鉬、鋁、鉬鋁合金、鉬鎢合金等金屬。本發(fā)明對所述多條柵極線22和多條數(shù)據(jù)線21的制作材料和制備工藝并不做限定，具體視實際情況而定。

在上述實施例的基礎(chǔ)上，在本發(fā)明的另一個實施例中，如圖11所示，圖11為本實施例提供的一種陣列基板的制作方法的流程示意圖，所述對所述平坦層30進行減薄處理，形成凹槽31包括：

S1021：利用半色調(diào)掩膜板對所述平坦層30進行曝光，然后再對曝光后的平坦層30進行顯影，去除位于所述半色調(diào)掩膜板覆蓋區(qū)域的部分平坦層30。

所述半色調(diào)掩膜板具有部分透光的特性，可以對所述平坦層30進行部分曝光，使其曝光部分的所述平坦層30可以被顯影液顯影去除，從而達到去除位于所述半色調(diào)掩膜板覆蓋區(qū)域的部分平坦層30的目的。在本發(fā)明的其他實施例中，還可以用其他具有部分透光特性的掩膜板為掩膜對所述平坦層30進行曝光，本發(fā)明對形成所述凹槽31的過程中采用的掩膜板種類并不做限定，具體視實際情況而定。

S1022：對所述平坦層30進行退火處理，形成凹槽31，所述凹槽31在所述第一基板10上的投影與所述薄膜晶體管的漏極D在所述第一基板10上的投影至少部分重疊。

需要說明的是，在步驟S1022中，對所述平坦層30進行退火處理的目的是使經(jīng)過曝光顯影處理后的平坦層30的結(jié)構(gòu)穩(wěn)定，使所述凹槽31的形狀穩(wěn)定。

在上述實施例的基礎(chǔ)上，本發(fā)明的又一個實施例提供了一種對所述鈍化層50及平坦層30進行刻蝕，形成所述通孔TH的具體過程，如圖12所示，圖12為本實施例提供的一種陣列基板的制作方法的流程示意圖，所述在所述鈍化層50與所述凹槽31對應(yīng)區(qū)域進行刻蝕，形成通孔TH包括：

S1041：在所述鈍化層50背離所述第一基板10一側(cè)表面涂覆光刻膠。

在步驟S1041中，由于所述平坦層30進行過減薄處理，因此在所述鈍化層50背離所述第一基板10一側(cè)表面涂覆光刻膠的厚度可以較小，而不用如現(xiàn)有技術(shù)中一般涂覆4.5μm左右厚度的光刻膠對平坦層和鈍化層進行同時刻蝕，一般而言，利用機臺涂覆光刻膠時，4.5μm已經(jīng)達到了機臺涂覆能力的上限，并且涂覆4.5μm的光刻膠的均一性較差(涂覆厚度差大于11％)，這種較差的均一性會造成光刻膠的大量浪費。

S1042：利用掩膜板對所述光刻膠進行曝光，再對曝光后的光刻膠進行顯影，顯影后形成光刻膠完全保留區(qū)域和光刻膠完全去除區(qū)域；其中，所述光刻膠完全去除區(qū)域?qū)?yīng)于所述薄膜晶體管的漏極區(qū)域。

需要說明的是，所述光刻膠完全去除區(qū)域覆蓋的所述平坦層30和所述鈍化層50就是需要進行刻蝕的部分，以露出所述薄膜晶體管的漏極D使所述像素電極層通過所述通孔TH與其連接。

S1043：以曝光顯影后的光刻膠為掩膜對所述鈍化層50進行刻蝕，去除位于所述光刻膠完全去除區(qū)域的鈍化層50及平坦層30，形成通孔TH。

通常而言，在步驟S1043中，優(yōu)選采用干法刻蝕對所述鈍化層50進行刻蝕，以去除位于所述光刻膠完全去除區(qū)域的鈍化層50及平坦層30。但在本發(fā)明的其他實施例中，也可采用濕法刻蝕對所述鈍化層50進行刻蝕，本發(fā)明對采用的具體刻蝕方法并不做限定，具體視實際情況而定。

S1044：將剩下的光刻膠剝離。

需要說明的是，一般情況下，在對所述鈍化層50及平坦層30進行刻蝕形成所述通孔TH之后需要進行灰化處理，以剝離剩下的光刻膠，并起到清潔所述鈍化層50及平坦層30的目的。

相應(yīng)的，本發(fā)明實施例還提供了一種陣列基板，如圖9所示，圖9為本實施例提供的一種陣列基板的截面結(jié)構(gòu)示意圖，所述陣列基板包括：

第一基板10，所述第一基板10表面具有像素驅(qū)動膜層20以及位于所述像素驅(qū)動膜層20背離所述第一基板10一側(cè)表面的平坦層30；

位于所述平坦層30背離所述第一基板10一側(cè)的導(dǎo)電層40和鈍化層50；

位于所述鈍化層50背離所述第一基板10一側(cè)表面的像素電極層60，所述像素電極層60通過凹槽(附圖9中未標(biāo)出)和通孔(附圖9中未標(biāo)出)與所述像素驅(qū)動膜層20連接，所述凹槽深入部分所述平坦層，所述通孔貫穿所述鈍化層50和其他所述平坦層30，所述通孔在所述第一基板10上的投影位于所述凹槽在所述第一基板10上的投影內(nèi)。

本發(fā)明的一個具體實施例提供了一種像素驅(qū)動膜層20的具體構(gòu)成，如圖3所示，圖3為像素驅(qū)動膜層20的結(jié)構(gòu)示意圖，該像素驅(qū)動膜層20包括：

交叉設(shè)置且相互絕緣的多條數(shù)據(jù)線21和柵極線22，所述多條數(shù)據(jù)線21和柵極線22限定出多個顯示像素23；

與所述數(shù)據(jù)線21和所述柵極線22電連接的薄膜晶體管(Thin Film Transistor，TFT)，所述薄膜晶體管的柵極G與所述柵極線22連接，源極S與所述數(shù)據(jù)線21連接，當(dāng)所述陣列基板應(yīng)用于液晶顯示面板時，所述薄膜晶體管的漏極D與像素電極連接，在所述柵極線22的控制下，將所述數(shù)據(jù)線21輸入的數(shù)據(jù)顯示信號提供給與所述薄膜晶體管對應(yīng)的顯示像素23。

需要說明的是，所述薄膜晶體管可以是頂柵型薄膜晶體管，也可以是底柵型薄膜晶體管，本發(fā)明對此并不做限定，具體視實際情況而定。其中，頂柵和底柵是指薄膜晶體管的柵極G相對于有源層(或稱為溝道區(qū))的位置而定的，即：相對所述第一基板10，當(dāng)柵極G靠近所述第一基板10，所述有源層遠離所述第一基板10時，所述薄膜晶體管為底柵性薄膜晶體管，當(dāng)柵極G遠離所述第一基板10，所述有源層靠近所述第一基板10時，所述薄膜晶體管為頂柵型薄膜晶體管。

下面將以底柵型薄膜晶體管為例對薄膜晶體管的結(jié)構(gòu)進行說明，參考圖4，圖4為本發(fā)明的一個實施例提供的一種底柵型薄膜晶體管的結(jié)構(gòu)示意圖；在圖4中，所述有源層CR位于所述薄膜晶體管的柵極G遠離所述第一基板10一側(cè)，且位于所述薄膜晶體管的源極S和漏極D之間，所述有源層CR的制作材料為半導(dǎo)體材料，所述半導(dǎo)體材料為非晶硅、低溫多晶硅、金屬氧化物或低溫多晶氧化物；所述有源層CR與所述柵極G之間設(shè)置有柵絕緣層GI，且所述有源層CR設(shè)置于所述柵極G的正上方，即所述有源層CR在所述第一基板10上的投影覆蓋所述柵極G在所述第一基板10上的投影，其中，所述柵絕緣層GI可以為氮化硅層或氧化硅層，所述薄膜晶體管的柵極G與所述第一基板10之間具有緩沖層BF。

此外，圖3中示出的陣列基板還包括數(shù)據(jù)驅(qū)動電路24和柵極驅(qū)動電路25。所述數(shù)據(jù)驅(qū)動電路24與所述數(shù)據(jù)線21連接，所述數(shù)據(jù)驅(qū)動電路24用于在顯示階段通過所述數(shù)據(jù)線21向顯示像素23輸入數(shù)據(jù)顯示信號，以控制所述柔性顯示面板進行顯示；所述柵極驅(qū)動電路25與柵極線22相連，用于在顯示階段通過柵極線22向薄膜晶體管提供掃描信號，以控制薄膜晶體管的開啟或關(guān)閉。

還需要說明的是，所述多條柵極線22和多條數(shù)據(jù)線21可以通過磁控濺射的方式形成導(dǎo)電薄膜，然后經(jīng)過刻蝕工藝形成圖形，也可以通過分子束外延等方式形成導(dǎo)電薄膜，其制作材料可以是ITO或IZO，還可以是金屬材料，例如鉬、鋁、鉬鋁合金、鉬鎢合金等金屬。本發(fā)明對所述多條柵極線22和多條數(shù)據(jù)線21的制作材料和制備工藝并不做限定，具體視實際情況而定。

在上述實施例的基礎(chǔ)上，在本發(fā)明的一個實施例中，如圖13所示，圖13為本實施例提供的一種陣列基板的截面結(jié)構(gòu)示意圖，在本實施例中，所述凹槽、所述通孔在垂直于所述第一基板10且沿所述柵極線延伸方向上的截面為梯形，且所述梯形的短邊位于其長邊和所述第一基板10之間，所述梯形的長邊為所述梯形的一組平行邊中長度較長的一條邊，所述梯形的短邊為所述梯形的一組平行邊中長度較短的一條邊。

所述通孔與所述鈍化層50在垂直于所述第一基板10上的厚度差由預(yù)設(shè)公式確定；

所述預(yù)設(shè)公式為：其中，D2為所述通孔與所述鈍化層50在垂直于所述第一基板10上的厚度差；L1≤3.5μm，為所述通孔的長邊長度；L2為所述通孔的短邊長度，其取值范圍為0μm-L1，不包括端點值；θ為所述通孔短邊一側(cè)內(nèi)角的補角。

需要說明的是，在附圖13中，所述凹槽在所述通孔兩側(cè)保留的底面長度W3大于所述鈍化層50在平行于所述第一基板10方向上的厚度W2，這樣在附圖13中，所述鈍化層50在所述通孔兩側(cè)會分別保留有一個臺階，這樣接下來形成的像素電極層60會經(jīng)過這所述臺階以及兩個較短的坡道與所述像素驅(qū)動膜層20連接，減少了所述像素電極層60在通過所述凹槽和所述通孔與所述像素驅(qū)動膜層20連接時的斷線風(fēng)險。

還需要說明的是，所述鈍化層50在平行于所述第一基板10方向上的厚度W2是指所述鈍化層50中平行于所述凹槽31的一條斜邊的部分鈍化層50在平行于所述第一基板10方向上的長度(即圖13中W2所標(biāo)注部分的長度)。

但在本發(fā)明的其他實施例中，所述凹槽在所述通孔兩側(cè)保留的底面長度還可以等于所述鈍化層50在平行于所述第一基板10方向上的厚度，但在這些實施例中，所述像素電極層60會沿著所述鈍化層50和所述平坦層30的側(cè)壁形成的一條坡道直接與所述像素驅(qū)動膜層20連接，由于所述平坦層30的厚度較大，因此所述鈍化層50和所述平坦層30的側(cè)壁形成的坡道會比較長，在形成所述像素電極層60時，會增加所述像素電極層60的斷線風(fēng)險。本發(fā)明對所述凹槽底面在所述通孔兩側(cè)剩余部分與所述鈍化層50的厚度關(guān)系并不做限定，具體視實際情況而定。

相應(yīng)的，本發(fā)明實施例還提供了一種顯示面板，包括相對設(shè)置的陣列基板和對向基板，其中，所述陣列基板為上述任一實施例所述的陣列基板。

相應(yīng)的，本發(fā)明實施例還提供了一種顯示裝置，包括至少一個如上述實施例所述的顯示面板。

綜上所述，本發(fā)明實施例提供了一種顯示面板、顯示裝置、陣列基板及其制作方法，其中，所述陣列基板的平坦層30在進行通孔的刻蝕之前先進行減薄處理，形成深入部分所述平坦層30的凹槽，以降低在對所述平坦層30和鈍化層50同時刻蝕時所述平坦層30所需刻蝕的厚度，這樣就降低了在形成所述通孔時所述平坦層30所需刻蝕的時間，避免了刻蝕過程中由于涂覆較薄的光刻膠而導(dǎo)致的所述鈍化層50被完全去除的情況，也避免了由于較長的刻蝕時間使得所述平坦層30出現(xiàn)垂直刻蝕的問題；同時，也正是由于降低了在對所述平坦層30和鈍化層50同時刻蝕時所述平坦層30所需刻蝕的厚度，從而降低了需要在所述鈍化層50表面涂覆的光刻膠厚度，避免了在對所述平坦層30和鈍化層50同時刻蝕形成所述通孔時涂覆的光刻膠達到機臺涂覆能力上限，造成的光刻膠涂覆均一性差，以及光刻膠浪費的問題。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。

對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。