陣列基板及其制備方法、顯示裝置制造方法
【專利摘要】本發(fā)明提供一種陣列基板及其制備方法、顯示裝置，屬于顯示【技術(shù)領(lǐng)域】，其可解決現(xiàn)有的陣列基板的良率低的問題。本發(fā)明的陣列基板，包括像素區(qū)域和周邊區(qū)域，在所述像素區(qū)域設(shè)有柵線，在所述周邊區(qū)域設(shè)有柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路通過信號(hào)線與所述柵線連接；所述信號(hào)線包括第一金屬線、第二金屬線，以及用于將所述第一金屬線和第二金屬線電性連接的連接層；所述陣列基板還包括覆蓋在所述連接層上方的保護(hù)層，所述保護(hù)層用于保護(hù)所述連接層。由于本發(fā)明中的連接層被保護(hù)層覆蓋，因此可以避免外界環(huán)境對(duì)連接層的破壞，以影響導(dǎo)電性。
【專利說明】陣列基板及其制備方法、顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于顯示【技術(shù)領(lǐng)域】，具體涉及一種陣列基板及其制備方法。

【背景技術(shù)】
[0002]TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜晶體管液晶顯不裝置)實(shí)現(xiàn)一幀畫面顯示的基本原理是通過柵極(gate)驅(qū)動(dòng)從上到下依次對(duì)每一行像素輸入一定寬度的方波進(jìn)行選通，再通過源極(source)驅(qū)動(dòng)每一行像素所需的信號(hào)依次從上往下輸出。目前制造這樣一種結(jié)構(gòu)的顯示器件通常是柵極驅(qū)動(dòng)電路和源極驅(qū)動(dòng)電路通過C0F(Chip On Film，覆晶薄膜)或COG (Chip On Glass，芯片直接固定在玻璃上)工藝制作在玻璃面板上的，但是當(dāng)分辨率較高時(shí)，柵極驅(qū)動(dòng)電路和源極驅(qū)動(dòng)電路的輸出均較多，驅(qū)動(dòng)電路的長度也將增大，這將不利于模組驅(qū)動(dòng)電路的壓焊(Bonding)工藝。
[0003]為了克服以上問題，現(xiàn)有顯示器件的制造采用G0A(Gate Drive On Array)電路的設(shè)計(jì)，相比現(xiàn)有的C0F或COG工藝，其不僅節(jié)約了成本，而且可以做到面板兩邊對(duì)稱的美觀設(shè)計(jì)，同時(shí)也可省去柵極驅(qū)動(dòng)電路的Bonding區(qū)域以及外圍布線空間，從而實(shí)現(xiàn)了顯示裝置窄邊框的設(shè)計(jì)，提高了顯示裝置的產(chǎn)能和良率。但是現(xiàn)有的G0A電路的設(shè)計(jì)也存在著一定的問題，G0A電路是通過信號(hào)線將其所輸出的驅(qū)動(dòng)信號(hào)傳遞給與其對(duì)應(yīng)的柵線的。其中，由于，柵線的數(shù)量較多，與其對(duì)應(yīng)的G0A電路也是相應(yīng)較多的，因此每個(gè)G0A電路均通過一根完整的信號(hào)線連接與其對(duì)應(yīng)的柵線時(shí)，必然會(huì)造成各信號(hào)線之間產(chǎn)生交叉，易導(dǎo)致信號(hào)傳輸不良。如圖1所示，為解決該問題，信號(hào)線通常是由與柵金屬線1和源漏金屬線2電性連接組成的。具體的，在顯示器件的周邊區(qū)域Q2依次形成柵金屬線1、絕緣層、源漏金屬線、鈍化層，在柵金屬線1上方形成貫穿絕緣層和鈍化層的第一過孔10，在源漏金屬線2上方形成貫穿鈍化層的第二過孔20，最后在形成有過孔的鈍化層上方形成連接層3，以使得柵金屬線1和源漏金屬線2的電性連接，形成信號(hào)線。其中，連接層1的材料通常為氧化銦錫(ΙΤ0)，但是由于連接層1處于最外層，也就是說ΙΤ0材料是裸露的，此時(shí)在外界環(huán)境的影響下(例如潮濕環(huán)境中)，很容易造成ΙΤ0的劣化，而且由于G0A電路輸出的電流較大給像素區(qū)域Q1的柵線(當(dāng)然像素區(qū)域Q1還包括像素電極7等)，很容易造成過孔處的ΙΤ0損壞。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題包括，針對(duì)現(xiàn)有的陣列基板存在的上述問題，提供一種產(chǎn)品良率提高的陣列基板及其制備方法、顯示裝置。
[0005]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種陣列基板，其包括像素區(qū)域和將像素區(qū)域包圍的周邊區(qū)域，其中，在所述像素區(qū)域設(shè)有柵線，在所述周邊區(qū)域設(shè)有用于驅(qū)動(dòng)?xùn)啪€的柵極驅(qū)動(dòng)電路，在其特征在于，所述柵極驅(qū)動(dòng)電路通過形成在周邊區(qū)域的信號(hào)線與所述柵線連接；
[0006]所述信號(hào)線包括第一金屬線、第二金屬線，以及用于將所述第一金屬線和第二金屬線電性連接的連接層；
[0007]所述陣列基板還包括覆蓋在所述連接層上方的保護(hù)層，所述保護(hù)層用于保護(hù)所述連接層。
[0008]本發(fā)明的陣列基板中，連接層上方設(shè)置保護(hù)層，以保護(hù)連接層受到外界環(huán)境以及通電等因素的干擾，從而提聞廣品的良率。
[0009]優(yōu)選的是，在第一屬線與第二金屬線之間設(shè)置有第一絕緣層，在第二金屬線上方設(shè)置有第二絕緣層，且在第一金屬線上方設(shè)置有至少一個(gè)貫穿所述第一絕緣層和第二絕緣層的第一過孔，在第二金屬線上方設(shè)置有至少一個(gè)貫穿所述第二絕緣層的第二過孔，所述連接層通過所述第一過孔和第二過孔將所述第一金屬線和第二金屬線電性連接。
[0010]優(yōu)選的是，所述保護(hù)層與所述連接層的圖形相同。
[0011]優(yōu)選的是，在所述像素區(qū)域還設(shè)有像素電極，所述像素電極與所述周邊區(qū)域的連接層同層設(shè)置且材料相同。
[0012]優(yōu)選的是，所述柵極驅(qū)動(dòng)電路包括薄膜晶體管；其中，
[0013]所述第一金屬線與所述薄膜晶體管的柵極同層設(shè)置且材料相同；
[0014]所述第二金屬線與所述薄膜晶體管的源、漏極同層設(shè)置且材料相同。
[0015]優(yōu)選的是，在第一金屬線上方設(shè)置有多個(gè)貫穿所述第一絕緣層和第二絕緣層的第一過孔，在第二金屬線上方設(shè)置有多個(gè)貫穿所述第二絕緣層的第二過孔。
[0016]進(jìn)一步優(yōu)選的是，所述連接層包括多個(gè)連接條，所述保護(hù)層包括多個(gè)保護(hù)條，每個(gè)所述連接條用于通過一個(gè)所述第一過孔和一個(gè)所述第二過孔將所述第一金屬線和第二金屬線電性連接；每個(gè)所述保護(hù)條覆蓋一個(gè)所述連接條。
[0017]優(yōu)選的是，所述保護(hù)層的材料為金屬。
[0018]進(jìn)一步優(yōu)選的是，所述金屬為:鑰、鋁、鈦中任意一種。
[0019]優(yōu)選的是，所述保護(hù)層的材料為含硅的氮化物。
[0020]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種陣列基板的制備方法，其包括在像素區(qū)域形成柵線的和在周邊區(qū)域形成柵極驅(qū)動(dòng)電路的步驟，以及
[0021]在周邊區(qū)域形成用于將柵極驅(qū)動(dòng)電路與柵線電性連接的信號(hào)線的步驟；其中，形成所述信號(hào)線包括:
[0022]在基底上形成第一金屬線、第二金屬線，以及將第一金屬線和第二金屬線電性連接的連接層的步驟；
[0023]所述陣列基板的制備方法還包括形成保護(hù)層的步驟，所述保護(hù)層覆蓋所述連接層。
[0024]優(yōu)選的是，所述在基底上形成第一金屬線、第二金屬線，以及將第一金屬線和第二金屬線電性連接的連接層的步驟具體包括:
[0025]在基底上通過構(gòu)圖工藝形成包括第一金屬線的圖形；
[0026]在完成上述步驟的基底上，形成第一絕緣層；
[0027]在完成上述步驟的基底上，通過構(gòu)圖工藝形成包括第二金屬線的圖形；
[0028]在完成上述步驟的基底上，形成第二絕緣層；
[0029]在完成上述步驟的基底上，通過構(gòu)圖工藝形成包括至少一個(gè)貫穿所述第一絕緣層和第二絕緣層的第一過孔，形成至少一個(gè)貫穿所述第二絕緣層的第二過孔；
[0030]在完成上述步驟的基底上，通過構(gòu)圖工藝形成包括連接層的圖形。
[0031]優(yōu)選的是，所述連接層與所述保護(hù)層采用一次構(gòu)圖工藝形成。
[0032]優(yōu)選的是，所述陣列基板的制備方法還包括在像素區(qū)域形成像素電極的步驟，且所述像素電極與所述連接層采用一次構(gòu)圖工藝形成。
[0033]優(yōu)選的是，所述形成柵極驅(qū)動(dòng)電路的步驟包括形成薄膜晶體管的步驟，其中，所述薄膜晶體管的柵極與所述第一金屬線采用一次構(gòu)圖工藝形成；所述薄膜晶體管的源、漏極與所述第二金屬線采用一次構(gòu)圖工藝形成。
[0034]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種顯示裝置，其包括上述陣列基板。

【專利附圖】

【附圖說明】
[0035]圖1為現(xiàn)有的陣列基板的示意圖；
[0036]圖2為本發(fā)明的實(shí)施例1的陣列基板的一種示意圖；
[0037]圖3為本發(fā)明的實(shí)施例1的陣列基板的另一種示意圖；
[0038]圖4為圖2和圖3的A-A剖視圖；
[0039]圖5為本發(fā)明的實(shí)施例2的陣列基板的制備方法流程圖；
[0040]圖6為本發(fā)明的實(shí)施例2的陣列基板的制備方法中步驟七的流程圖。
[0041]其中附圖標(biāo)記為:1、第一金屬線/柵金屬線；2、第二金屬線/源漏金屬線；3、連接層；4、保護(hù)層；4-1、保護(hù)條；5、第一絕緣層；6、第二絕緣層；7、像素電極；8、基底；9、光刻膠；9-1、第一厚度；9-2、第二厚度；9-3、第三厚度；10、第一過孔；20、第二過孔；30、透明導(dǎo)電薄膜；40、保護(hù)層薄膜；Q1、像素區(qū)域；Q2、周邊區(qū)域。

【具體實(shí)施方式】
[0042]為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。
[0043]實(shí)施例1:
[0044]結(jié)合圖2、3、4所示，本實(shí)施例提供一種陣列基板，該陣列基板包括像素區(qū)域Q1和將像素區(qū)域Q1包圍的周邊區(qū)域Q2，其中，在所述像素區(qū)域Q1設(shè)有柵線，在所述周邊區(qū)域Q2設(shè)有用于驅(qū)動(dòng)?xùn)啪€的柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路通過形成在周邊區(qū)域Q2的信號(hào)線與所述柵線連接；所述信號(hào)線包括第一金屬線1、第二金屬線2，以及用于將第一金屬線1、第二金屬線2電性連接的連接層3 ;所述陣列基板還包括覆蓋在所述連接層3上方的保護(hù)層4，所述保護(hù)層4用于保護(hù)所述連接層3。
[0045]在本實(shí)施例中，在連接層3上方設(shè)置保護(hù)層4，以保護(hù)連接層3受到外界環(huán)境以及通電等因素的干擾，從而提聞廣品的良率。
[0046]具體的，其中，在第一屬線與第二金屬線2之間設(shè)置有第一絕緣層5，在第二金屬線2上方形成第二絕緣層6，且在第一金屬線1上方設(shè)置有至少一個(gè)貫穿所述第一絕緣層5和第二絕緣層6的第一過孔10，在第二金屬線2上方設(shè)置有至少一個(gè)貫穿所述第二絕緣層6的第二過孔20，所述連接層3通過所述第一過孔10和第二過孔20將所述第一金屬線1和第二金屬線2電性連接。
[0047]可以理解的是，連接層3的材料通常采用氧化銦錫(ΙΤ0)，該種材料在在長期通電和潮濕的環(huán)境中，很容易發(fā)生劣化，從而導(dǎo)致在第一過孔10處與第一金屬線1接觸不良，在第二過孔20處與第二金屬線2接觸不良，進(jìn)而導(dǎo)致柵極驅(qū)動(dòng)電路所輸出的驅(qū)動(dòng)信號(hào)不能很好的傳輸給柵線，使得顯示不良，特別是在柵極驅(qū)動(dòng)電路所輸出的電流過大時(shí)，ITO材料就更容易劣化。而在本實(shí)施例中，在連接層3上方設(shè)置保護(hù)層4，以保護(hù)連接層3受到外界環(huán)境以及通電等因素的干擾，從而提聞廣品的良率。
[0048]需要說明的是，在實(shí)施例的下述內(nèi)容中所述的“同層”并非是在視覺上處于同一水平面上，而是指通過一次構(gòu)圖工藝所形成的圖形的位置，因此在視覺上有可能處于同一水平面，也有可能不處于同一水平面上。
[0049]優(yōu)選地，本實(shí)施例的保護(hù)層4與連接層3的圖形相同，此時(shí)可以將保護(hù)層4與連接層3采用一次構(gòu)圖工藝形成，因此在保護(hù)了連接層3的同時(shí)也并不增加光刻次數(shù)。
[0050]優(yōu)選地，在本實(shí)施例中在所述像素區(qū)域Q1還設(shè)有像素電極7，所述像素電極7與所述周邊區(qū)域Q2的連接層3同層設(shè)置且材料相同。因此，所述像素電極7與連接層3可以采用一次構(gòu)圖工藝形成，或者是像素電極7、連接層3以及保護(hù)層4三者采用一次構(gòu)圖工藝形成，因此不增加光刻工藝次數(shù)。
[0051]優(yōu)選地，可以理解的是柵極驅(qū)動(dòng)電路是由薄膜晶體管以及存儲(chǔ)電容等已知元件組成；其中所述第一金屬線1與所述薄膜晶體管的柵極同層設(shè)置且材料相同；所述第二金屬線2與所述薄膜晶體管的源、漏極同層設(shè)置且材料相同。也就是說，第一金屬線1與薄膜晶體管的柵極可以采用一次構(gòu)圖工藝形成，第二金屬線2與薄膜晶體管的源、漏極采用一次構(gòu)圖工藝形成，因此不增加光刻工藝次數(shù)，節(jié)約成本。
[0052]為了保證金屬層將第一金屬線1與第二金屬良好的電性連接，優(yōu)選地，在第一金屬線1上方設(shè)置有多個(gè)貫穿所述第一絕緣層5和第二絕緣層6的第一過孔10，在第二金屬線2上方設(shè)置有多個(gè)貫穿所述第二絕緣層6的第二過孔20。進(jìn)一步的，所述連接層3包括多個(gè)連接條，每個(gè)所述連接條用于通過一個(gè)所述第一過孔10和一個(gè)所述第二過孔20將所述第一金屬線1和第二金屬線2電性連接。之所以如此設(shè)置是為了提高陣列基板的開口率。
[0053]需要說明的是，設(shè)于像素區(qū)域Q1的柵線通常是與周邊區(qū)域Q2的柵極驅(qū)動(dòng)電路中的薄膜晶體管的柵極同步形成的，此時(shí)柵線是延伸至第二金屬線2的中一個(gè)第二過孔20所在位置的下方的，以使得柵線與第二金屬線2電性連接，進(jìn)而使得柵極驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)信號(hào)以驅(qū)動(dòng)與其對(duì)應(yīng)的柵線。
[0054]在本實(shí)施例中，保護(hù)層4的材料優(yōu)選為金屬，進(jìn)一步的優(yōu)選為鑰(Mo)、鋁(A1)。當(dāng)然，保護(hù)層4的材料還可以優(yōu)選為含硅的氮化物(SiNx)。
[0055]實(shí)施例2:
[0056]結(jié)合圖5所示，本實(shí)施例提供一種陣列基板的制備方法，該陣列基板可以為實(shí)施例1中所述的陣列基板。其中，陣列基板包括像素區(qū)域Q1和周邊區(qū)域Q2，在像素區(qū)域Q1設(shè)置有薄膜晶體管、柵線、數(shù)據(jù)線、像素電極7等已知元件；在周邊區(qū)域Q2設(shè)置有柵極驅(qū)動(dòng)電路，柵極驅(qū)動(dòng)電路是由薄膜晶體管和存儲(chǔ)電容等元件組成的。本實(shí)施例的制備方法具體包括:
[0057]步驟一、通過構(gòu)圖工藝，基底8的像素區(qū)域Q1上形成該區(qū)域的薄膜晶體管的柵極以及柵線，以及在周邊區(qū)域Q2形成柵極驅(qū)動(dòng)電路的薄膜晶體管的柵極以及第一金屬線1的圖形。
[0058]步驟二、在完成上述步驟的基底8上，形成柵極絕緣層，該柵極絕緣層布滿像素區(qū)域Q1和周邊區(qū)域Q2，該柵極絕緣層也就是上述中的第一絕緣層5。
[0059]步驟三、在完成上述步驟的基底8上，通過構(gòu)圖工藝，形成包括像素區(qū)域Q1中薄膜晶體管的有源層，以及柵極驅(qū)動(dòng)電路的薄膜晶體管的有源層的圖形。
[0060]步驟四、在完成上述步驟的基底8上，通過構(gòu)圖工藝，形成包括像素區(qū)域Q1中薄膜晶體管的源、漏極和數(shù)據(jù)線，以及柵極驅(qū)動(dòng)電路的薄膜晶體管的源、漏極和第二金屬線2的圖形。
[0061]步驟五、在完成上述步驟的基底8上，形成鈍化層，該鈍化層布滿像素區(qū)域Q1和周邊區(qū)域Q2，該鈍化層也就是上述中的第二絕緣層6。
[0062]步驟六、在完成上述步驟的基底8上，通過構(gòu)圖工藝包括至少一個(gè)貫穿所述第一絕緣層5和第二絕緣層6的第一過孔10，形成至少一個(gè)貫穿所述第二絕緣層6的第二過孔20。
[0063]步驟七、在完成上述步驟的基底8上，通過構(gòu)圖工藝形成包括連接層3的圖形，所述連接層3通過所述第一過孔10和第二過孔20將所述第一金屬線1和第二金屬線2電性連接；形成包括保護(hù)層4的圖形，所述保護(hù)層4覆蓋所述連接層3 ；以及在像素區(qū)域Q1形成像素電極7的圖形。
[0064]如圖6所示，其中，步驟七具體可以包括:
[0065]S01、在形成有第一過孔10和第二過孔20的基底8上依次沉積透明導(dǎo)電薄膜30和保護(hù)層薄膜40，并在保護(hù)層薄膜40上形成光刻膠9。
[0066]S02、通過半色調(diào)掩膜板11和灰階掩膜板11對(duì)光刻膠9進(jìn)行曝光、顯影，使得像素區(qū)域Q1的光刻膠9為第一厚度9-1，周邊區(qū)域Q2的光刻膠9為第二厚度9_2，在像素區(qū)域Q1和周邊區(qū)域Q2之間的位置處無光刻膠9覆蓋，其中第一厚度9-1小于第二厚度9-2。
[0067]S03、通過濕法刻蝕將無光刻膠9覆蓋位置的保護(hù)層4和透明導(dǎo)電薄膜30去除；或者，當(dāng)保護(hù)層薄膜04的材料為金屬鑰(Mo)時(shí)，還可以采用干法刻蝕將無光刻膠9覆蓋位置的保護(hù)層薄膜40去除和通過濕法刻蝕將透明導(dǎo)電薄膜30去除。
[0068]S04、去除第一厚度9-1的光刻膠9，此時(shí)像素區(qū)域Q1無光刻膠9覆蓋，周邊區(qū)域Q2剩余第三厚度9-3的光刻膠9 ;通過干法刻蝕/濕法刻蝕去除像素區(qū)域Q1的保護(hù)層薄膜40。
[0069]S05、剝離去除剩余的光刻膠9以形成保護(hù)層4和連接層3。
[0070]當(dāng)然為了提高陣列基板的開口率，此時(shí)還可以包括步驟S06、通過構(gòu)圖工藝，對(duì)保護(hù)層4和連接層3進(jìn)行曝光、顯影、刻蝕，形成多個(gè)保護(hù)條4-1和連接條，每個(gè)保護(hù)條4-1和連接條對(duì)應(yīng)一個(gè)第一過孔10和一個(gè)第二過孔20。
[0071]可以理解的是，以上實(shí)施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實(shí)施方式，然而本發(fā)明并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種陣列基板，其包括像素區(qū)域和將像素區(qū)域包圍的周邊區(qū)域，其中，在所述像素區(qū)域設(shè)有柵線，在所述周邊區(qū)域設(shè)有用于驅(qū)動(dòng)?xùn)啪€的柵極驅(qū)動(dòng)電路，其特征在于，所述柵極驅(qū)動(dòng)電路通過形成在周邊區(qū)域的信號(hào)線與所述柵線連接； 所述信號(hào)線包括第一金屬線、第二金屬線，以及用于將所述第一金屬線和第二金屬線電性連接的連接層； 所述陣列基板還包括覆蓋在所述連接層上方的保護(hù)層，所述保護(hù)層用于保護(hù)所述連接層。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，在第一屬線與第二金屬線之間設(shè)置有第一絕緣層，在第二金屬線上方設(shè)置有第二絕緣層，且在第一金屬線上方設(shè)置有至少一個(gè)貫穿所述第一絕緣層和第二絕緣層的第一過孔，在第二金屬線上方設(shè)置有至少一個(gè)貫穿所述第二絕緣層的第二過孔，所述連接層通過所述第一過孔和第二過孔將所述第一金屬線和第二金屬線電性連接。
3.根據(jù)權(quán)利要求1或2所述的陣列基板，其特征在于，所述保護(hù)層與所述連接層的圖形相同。
4.根據(jù)權(quán)利要求1或2所述的陣列基板，其特征在于，在所述像素區(qū)域還設(shè)有像素電極，所述像素電極與所述周邊區(qū)域的連接層同層設(shè)置且材料相同。
5.根據(jù)權(quán)利要求1或2所述的陣列基板，其特征在于，所述柵極驅(qū)動(dòng)電路包括薄膜晶體管;其中， 所述第一金屬線與所述薄膜晶體管的柵極同層設(shè)置且材料相同； 所述第二金屬線與所述薄膜晶體管的源、漏極同層設(shè)置且材料相同。
6.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，在第一金屬線上方設(shè)置有多個(gè)貫穿所述第一絕緣層和第二絕緣層的第一過孔，在第二金屬線上方設(shè)置有多個(gè)貫穿所述第二絕緣層的第二過孔。
7.根據(jù)權(quán)利要求6所述的陣列基板，其特征在于，所述連接層包括多個(gè)連接條，所述保護(hù)層包括多個(gè)保護(hù)條，每個(gè)所述連接條用于通過一個(gè)所述第一過孔和一個(gè)所述第二過孔將所述第一金屬線和第二金屬線電性連接；每個(gè)所述保護(hù)條覆蓋一個(gè)所述連接條。
8.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述保護(hù)層的材料為金屬。
9.根據(jù)權(quán)利要求8所述的陣列基板，其特征在于，所述金屬為:鑰、鋁、鈦中任意一種。
10.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述保護(hù)層的材料為含硅的氮化物。
11.一種陣列基板的制備方法，其包括在像素區(qū)域形成柵線的和在周邊區(qū)域形成柵極驅(qū)動(dòng)電路的步驟，其特征在于，所述制備方法還包括: 在周邊區(qū)域形成用于將柵極驅(qū)動(dòng)電路與柵線電性連接的信號(hào)線的步驟；其中，形成所述信號(hào)線包括: 在基底上形成第一金屬線、第二金屬線，以及將第一金屬線和第二金屬線電性連接的連接層的步驟； 所述陣列基板的制備方法還包括形成保護(hù)層的步驟，所述保護(hù)層覆蓋所述連接層。
12.根據(jù)權(quán)利要求11所述的陣列基板的制備方法，其特征在于，所述在基底上形成第一金屬線、第二金屬線，以及將第一金屬線和第二金屬線電性連接的連接層的步驟具體包括: 在基底上通過構(gòu)圖工藝形成包括第一金屬線的圖形； 在完成上述步驟的基底上，形成第一絕緣層； 在完成上述步驟的基底上，通過構(gòu)圖工藝形成包括第二金屬線的圖形； 在完成上述步驟的基底上，形成第二絕緣層； 在完成上述步驟的基底上，通過構(gòu)圖工藝形成包括至少一個(gè)貫穿所述第一絕緣層和第二絕緣層的第一過孔，形成至少一個(gè)貫穿所述第二絕緣層的第二過孔； 在完成上述步驟的基底上，通過構(gòu)圖工藝形成包括連接層的圖形。
13.根據(jù)權(quán)利要求11或12所述的陣列基板的制備方法，其特征在于，所述連接層與所述保護(hù)層采用一次構(gòu)圖工藝形成。
14.根據(jù)權(quán)利要求11或12所述的陣列基板的制備方法，其特征在于，所述陣列基板的制備方法還包括在像素區(qū)域形成像素電極的步驟，且所述像素電極與所述連接層采用一次構(gòu)圖工藝形成。
15.根據(jù)權(quán)利要求11或12所述的陣列基板的制備方法，其特征在于，所述形成柵極驅(qū)動(dòng)電路的步驟包括形成薄膜晶體管的步驟，其中，所述薄膜晶體管的柵極與所述第一金屬線采用一次構(gòu)圖工藝形成；所述薄膜晶體管的源、漏極與所述第二金屬線采用一次構(gòu)圖工藝形成。
16.一種顯示裝置，其特征在于，包括權(quán)利要求1至10中任意一項(xiàng)所述的陣列基板。
【文檔編號(hào)】H01L27/12GK104460154SQ201410779251
【公開日】2015年3月25日 申請(qǐng)日期:2014年12月15日 優(yōu)先權(quán)日:2014年12月15日
【發(fā)明者】王寶強(qiáng), 樸相鎮(zhèn), 王守坤, 郭會(huì)斌, 馮玉春, 李梁梁, 郭總杰 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 北京京東方顯示技術(shù)有限公司