一種雙模式絕緣柵晶體管的制作方法
【專利摘要】本發(fā)明公開了一種雙模式絕緣柵晶體管，屬于IGBT【技術(shù)領(lǐng)域】。該雙模式絕緣柵晶體管包括逆導區(qū)和引導區(qū)；逆導區(qū)和引導區(qū)均包括P+集電區(qū)，漂移區(qū)和MOS元胞區(qū)，漂移區(qū)均在P+集電區(qū)的上方，MOS元胞區(qū)均在漂移區(qū)的上方；逆導區(qū)還包括N+集電區(qū)，N+集電區(qū)與P+集電區(qū)相間分布；引導區(qū)還包括分離區(qū)或低摻雜區(qū)，分離區(qū)將引導區(qū)的P+集電區(qū)與逆導區(qū)的P+集電區(qū)和N+集電區(qū)隔離，低摻雜區(qū)在引導區(qū)的P+集電區(qū)上方。本發(fā)明通過增加器件在VDMOS模式時引導區(qū)上方電子電流通道的電阻或引導區(qū)集電極PN結(jié)內(nèi)建電勢，縮小雙模式絕緣柵晶體管的引導區(qū)尺寸，從而提高了器件工作時內(nèi)部電流密度的均勻性，近而提高器件的整體可靠性。
【專利說明】一種雙模式絕緣柵晶體管
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于IGBT【技術(shù)領(lǐng)域】，特別涉及一種雙模式絕緣柵晶體管。
【背景技術(shù)】
[0002]RC-1GBT是將傳統(tǒng)IGBT背面集電區(qū)中引入N+摻雜區(qū)域(N+集電區(qū))，從而使器件增加了一個反向電流通道。RC-1GBT具有成本和性能上的優(yōu)勢，在一些領(lǐng)域可以替代傳統(tǒng)IGBTt5RC-1GBT最大的問題是導通時電壓會出現(xiàn)snap-back(以后簡稱“回跳”)，極大的限制了器件的應(yīng)用。為了抑制回跳現(xiàn)象，RC-1GBT通常需要保證相鄰的N+集電區(qū)的間距足夠大，但這樣也造成芯片內(nèi)部電流分布不均勻，影響器件的可靠性。為此，人們提出了 BIGT(雙模式絕緣柵晶體管)結(jié)構(gòu)，將RC-1GBT和傳統(tǒng)IGBT結(jié)構(gòu)集成在同一芯片。根據(jù)器件工作原理，將芯片內(nèi)部傳統(tǒng)IGBT區(qū)域稱為引導區(qū)(Pilot IGBT區(qū))。引導區(qū)主要作用是在導通初期引導器件進入IGBT模式，從而避免了回跳的出現(xiàn)，這使得RC-1GBT的設(shè)計更加自由，可以為改善電流均勻性將相鄰的N+集電區(qū)間距縮小。
[0003]引導區(qū)的引入，使得RC-1GBT區(qū)的設(shè)計更加自由，N+集電區(qū)間距的設(shè)計不要考慮抑制回跳的問題。這使得設(shè)計自由度增加，也有利于更充分地優(yōu)化RC-1GBT的整體性能。所以雙模式絕緣柵晶體管芯片中的RC-1GBT區(qū)，N+集電區(qū)間距可以適當減小以改善芯片內(nèi)部的電流均勻性問題。但雙模式絕緣柵晶體管并沒有徹底改善芯片內(nèi)部的電流均勻性，實事上只有RC-1GBT區(qū)的電流分布較為均勻，而引導區(qū)及附近N+集電區(qū)電流均勻性仍然較差。
如，當雙模式絕緣柵晶體管工作于IGBT模式時，引導區(qū)中間區(qū)域電流密度比引導區(qū)邊緣及逆導區(qū)的電流密度要大很多。當雙模式絕緣柵晶體管工作于二極管模式時，與引導區(qū)相鄰的N+集電區(qū)的電流密度較其它N+集電區(qū)的電流密度大很多。因此雙模式絕緣柵晶體管的器件結(jié)構(gòu)仍然存在可靠性風險。
[0004]雙模式絕緣柵晶體管可以使得RC-1GBT的設(shè)計更加自由，在一定程度上改善了芯片內(nèi)部電流的均勻性，但雙模式絕緣柵晶體管的引導區(qū)附近仍會出較嚴重的電流集中問題，導致芯片的可靠性較差，主要表面為以下幾個方面:
[0005]第一、芯片內(nèi)部不同區(qū)域溫度差較大，芯片內(nèi)部由于溫度梯度引入了較大的應(yīng)力導致器件的功率循環(huán)能力較差。
[0006]第二、由于電流會集中在某些特點區(qū)域，當器件承受電流過沖時會導致芯片某些薄弱區(qū)域燒毀，導致器件的抗電流過沖能力較差。
[0007]第三、由于電流可會集中在某些特點區(qū)域，導致器件的抗短路能力較差。
[0008]以上三個方面均會造成器件可靠性較差，不利于器件長期安全工作。

【發(fā)明內(nèi)容】

[0009]本發(fā)明所要解決的技術(shù)問題是提供一種雙模式絕緣柵晶體管，解決了現(xiàn)有技術(shù)中雙模式絕緣柵晶體管引導區(qū)尺寸太大，導致引導區(qū)及其附近區(qū)域電流集中較嚴重的技術(shù)問題。[0010]為解決上述技術(shù)問題，本發(fā)明提供了一種雙模式絕緣柵晶體管，包括逆導區(qū)和引導區(qū)；
[0011]所述逆導區(qū)和所述引導區(qū)均包括P+集電區(qū)，漂移區(qū)和MOS元胞區(qū)，所述漂移區(qū)均在所述P+集電區(qū)的上方，所述MOS元胞區(qū)均在所述漂移區(qū)的上方；
[0012]所述逆導區(qū)還包括N+集電區(qū)，所述N+集電區(qū)與所述P+集電區(qū)相間分布；
[0013]所述引導區(qū)還包括分離區(qū)或低摻雜區(qū)，所述分離區(qū)將所述引導區(qū)的P+集電區(qū)與所述逆導區(qū)的P+集電區(qū)和所述N+集電區(qū)隔離，所述低摻雜區(qū)在所述引導區(qū)的P+集電區(qū)的上方。
[0014]進一步地，所述逆導區(qū)和所述引導區(qū)均還可以設(shè)置N+緩沖層，所述逆導區(qū)的N+緩沖層在所述逆導區(qū)的P+集電區(qū)或N+集電區(qū)和所述逆導區(qū)的漂移區(qū)之間，所述引導區(qū)的N+緩沖層在所述引導區(qū)的P+集電區(qū)和所述引導區(qū)的漂移區(qū)之間，所述引導區(qū)的分離區(qū)將所述逆導區(qū)的N+緩沖層和所述引導區(qū)的N+緩沖層隔離。
[0015]進一步地，所述分離區(qū)的下方還有一絕緣體區(qū)，所述絕緣體區(qū)位于硅襯底與集電極金屬層之間，通過調(diào)整所述絕緣體區(qū)的寬度使所述引導區(qū)的N+緩沖層與集電極金屬電位隔離。
[0016]進一步地，所述分離區(qū)為填充有絕緣體的溝槽。
[0017]進一步地，所述引導區(qū)的N+緩沖層摻雜濃度小于所述逆導區(qū)N+緩沖層摻雜濃度。
[0018]進一步地，所述低摻雜區(qū)的摻雜濃度均小于所述引導區(qū)的N+緩沖層和所述引導區(qū)的P+集電區(qū)的摻雜濃度。
[0019]本發(fā)明提供的雙模式絕緣柵晶體管，通過設(shè)置分離區(qū)或絕緣體溝槽，增加器件在VDMOS模式時電子電流通道的電阻，縮小雙模式絕緣柵晶體管的引導區(qū)尺寸。使器件工作時電流在芯片內(nèi)分布更均勻，從而提高了器件整體的可靠性。另外，通過設(shè)置低摻雜區(qū)，降低引導區(qū)集電極PN的開啟電壓，從而縮小雙模式絕緣柵晶體管的引導區(qū)尺寸。使器件工作時電流在芯片內(nèi)分布更均勻，從而提高了器件整體的可靠性。
【專利附圖】

【附圖說明】
[0020]圖1為本發(fā)明實施例1提供的一種絕緣體逆導區(qū)一側(cè)上方為P+集電區(qū)的雙模式絕緣柵晶體管；
[0021]圖2為本發(fā)明實施例1提供的一種絕緣體逆導區(qū)一側(cè)上方為N+集電區(qū)的雙模式絕緣柵晶體管；
[0022]圖3為本發(fā)明實施例1提供的一種具有條形N+集電區(qū)的雙模式絕緣柵晶體管的背面版圖布局；
[0023]圖4為本發(fā)明實施例1提供的一種具有圓形N+集電區(qū)的雙模式絕緣柵晶體管的背面版圖布局；
[0024]圖5為本發(fā)明實施例2提供的一種絕緣體溝槽逆導區(qū)一側(cè)為P+集電區(qū)，并且分離區(qū)為溝槽的雙模式絕緣柵晶體管；
[0025]圖6為本發(fā)明實施例2提供的一種絕緣體溝槽逆導區(qū)一側(cè)為N+集電區(qū)，并且分離區(qū)為溝槽的雙模式絕緣柵晶體管；
[0026]圖7為本發(fā)明實施例3提供的一種沒有N+緩沖層，且絕緣體溝槽逆導區(qū)一側(cè)為P+集電區(qū)的雙模式絕緣柵晶體管；
[0027]圖8為本發(fā)明實施例3提供的一種沒有N+緩沖層，絕緣體溝槽逆導區(qū)一側(cè)為N+集電區(qū)的雙模式絕緣柵晶體管；
[0028]圖9為本發(fā)明實施例4提供的一種引導區(qū)的緩沖層摻雜濃度小于逆導區(qū)的緩沖層摻雜濃度，且低濃度緩沖層部分覆蓋P+集電區(qū)的雙模式絕緣柵晶體管；
[0029]圖10為本發(fā)明實施例4提供的一種引導區(qū)的緩沖層摻雜濃度小于逆導區(qū)的緩沖層摻雜濃度，且低濃度緩沖層完全覆蓋P+集電區(qū)的雙模式絕緣柵晶體管；
[0030]圖11為本發(fā)明實施例5提供的一種引導區(qū)包含完全覆蓋P+集電區(qū)，且具有低摻雜區(qū)的雙模式絕緣柵晶體管；
[0031]圖12為本發(fā)明實施例5提供的一種引導區(qū)包含部分覆蓋P+集電區(qū)，且具有低摻雜區(qū)的雙模式絕緣柵晶體管。
【具體實施方式】
[0032]參見圖1，本發(fā)明實施例提供的一種雙模式絕緣柵晶體管，包括逆導區(qū)和引導區(qū)；
[0033]逆導區(qū)和引導區(qū)均包括P+集電區(qū)，漂移區(qū)和MOS元胞區(qū)，漂移區(qū)均在P+集電區(qū)的上方，MOS元胞區(qū)均在漂移區(qū)的上方；
[0034]逆導區(qū)還包括N+集電區(qū)，N+集電區(qū)與P+集電區(qū)相間分布；
[0035]引導區(qū)還包括分離區(qū)或低摻雜區(qū)，分離區(qū)將引導區(qū)的P+集電區(qū)與逆導區(qū)的P+集電區(qū)和N+集電區(qū)隔離，低摻雜區(qū)在引導區(qū)的P+集電區(qū)的上方。
[0036]本發(fā)明提供的雙模式絕緣柵晶體管，通過設(shè)置分離區(qū)或絕緣體溝槽，增加器件在VDMOS模式時電子電流通道的電阻，縮小雙模式絕緣柵晶體管的引導區(qū)尺寸。使器件工作時電流在芯片內(nèi)分布更均勻，從而提高了器件整體的可靠性。另外，通過設(shè)置低摻雜區(qū)，降低引導區(qū)集電極PN的開啟電壓，從而縮小雙模式絕緣柵晶體管的引導區(qū)尺寸。使器件工作時電流在芯片內(nèi)分布更均勻，從而提高了器件整體的可靠性。
[0037]實施例1:
[0038]參見圖1、圖2、圖3和圖4，在本實施例中，引導區(qū)包括分離區(qū)，其基本思路是將引導區(qū)的N+緩沖層與逆導區(qū)的N+緩沖層分離，這也就是說讓這兩部分緩沖層結(jié)構(gòu)相互隔離，如圖1和圖2所示。分離區(qū)為未引入緩沖層摻雜的半導體襯底，通常與N-漂移區(qū)摻雜濃度相同，當然也可以適當引入少量雜質(zhì)或者將此區(qū)域加工成為電阻率大于N-漂移區(qū)的半導體結(jié)構(gòu)。
[0039]為了保證器件耐壓，在分離區(qū)下方制造一定尺寸的絕緣體區(qū)，絕緣體區(qū)位于半導體襯底與集電極金屬層之間。絕緣體的寬度要保證可以將所述N+緩沖層與集電極金屬電位隔離，絕緣體區(qū)的作用是防止器件耐壓時耗盡區(qū)邊界與集電極金屬接觸而發(fā)生穿通擊穿。
[0040]本實施例中，絕緣體靠近逆導區(qū)一側(cè)上方可以設(shè)置一段P+集電區(qū)(如圖1)，也可直接設(shè)置為N+集電區(qū)(如圖2)。
[0041]背面版圖布局以圖3和圖4為例，通過將引導區(qū)的緩沖層隔離，可以使引導區(qū)兩側(cè)或四周的N+集電區(qū)間距減小為與逆導區(qū)N+集電區(qū)間距相當?shù)乃?。這樣可以使N+集電區(qū)在整個芯片范圍內(nèi)均勻且規(guī)律地分布，很大程度地改善了電流均勻性。這樣當器件處于VDMOS模式時，引導區(qū)上方的電子電流必須流過引導區(qū)的緩沖層(分布電阻為Rbl)、分離區(qū)處的低摻雜區(qū)(分布電阻為Rd)以及逆導區(qū)的緩沖層(分布電阻為Rb2)。由于緩沖層之間為低摻雜區(qū)，故Rd?Rbl+Rb2。Rd的引入可以使得引導區(qū)不必拉大P+集電區(qū)的寬度就足以抑制器件的回跳，從而使引導區(qū)的兩側(cè)或四周的N+集電區(qū)間距縮小。通過調(diào)整緩沖層不連續(xù)處的低摻雜區(qū)寬度及摻雜濃度可以控制Rd的大小，使得引導區(qū)的寬度可以降低到同逆導區(qū)P+集電區(qū)寬度相當?shù)乃?，很大程度地改善了電流均勻性問題。通常緩沖層之間低摻雜區(qū)寬度越大，摻雜濃度越低，Rd就會越大，引導區(qū)的寬度可以降得越小。但Rd的阻值并不是越大越好，只要能夠保證器件不會出現(xiàn)回跳即可。
[0042]實施例2:
[0043]本實施例提供的雙模式絕緣柵晶體管與實施例1的結(jié)構(gòu)相似。兩者的不同之處是，實施例2的分離區(qū)為填充有絕緣體的溝槽，N+緩沖層和集電區(qū)被一個填充有絕緣體的溝槽所分離(如圖5和圖6)。圖示溝槽左側(cè)緩沖層為引導區(qū)緩沖層，溝槽右側(cè)緩沖層為逆導區(qū)緩沖層。
[0044]本實施例中，絕緣體靠近逆導區(qū)一側(cè)可以設(shè)置一段P+集電區(qū)(如圖5)，也可直接設(shè)置為N+集電區(qū)(如圖6)。
[0045]當器件處于VDMOS模式時，引導區(qū)上方的電子電流必須流過引導區(qū)的緩沖層(分布電阻為Rbl)、溝槽兩側(cè)及上方的低摻雜區(qū)(總分布電阻為Rd)以及逆導區(qū)的緩沖層(分布電阻為Rb2)。由于溝槽兩側(cè)及上方為低摻雜區(qū),故Rd>>Rbl+Rb2。Rd的引入可以使得引導區(qū)不必拉大P+集電 區(qū)的寬度就足以抑制器件的回跳，從而使引導區(qū)的兩側(cè)或四周的N+集電區(qū)間距縮小。通過調(diào)整溝槽的寬度及深度可以控制Rd的大小，使得引導區(qū)的寬度可以降低到同逆導區(qū)P+集電區(qū)寬度相當?shù)乃?，很大程度地改善了電流均勻性問題。通常溝槽的寬度及深度越大，Rd越大，引導區(qū)的寬度可以降得越小。但Rd的阻值并不是越大越好，只要能夠保證器件不會出現(xiàn)回跳即可。
[0046]實施例3:
[0047]事實上，不光FS結(jié)構(gòu)的雙模式絕緣柵晶體管可以采用此方案，NPT結(jié)構(gòu)的雙模式絕緣柵晶體管也可以改善電流均勻性。實施例3提出的逆導區(qū)的結(jié)構(gòu)與實施例2的結(jié)構(gòu)相似。兩者的不同之處是，實施例3的結(jié)構(gòu)中沒有N+緩沖層結(jié)構(gòu)。
[0048]本實施例中，絕緣體靠近逆導區(qū)一側(cè)可以設(shè)置一段P+集電區(qū)(如圖7)，也可直接設(shè)置為N+集電區(qū)(如圖8)。
[0049]當器件處于VDMOS模式時，引導區(qū)上方的電子電流必須流過引導區(qū)的漂移區(qū)(分布電阻為Rdl)、溝槽兩側(cè)及上方的低摻雜區(qū)(總分布電阻為Rd)以及逆導區(qū)N+集電區(qū)上方的漂移區(qū)(分布電阻為Rd2)。Rd的引入可以使得引導區(qū)不必拉大P+集電區(qū)的寬度就足以抑制器件的回跳，從而使引導區(qū)的兩側(cè)或四周的N+集電區(qū)間距縮小。通過調(diào)整溝槽的寬度及深度可以控制Rd的大小，使得引導區(qū)的寬度可以降低到同逆導區(qū)P+集電區(qū)寬度相當?shù)乃?，很大程度地改善了電流均勻性問題。通常溝槽的寬度及深度越大，Rd越大，引導區(qū)的寬度可以降得越小。但Rd的阻值并不是越大越好，只要能夠保證器件不會出現(xiàn)回跳即可。
[0050]實施例4:
[0051]本實施例中將引導區(qū)N+緩沖層的摻雜濃度在保證器件耐壓足夠的前提下作適當減小。也就是說引導區(qū)的緩沖層摻雜濃度小于逆導區(qū)的緩沖層摻雜濃度。[0052]本實施例中，引導區(qū)上方的低摻雜緩沖層可以部分覆蓋P+集電區(qū)(如圖9)，也可以全部覆蓋P+集電區(qū)(如圖10)，甚至將相鄰的N+集電區(qū)也全部或部分覆蓋。
[0053]當器件處于VDMOS模式時，引導區(qū)上方的電子電流必須流過引導區(qū)的低摻雜緩沖層(分布電阻為Rbl，且阻值較大)和引導區(qū)的高摻雜緩沖層(分布電阻為Rb2)。由于低摻雜緩沖層的引入，使得Rbl+Rb2達到較大的水平。另外，由于低摻雜緩沖層引入，使得P+集電區(qū)和N+緩沖層所組成的PN結(jié)開啟電壓降低。以上兩方面的因素使得引導區(qū)不必拉大P+集電區(qū)的寬度就足以抑制器件的回跳，從而使引導區(qū)的兩側(cè)或四周的N+集電區(qū)間距縮小。通過調(diào)整低摻雜緩沖層的長度可以控制Rbl的大小，使得引導區(qū)的寬度可以降低到同逆導區(qū)P+集電區(qū)寬度相當?shù)乃?，很大程度地改善了電流均勻性問題。通常低摻雜緩沖層的長度越大，Rbl越大，引導區(qū)的寬度可以降得越小。但Rbl的阻值并不是越大越好，只要能夠保證器件不會出現(xiàn)回跳即可。
[0054]實施例5:
[0055]在本實施例中，低摻雜區(qū)的摻雜濃度均小于引導區(qū)的N+緩沖層和引導區(qū)的P+集電區(qū)的摻雜濃度。
[0056]此低摻雜區(qū)可以為P型，也可以為N型，還可以既有P區(qū)又有N區(qū)。對于既有P區(qū)又有N區(qū)的情況，需要保證P型低摻雜區(qū)位于P+集電區(qū)上方，而N型低摻雜區(qū)位于P型低摻雜區(qū)及N+緩沖層之間。
[0057]本實施例中，引導區(qū)的低摻雜區(qū)可以部分覆蓋P+集電區(qū)(如圖11)，也可以全部覆蓋P+集電區(qū)(如圖12)，甚至將相鄰的N+集電區(qū)也全部或部分覆蓋。
[0058]在器件引導區(qū)的N+緩沖層及P+集電區(qū)之間引入低摻雜區(qū)，使得集電極PN結(jié)一側(cè)或兩側(cè)有低摻雜半導體，很大程度地降低了 PN結(jié)的開啟電壓。使得引導區(qū)不必拉大P+集電區(qū)的寬度就足以抑制器件的回跳，從而使引導區(qū)的兩側(cè)或四周的N+集電區(qū)間距縮小。通過調(diào)整低摻雜區(qū)的濃度可以控制PN結(jié)開啟的大小，使得引導區(qū)的寬度可以降低到同逆導區(qū)P+集電區(qū)寬度相當?shù)乃?，很大程度地改善了電流均勻性問題。通常低摻雜區(qū)摻雜濃度較小，集電結(jié)開啟所需的電壓越小，引導區(qū)的寬度可以降得越小。
[0059]本發(fā)明實施例提供的雙模式絕緣柵晶體管，可以使雙模式絕緣柵晶體管的引導區(qū)寬度從幾百微米減小為幾十微米，極大地改善了雙模式絕緣柵晶體管芯片的電流均勻性，提高了器件的可靠性。具體可以改善器件的功率循環(huán)能力、抗電流過沖能力和抗短路能力
坐寸ο
[0060]在實際工程中的版圖方案可以有多種圖形組成，但均可以根據(jù)本發(fā)明實施例提供的結(jié)構(gòu)，將部分P+集電區(qū)隔離出來，形成一個小尺寸引導區(qū)結(jié)構(gòu)。
[0061]對于可以使得引導區(qū)P+集電區(qū)寬度可以減小的方案本專利不再一一列舉，凡是采用特定技術(shù)方案使得引導區(qū)P+集電區(qū)寬度減小以改善電流均勻性的方案均屬本專利的保護范圍。
[0062]因此，雙模式絕緣柵晶體管的缺點在于引導區(qū)兩側(cè)或四周的N+集電區(qū)間距太大，導致電流集中。本專利的思想就是通過各種方法減小引導區(qū)的寬度，也就是減小引導區(qū)兩側(cè)或四周N+集電區(qū)間距，這樣能近一步改善雙模式絕緣柵晶體管的引導區(qū)的電流分布，近而提高器件的可靠性。
[0063]最后所應(yīng)說明的是，以上【具體實施方式】僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照實例對本發(fā)明進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當理解，可以對本發(fā)明的技術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當中。
【權(quán)利要求】
1.一種雙模式絕緣柵晶體管，其特征在于，包括逆導區(qū)和引導區(qū)； 所述逆導區(qū)和所述引導區(qū)均包括P+集電區(qū)，漂移區(qū)和MOS元胞區(qū)，所述漂移區(qū)均在所述P+集電區(qū)的上方，所述MOS元胞區(qū)均在所述漂移區(qū)的上方； 所述逆導區(qū)還包括N+集電區(qū)，所述N+集電區(qū)與所述P+集電區(qū)相間分布； 所述引導區(qū)還包括分離區(qū)或低摻雜區(qū)，所述分離區(qū)將所述引導區(qū)的P+集電區(qū)與所述逆導區(qū)的P+集電區(qū)和所述N+集電區(qū)隔離，所述低摻雜區(qū)在所述引導區(qū)的P+集電區(qū)的上方。
2.根據(jù)權(quán)利要求1所述的雙模式絕緣柵晶體管，其特征在于，所述逆導區(qū)和所述引導區(qū)均還可以設(shè)置N+緩沖層，所述逆導區(qū)的N+緩沖層在所述逆導區(qū)的P+集電區(qū)或N+集電區(qū)和所述逆導區(qū)的漂移區(qū)之間，所述引導區(qū)的N+緩沖層在所述引導區(qū)的P+集電區(qū)和所述引導區(qū)的漂移區(qū)之間，所述引導區(qū)的分離區(qū)將所述逆導區(qū)的N+緩沖層和所述引導區(qū)的N+緩沖層隔離。
3.根據(jù)權(quán)利要求2所述的雙模式絕緣柵晶體管，其特征在于，所述分離區(qū)的下方還有一絕緣體區(qū)，所述絕緣體區(qū)位于硅襯底與集電極金屬層之間，通過調(diào)整所述絕緣體區(qū)的寬度使所述弓I導區(qū)的N+緩沖層與集電極金屬電位隔離。
4.根據(jù)權(quán)利要求1所述的雙模式絕緣柵晶體管，其特征在于，所述分離區(qū)為填充有絕緣體的溝槽。
5.根據(jù)權(quán)利要求2所述的雙模式絕緣柵晶體管，其特征在于，所述引導區(qū)的N+緩沖層摻雜濃度小于所述逆導區(qū)N+緩沖層摻雜濃度。
6.根據(jù)權(quán)利要求2所述的雙模式絕緣柵晶體管，其特征在于，所述低摻雜區(qū)的摻雜濃度均小于所述引導區(qū)的N+緩沖層和所述引導區(qū)的P+集電區(qū)的摻雜濃度。
【文檔編號】H01L29/08GK104037208SQ201410287757
【公開日】2014年9月10日 申請日期:2014年6月24日 優(yōu)先權(quán)日:2014年6月24日
【發(fā)明者】張文亮, 朱陽軍, 高君宇 申請人:江蘇中科君芯科技有限公司