本實用新型涉及差分型單邊沿T觸發(fā)器，特別涉及一種基于浮柵MOS管的差分型單邊沿T觸發(fā)器。

背景技術：

觸發(fā)器是數(shù)字集成電路中基本的構件，它們決定著包括功耗、延遲、面積、可靠性等電路的性能。在所有的觸發(fā)器中，差分結構的觸發(fā)器由于具有互補輸出、低功耗、簡單的結構等優(yōu)點，因此應用比較廣泛。差分觸發(fā)器能夠起到放大器的作用，因此它們能夠在低擺幅電壓信號下很好的工作。它們還能夠在觸發(fā)器中建立各種邏輯功能來降低測序開銷。

技術實現(xiàn)要素：

針對上述現(xiàn)有技術存在的問題，本實用新型提供一種功耗低且結構簡單的基于浮柵MOS管的差分型單邊沿T觸發(fā)器。

為了實現(xiàn)上述目的，本實用新型采用的技術方案是：基于浮柵MOS管的差分型單邊沿T觸發(fā)器，包括輸入控制結構、差分結構的主觸發(fā)器和差分結構的從觸發(fā)器；

所述輸入控制結構由組合邏輯電路構成，異或門XOR1構成F1輸入結構，異或門XOR2和非門I1構成F2輸入結構；XOR1的輸出為F1；XOR2的輸出為I1的輸入，I1的輸出為F2；

所述主觸發(fā)器由構成差分結構的兩個PMOS管m3和m4以及兩個三輸入n型浮柵MOS管m1和m2構成；

所述從觸發(fā)器由構成差分結構的兩個PMOS管m7和m8，兩個三輸入n型浮柵MOS管m5和m6以及兩個反相器INV1和INV2構成；

所述PMOS管m3、m4、m7和m8源級接工作電壓VDD，所述三輸入n型浮柵MOS管m1、m2、m5和m6的源級接地；

所述主觸發(fā)器中構成差分結構的兩個PMOS管m3和m4的漏極分別與兩個三輸入n型浮柵MOS管m1和m2的漏極連接，并且產(chǎn)生主觸發(fā)器的輸出和x；所述從觸發(fā)器中構成差分結構的兩個PMOS管m7和m8的漏極分別與兩個三輸入n型浮柵MOS管m5和m6的漏極連接，并通過兩個反相器INV1和INV2連接到輸出端Q和

本實用新型的有益效果是：輸入控制結構由簡單的組合邏輯電路組成。電路利用了浮柵MOS管所具有的閾值易于控制這一自然屬性，無需增加特別的電路，僅需通過在n型浮柵MOS管中增加一個輸入端就可以方便的控制電路的開關。差分結構的觸發(fā)器由于具有互補輸出、低功耗、簡單的結構等優(yōu)點，而運用n型浮柵MOS管下拉網(wǎng)絡代替了傳統(tǒng)的差分型觸發(fā)器中的nMOS邏輯電路，簡化了下拉網(wǎng)絡結構，從而進一步減小了電路的功耗。

附圖說明

圖1是n型和p型多輸入浮柵MOS管符號和電容模型；

圖2是本實用新型電路原理圖。

具體實施方式

下面結合實施例對本實用新型做進一步描述。下述實施例的說明只是用于幫助理解本實用新型。應當指出，對于本技術領域的普通技術人員來說，在不脫離本實用新型原理的前提下，還可以對本實用新型進行若干改進和修飾，這些改進和修飾也落入本實用新型權利要求的保護范圍內(nèi)。

多輸入浮柵MOS管是近年來提出的一種具有功能性強、閾值控制靈活等特點的新型器件，人們已在模擬、數(shù)字和神經(jīng)網(wǎng)絡等多個領域?qū)λ膽瞄_展了深入研究。這種器件的加工工藝與標準的雙層多晶硅CMOS工藝完全兼容，它的符號表示及其電容模型如圖1所示。它具有多個輸入柵極和一個浮柵極，其中浮柵由第一層多晶硅形成，多個輸入控制柵則由第二層多晶硅形成。輸入端與浮柵之間通過電容實現(xiàn)耦合。圖中V_F表示浮柵上的電壓，V₀為襯底電壓，V₁、V₂、……、V_n為輸入信號電壓。C₀是浮柵與襯底之間的耦合電容，它主要由柵氧化層電容C_ox構成，C₁、C₂、……、C_n為各個輸入柵與浮柵之間的耦合電容。圖中D和S分別表示漏極和源極。浮柵上的凈電荷Q_F由下式給出：

對于n溝道浮柵MOS管，襯底接地，因此V₀＝0。假設浮柵上的初始電荷為零，根據(jù)電荷守恒定律，由上式可得:

設V_T為由浮柵端看進去的管子的閾值電壓，則當V_F>V_T時管子導通。由式(2)和(3)可以看出，多輸入浮柵MOS管能夠?qū)Ω鳀艠O輸入信號加權求和，用計算得到的求和結果去控制MOS管的“開”和“關”。注意到它在浮柵上進行的所有輸入信號的加權求和運算是利用電容耦合效應以電壓模式來進行的，這顯示了它具有比電流模式求和技術更優(yōu)秀的低功耗特性。如果以V₁作為輸入端，其他輸入端作為控制端，則有：

這樣，由V₁端看進去的管子的閾值電壓V^*_t1可以表示為:

上式表明，無需調(diào)整V_T，只要通過改變耦合電容之間的比例關系或改變控制端電壓V_i就可以改變浮柵MOS管相對于輸入信號V₁的閾值電壓，從而控制MOS管的導通和截止。對于p溝道浮柵MOS管，襯底通常接電路最高電壓源(如V_DD)，因此式(1)中V₀＝V_DD，式(2)-(5)需作相應修正。

本實用新型的一種基于浮柵MOS管的差分型主從JK觸發(fā)器電路的結構如圖2所示，包括：輸入控制結構、差分結構的主觸發(fā)器和差分結構的從觸發(fā)器。

所述輸入控制結構由組合邏輯電路構成，異或門XOR1構成F1輸入結構，異或門XOR2、非門I1構成F2輸入結構；所述主觸發(fā)器由構成差分結構的兩個PMOS管m3和m4、兩個三輸入n型浮柵MOS管m1和m2構成；所述從觸發(fā)器由構成差分結構的兩個PMOS管m7和m8、兩個三輸入n型浮柵MOS管m5和m6、兩個反相器INV1和INV2構成。

所述PMOS管m3、m4、m7、m8源級接工作電壓VDD，所述三輸入n型浮柵MOS管m1、m2、m5、m6的源級接地。

所述輸入控制結構中，XOR1的輸出為F1；XOR2的輸出I1的輸入，I1的輸出為F2。

所述主觸發(fā)器中構成差分結構的兩個PMOS管m3和m4的漏極分別與兩個三輸入n型浮柵MOS管m1和m2的漏極連接，并且產(chǎn)生主觸發(fā)器的輸出和x；所述從觸發(fā)器中構成差分結構的兩個PMOS管m7和m8的漏極分別與兩個三輸入n型浮柵MOS管m5和m6的漏極連接，并通過兩個反相器INV1和INV2連接到輸出端Q和

本設計中所采用的三輸入浮柵MOS管m1的輸入端(V1＝F1、V3＝GND)權重相同，即C1＝C2＝C3＝C；本設計中所采用的三輸入浮柵MOS管m2的輸入端(V1＝F2、V3＝GND)權重相同，即C1＝C2＝C3＝C；本設計中所采用的三輸入浮柵MOS管m5的輸入端(V1＝x、V2＝clk、V3＝0)的權重相同，即C1＝C2＝C3＝C；本設計中所采用的三輸入浮柵MOS管m6的輸入端V2＝clk、V3＝0)的權重相同，即C1＝C2＝C3＝C。

根據(jù)公式(4)：

對于m1，只需

m1導通，

即

對于m2，只需

m2導通，

即

對于m5，只需

m5導通，

即

對于m6，只需

m6導通，

即

輸入控制結構中,外輸入信號J和K及輸出反饋信號(觸發(fā)器現(xiàn)態(tài))Qⁿ和與輸入F1和F2的關系如下：

由公式(10)和(11)可見，

隨著外輸入和觸發(fā)器現(xiàn)態(tài)的不同，輸入F1和F2的狀態(tài)如下表所示：

所述觸發(fā)器工作狀態(tài)如下：

在clk低電平時，根據(jù)公式(6)和(7)，m1和m2中的V2＝1，所述主觸發(fā)器接收輸入信號，當輸入F1為高電平時，F(xiàn)2為低電平，m1導通且m2截止，主觸發(fā)器輸出x和分別為1和0；當輸入F1為低電平時，F(xiàn)2為高電平，m2導通且m1截止，主觸發(fā)器輸出x和分別為0和1；此時根據(jù)公式(8)和(9)，m5和m6截止，從觸發(fā)器關閉，輸出Q和保持不變；在clk上升沿時，根據(jù)公式(6)和(7)，m1和m2中的V2＝0，主觸發(fā)器關閉，從觸發(fā)器開啟，主觸發(fā)器的輸出x和決定輸出Q和當x為高電平時，m5導通且m6截止，輸出Q和為1和0；當x為低電平時，m6導通且m5截止，輸出Q和為0和1。

以φ表示任意值。根據(jù)上面的工作過程，可以總結出所述一種基于浮柵MOS管的差分型單邊沿T觸發(fā)器電路的工作狀態(tài)如下表所示：