本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種高K金屬柵晶體管的形成方法。

背景技術(shù)：

互補(bǔ)型金屬氧化物半導(dǎo)體管(Complementary Metal-Oxide-Semiconductor，CMOS)是構(gòu)成集成電路的基本半導(dǎo)體器件之一。所述互補(bǔ)型金屬氧化物半導(dǎo)體管包括：P型金屬氧化物半導(dǎo)體(PMOS)和N型金屬氧化物半導(dǎo)體(NMOS)。

現(xiàn)有技術(shù)為了在減小柵極尺寸的同時(shí)控制短溝道效應(yīng)，提出了高K金屬柵(HKMG，High K Metal Gate)晶體管，即采用高K介質(zhì)材料取代常規(guī)的氧化硅等材料作為晶體管的柵介質(zhì)層，采用金屬材料取代常規(guī)的多晶硅等材料作為晶體管的柵電極層。而且，為了調(diào)節(jié)PMOS管和NMOS管的閾值電壓，現(xiàn)有技術(shù)會在PMOS管和NMOS管的柵介質(zhì)層表面形成功函數(shù)層(work function layer)；其中，PMOS管的功函數(shù)層需要具有較高的功函數(shù)，而NMOS管的功函數(shù)層需要具有較低的功函數(shù)。因此，在PMOS管和NMOS管中，功函數(shù)層的材料不同，以滿足各自功函數(shù)調(diào)節(jié)的需求。

現(xiàn)有技術(shù)采用后柵(Gate Last)工藝形成互補(bǔ)型金屬氧化物半導(dǎo)體管時(shí)，包括：在形成PMOS管的區(qū)域和形成NMOS管的區(qū)域的半導(dǎo)體襯底表面分別形成偽柵極層；在所述偽柵極層兩側(cè)的襯底內(nèi)形成源區(qū)和漏區(qū)后，在半導(dǎo)體襯底表面形成暴露出偽柵極層的介質(zhì)層；在去除PMOS管的區(qū)域或NMOS管的區(qū)域的偽柵極層之后，在介質(zhì)層內(nèi)形成開口，并依次在所述開口內(nèi)形成柵介質(zhì)層、功函數(shù)層和柵電極層。其中，柵電極層的材料為金屬，柵介質(zhì)層的材料為高K材料；而且，PMOS管的區(qū)域的功函數(shù)層材料與NMOS管的區(qū)域的功函數(shù)層材料不同。

然而，由于PMOS晶體管和NMOS晶體管所需的功函數(shù)層材料不同，容易導(dǎo)致互補(bǔ)型金屬氧化物半導(dǎo)體管的性能不穩(wěn)定。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是提供一種高K金屬柵晶體管的形成方法，所形成的高K金屬柵晶體管的性能改善。

為解決上述問題，本發(fā)明提供一種高K金屬柵晶體管的形成方法，包括：提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；在所述襯底表面形成介質(zhì)層，所述介質(zhì)層內(nèi)具有第一開口和第二開口，所述第一開口暴露出第一區(qū)域的部分襯底表面，所述第二開口暴露出第二區(qū)域的部分襯底表面；在所述介質(zhì)層表面、第一開口的側(cè)壁和底部的襯底表面、以及第二開口的側(cè)壁和底部的襯底表面形成柵介質(zhì)層；在形成所述柵介質(zhì)層之后，在第一開口內(nèi)形成填充滿所述第一開口的犧牲層；在形成所述犧牲層之后，在第二開口內(nèi)形成第二功函數(shù)層以及位于第二功函數(shù)層表面的第二柵極層，所述第二柵極層填充滿所述第二開口；在形成所述第二柵極層之后，去除第一開口內(nèi)的犧牲層；在去除第一開口內(nèi)的犧牲層之后，在所述第一開口內(nèi)形成第一功函數(shù)層、以及位于第一功函數(shù)層表面的第一柵極層，所述第一柵極層填充滿所述第一開口。

可選的，所述第一區(qū)域?yàn)镹MOS區(qū)；所述第二區(qū)域?yàn)镻MOS區(qū)。

可選的，所述第一功函數(shù)層的材料為TiAlC；所述第二功函數(shù)層的材料為TiN。

可選的，所述第一柵極層的材料為TiAl或W；所述第二柵極層的材料為W。

可選的，所述襯底包括：半導(dǎo)體基底；分別位于第一區(qū)域和第二區(qū)域的半導(dǎo)體基底表面的若干鰭部；位于半導(dǎo)體基底表面的隔離層，所述隔離層覆蓋部分鰭部的側(cè)壁，且所述隔離層表面低于所述鰭部的頂部表面。

可選的，所述第一開口橫跨第一區(qū)域的鰭部，且所述第一開口暴露出第一區(qū)域的部分鰭部側(cè)壁和頂部表面；所述第二開口橫跨第二區(qū)域的鰭部，且所述第二開口暴露出第二區(qū)域的部分鰭部側(cè)壁和頂部表面。

可選的，所述柵介質(zhì)層形成于第一開口和第二開口暴露出的鰭部的側(cè)壁和頂部表面。

可選的，還包括：在形成所述犧牲層之前，在所述柵介質(zhì)層表面形成覆蓋層；所述覆蓋層的材料為TiN。

可選的，在形成覆蓋層之后，形成所述犧牲層之前，進(jìn)行退火工藝。

可選的，還包括：在形成所述犧牲層之前，在所述覆蓋層表面形成第一阻擋層；在去除犧牲層之后，去除第一開口內(nèi)的第一阻擋層；所述第一阻擋層的材料為TaN。

可選的，所述犧牲層的材料為底層抗反射層材料、深紫外光吸收氧化材料或有機(jī)介質(zhì)層材料。

可選的，所述犧牲層的形成步驟包括：在所述柵介質(zhì)層表面形成填充滿所述第一開口和第二開口的犧牲膜；平坦化所述犧牲膜，去除位于介質(zhì)層頂部上的部分犧牲膜；在平坦化工藝之后，去除第二開口內(nèi)的犧牲膜。

可選的，所述第二功函數(shù)層和第二柵極層的形成步驟包括：在所述柵介質(zhì)層上和犧牲層表面形成第二功函數(shù)膜；在所述第二功函數(shù)膜表面形成第二柵極膜，所述第二柵極膜填充滿所述第二開口；平坦化所述第二柵極膜和第二功函數(shù)膜，去除介質(zhì)層頂部上的第二柵極膜和第二功函數(shù)膜，并暴露出所述犧牲層，形成第二柵極層和第二功函數(shù)層。

可選的，在平坦化所述第二柵極膜和第二功函數(shù)膜之后，平坦化所述柵介質(zhì)層直至暴露出所述介質(zhì)層頂部表面為止。

可選的，所述第一功函數(shù)層和第一柵極層的形成步驟包括：在所述柵介質(zhì)層上、介質(zhì)層頂部上和第二柵極層表面形成第一功函數(shù)膜；在所述第一功函數(shù)膜表面形成第一柵極膜，所述第一柵極膜填充滿所述第一開口；平坦化所述第一柵極膜和第一功函數(shù)膜，直至暴露出介質(zhì)層表面為止，形成第一柵極層和第一功函數(shù)層。

可選的，還包括：在形成第一功函數(shù)膜之后，形成第一柵極膜之前，在第一功函數(shù)膜表面形成第二阻擋膜；在所述第二阻擋膜表面形成第一柵極膜；所述平坦化工藝平坦化所述第二阻擋膜，在第一開口內(nèi)形成第二阻擋層。

可選的，所述第二阻擋層的材料為TiN。

可選的，所述第一開口和第二開口的形成步驟包括：分別在第一區(qū)域和第二區(qū)域的襯底表面形成偽柵結(jié)構(gòu)，所述偽柵結(jié)構(gòu)包括偽柵極層；在所述襯底表面形成介質(zhì)層，所述介質(zhì)層的表面與所述偽柵結(jié)構(gòu)的頂部表面齊平；去除所述偽柵極層，在第一區(qū)域的介質(zhì)層內(nèi)形成第一開口，在第二區(qū)域的介質(zhì)層內(nèi)形成第二開口。

可選的，還包括：在形成介質(zhì)層之前，在所述偽柵結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成源區(qū)和漏區(qū)。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明的形成方法中，在第一開口和第二開口的側(cè)壁和底部表面形成柵介質(zhì)層之后，在第一開口內(nèi)形成犧牲層，形成于第二開口內(nèi)的第二功函數(shù)層和第二柵極層不會填充于第一開口內(nèi)。由于免去了額外去除第一開口內(nèi)的第二功函數(shù)層的步驟，從而避免了去除第二功函數(shù)層的刻蝕工藝對第一開口內(nèi)的柵介質(zhì)層造成損傷或殘留副產(chǎn)物。而且，由于在形成第二柵極層之后再形成后續(xù)的第一功函數(shù)層，所述第一功函數(shù)層不會填充至所述第二開口內(nèi)，則所述第二柵極層易于填充于第二開口內(nèi)，能夠提高所形成的第二柵極層的質(zhì)量。因此，在第一區(qū)域和第二區(qū)域所形成的晶體管之間不易發(fā)生失配問題，在第一區(qū)域和第二區(qū)域所形成的晶體管性能改善。

附圖說明

圖1是一種互補(bǔ)型金屬氧化物半導(dǎo)體管的剖面結(jié)構(gòu)示意圖；

圖2至圖10是本發(fā)明實(shí)施例的高K金屬柵晶體管的形成過程的剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

如背景技術(shù)所述，由于PMOS晶體管和NMOS晶體管所需的功函數(shù)層材料不同，容易導(dǎo)致互補(bǔ)型金屬氧化物半導(dǎo)體管的性能不穩(wěn)定。

請參考圖1，圖1是一種互補(bǔ)型金屬氧化物半導(dǎo)體管的剖面結(jié)構(gòu)示意圖，包括：襯底100，所述襯底100具有NMOS區(qū)域102和PMOS區(qū)域101；所述襯底100表面具有介質(zhì)層103；所述PMOS區(qū)域101的介質(zhì)層103內(nèi)具有 暴露出襯底100表面的第一開口(未示出)；所述NMOS區(qū)域102的介質(zhì)層103內(nèi)具有暴露出襯底100表面的第二開口(未示出)；所述第一開口的側(cè)壁和底部表面具有第一柵介質(zhì)層110，所述第二開口的側(cè)壁和底部表面具有第二柵介質(zhì)層120，所述PMOS區(qū)域101的第一柵介質(zhì)層110表面具有第一功函數(shù)層111；位于所述第一功函數(shù)層111和第二柵介質(zhì)層120表面的第二功函數(shù)層121；位于所述第二功函數(shù)層121表面的柵極層130，所述柵極層130填充滿第一開口和第二開口。

其中，所述第一功函數(shù)層111為P型功函數(shù)層，所述第二功函數(shù)層121為N型功函數(shù)層。由于N型功函數(shù)層的材料中通常含有鋁離子，為了阻止N型功函數(shù)層材料中的鋁離子向第一柵介質(zhì)層110和襯底100內(nèi)擴(kuò)散，在圖1所示的結(jié)構(gòu)中，在形成PMOS區(qū)域101的第一功函數(shù)層111之后，再于NMOS區(qū)域102和PMOS區(qū)域101形成N型功函數(shù)層109。

在PMOS區(qū)域101中，在填充柵極層130之前，所述第一開口內(nèi)至少包括重疊的第一柵介質(zhì)層110、第一功函數(shù)層111和第二功函數(shù)層121，因此，所述第一開口在平行于襯底100表面方向上的寬度尺寸較小，所述第一開口的深寬比較大，使得在第一開口內(nèi)填充柵極層130的難度增加，而且容易造成所形成的柵極層130的良率較差，所述柵極層130內(nèi)部容易產(chǎn)生間隙，且所述柵極層與第二功函數(shù)層121之間的界面結(jié)合較差。

在NMOS區(qū)域103中，在填充柵極層130之前，需要去除第二開口內(nèi)的第一功函數(shù)層111，以防止P型功函數(shù)層的材料使NMOS晶體管性能變差。然而，隨著晶體管的特征尺寸不斷縮小，所述第二開口平行于襯底100表面的方向上尺寸也相應(yīng)縮減，所述第二開口的深寬比較大，導(dǎo)致刻蝕去除第二開口內(nèi)的第一功函數(shù)層111的難度較大。在去除第二開口內(nèi)的第一功函數(shù)層111之后，不僅容易在第二開口的內(nèi)壁表面附著殘留的雜質(zhì)，還容易對第二開口內(nèi)的第二柵介質(zhì)層120表面造成損傷。進(jìn)而容易造成所形成的NMOS晶體管與PMOS晶體管之間發(fā)生失配。尤其是當(dāng)所形成的PMOS晶體管和NMOS晶體管用于構(gòu)成SRAM器件時(shí)，所述NMOS晶體管與PMOS晶體管之間的失配問題會導(dǎo)致SRAM器件的性能變差、良率下降。

為了解決上述問題，本發(fā)明提供一種高K金屬柵晶體管的形成方法，包 括：提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；在所述襯底表面形成介質(zhì)層，所述介質(zhì)層內(nèi)具有第一開口和第二開口，所述第一開口暴露出第一區(qū)域的部分襯底表面，所述第二開口暴露出第二區(qū)域的部分襯底表面；在所述介質(zhì)層表面、第一開口的側(cè)壁和底部的襯底表面、以及第二開口的側(cè)壁和底部的襯底表面形成柵介質(zhì)層；在形成所述柵介質(zhì)層之后，在第一開口內(nèi)形成填充滿所述第一開口的犧牲層；在形成所述犧牲層之后，在第二開口內(nèi)形成第二功函數(shù)層以及位于第二功函數(shù)層表面的第二柵極層，所述第二柵極層填充滿所述第二開口；在形成所述第二柵極層之后，去除第一開口內(nèi)的犧牲層；在去除第一開口內(nèi)的犧牲層之后，在所述第一開口內(nèi)形成第一功函數(shù)層、以及位于第一功函數(shù)層表面的第一柵極層，所述第一柵極層填充滿所述第一開口。

其中，在第一開口和第二開口的側(cè)壁和底部表面形成柵介質(zhì)層之后，在第一開口內(nèi)形成犧牲層，形成于第二開口內(nèi)的第二功函數(shù)層和第二柵極層不會填充于第一開口內(nèi)。由于免去了額外去除第一開口內(nèi)的第二功函數(shù)層的步驟，從而避免了去除第二功函數(shù)層的刻蝕工藝對第一開口內(nèi)的柵介質(zhì)層造成損傷或殘留副產(chǎn)物。而且，由于在形成第二柵極層之后再形成后續(xù)的第一功函數(shù)層，所述第一功函數(shù)層不會填充至所述第二開口內(nèi)，則所述第二柵極層易于填充于第二開口內(nèi)，能夠提高所形成的第二柵極層的質(zhì)量。因此，在第一區(qū)域和第二區(qū)域所形成的晶體管之間不易發(fā)生失配問題，在第一區(qū)域和第二區(qū)域所形成的晶體管性能改善。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

圖2至圖10是本發(fā)明實(shí)施例的高K金屬柵晶體管的形成過程的剖面結(jié)構(gòu)示意圖。

請參考圖2，提供襯底，所述襯底包括第一區(qū)域210和第二區(qū)域220。

在本實(shí)施例中，所述第一區(qū)域210為NMOS區(qū)，用于形成NMOS晶體管；所述第二區(qū)域220為PMOS區(qū)，用于形成PMOS晶體管。在一實(shí)施例中，所述第一區(qū)域210和第二區(qū)域220所形成的晶體管能夠構(gòu)成CMOS晶體管。在 另一實(shí)施例中，所述第一區(qū)域210和第二區(qū)域220所形成的晶體管能夠用于構(gòu)成SRAM(靜態(tài)隨機(jī)存儲器)器件；其中，第一區(qū)域210形成的NMOS晶體管能夠作為下拉(PD)晶體管，第二區(qū)域220形成的PMOS晶體管能夠作為上拉(PU)晶體管或傳輸(PG)晶體管。

在本實(shí)施例中，所述第一區(qū)域210和第二區(qū)域220所形成的晶體管為鰭式場效應(yīng)晶體管。

所述襯底包括：半導(dǎo)體基底200；分別位于第一區(qū)域210和第二區(qū)域220的半導(dǎo)體基底201表面的若干鰭部201；位于半導(dǎo)體基底200表面的隔離層202，所述隔離層202覆蓋部分鰭部201的側(cè)壁，且所述隔離層202表面低于所述鰭部201的頂部表面。

所述第一區(qū)域210的鰭部201和部分半導(dǎo)體基底200內(nèi)具有第一阱區(qū)，所述第一阱區(qū)內(nèi)摻雜有P型離子；所述第二區(qū)域220的鰭部201和部分半導(dǎo)體基底200內(nèi)具有第二阱區(qū)，所述第二阱區(qū)內(nèi)摻雜有N型離子。

在一實(shí)施例中，所述半導(dǎo)體基底200和鰭部201的形成步驟包括：提供初始基底；在所述初始基底的部分表面形成掩膜層，所述掩膜層覆蓋需要形成鰭部201的對應(yīng)區(qū)域位置；以所述掩膜層為掩膜，刻蝕所述初始基底，形成所述鰭部201以及位于鰭部201底部的半導(dǎo)體基底200。所述第一阱區(qū)和第二阱區(qū)能夠在刻蝕形成所述鰭部201之前或之后形成。

所述掩膜層的形成步驟包括：在所述初始基底表面形成掩膜材料膜；在所述掩膜材料膜表面形成圖形化層；以圖形化層為掩膜刻蝕所述掩膜材料膜直至暴露出初始基底表面為止，形成所述掩膜層。

在一實(shí)施例中，所述圖形化層為圖形化的光刻膠層，所述圖形化層采用涂布工藝和光刻工藝形成。在另一實(shí)施例中，所述圖形化層采用多重圖形化掩膜工藝形成。所述多重圖形化掩膜工藝包括：自對準(zhǔn)雙重圖形化(Self-aligned Double Patterned，SaDP)工藝、自對準(zhǔn)三重圖形化(Self-aligned Triple Patterned)工藝、或自對準(zhǔn)四重圖形化(Self-aligned Double Double Patterned，SaDDP)工藝。

刻蝕所述初始基底的工藝為各向異性的干法刻蝕工藝。所述鰭部201的 側(cè)壁相對于半導(dǎo)體基底200的表面垂直或傾斜，且當(dāng)所述鰭部201的側(cè)壁相對于半導(dǎo)體基底200表面傾斜時(shí)，所述鰭部201的底部尺寸大于頂部尺寸。在本實(shí)施例中，所述鰭部201的側(cè)壁相對于半導(dǎo)體基底200表面傾斜。

在另一實(shí)施例中，所述鰭部通過刻蝕形成于半導(dǎo)體基底表面的半導(dǎo)體層形成；所述半導(dǎo)體層采用選擇性外延沉積工藝形成于所述襯底表面。所述半導(dǎo)體基底為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或III-V族化合物襯底，例如氮化鎵襯底或砷化鎵襯底等；所述半導(dǎo)體層的材料為硅、鍺、碳化硅或硅鍺。

在本實(shí)施例中，還包括：在形成所述隔離層202之前，在所述半導(dǎo)體基底表面以及鰭部201的側(cè)壁和頂部表面形成界面層；所述隔離層202形成于所述界面層表面。所述界面層的材料為氧化硅；所述界面層的形成工藝為氧化工藝；所述界面層的厚度為5納米～50納米。所述氧化工藝包括原位蒸汽生成(In-Situ Steam Generation，簡稱ISSG)工藝、去耦等離子體氧化(Decoupled Plasma Oxidation，簡稱DPO)工藝、自由基氧化(Radical Oxidation)工藝或濕法氧化工藝。

所述隔離層202的形成步驟包括：在所述半導(dǎo)體基底200表面以及鰭部201的側(cè)壁和頂部表面形成隔離膜；平坦化所述隔離膜；在平坦化之后，回刻蝕所述隔離膜直至暴露出鰭部201的側(cè)壁和頂部表面為止。

在本實(shí)施例中，所述隔離層202的材料為氧化硅。所述隔離膜的形成工藝為流體化學(xué)氣相沉積工藝(FCVD，F(xiàn)lowable Chemical Vapor Deposition)、等離子體增強(qiáng)化學(xué)氣相沉積工藝(PECVD)、高深寬比化學(xué)氣相沉積工藝(HARP)或物理氣相沉積工藝形成。

所述平坦化工藝為化學(xué)機(jī)械拋光工藝(CMP)；回刻蝕所述第一隔離膜的工藝為各向同性的干法刻蝕工藝、各向異性的干法刻蝕工藝或濕法刻蝕工藝。

在另一實(shí)施例中，所述第一區(qū)域和第二區(qū)域所形成的晶體管為平面晶體管，所述襯底為平面基底。所述第一區(qū)域和第二區(qū)域之間的襯底內(nèi)具有淺溝槽隔離結(jié)構(gòu)(STI)。所述襯底包括硅襯底、硅鍺襯底、碳化硅襯底、絕緣體 上硅(SOI)襯底、絕緣體上鍺(GOI)襯底、玻璃襯底或III-V族化合物襯底(例如氮化硅或砷化鎵等)。在所述第一區(qū)域的襯底內(nèi)具有第一阱區(qū)，所述第一阱區(qū)內(nèi)摻雜有P型離子；在所述第二區(qū)域的襯底內(nèi)具有第二阱區(qū)，所述第二阱區(qū)內(nèi)摻雜有N型離子。

后續(xù)在所述襯底表面形成介質(zhì)層，所述介質(zhì)層內(nèi)具有第一開口和第二開口，所述第一開口暴露出第一區(qū)域的部分襯底表面，所述第二開口暴露出第二區(qū)域的部分襯底表面。以下將結(jié)合附圖進(jìn)行說明。

請參考圖3，分別在第一區(qū)域210和第二區(qū)域200的襯底表面形成偽柵結(jié)構(gòu)，所述偽柵結(jié)構(gòu)包括偽柵極層230。

在本實(shí)施例中，第一區(qū)域210形成的NMOS晶體管以及第二區(qū)域220形成的PMOS晶體管為高K金屬柵(HKMG，High K Metal Gate)晶體管，即以高K介質(zhì)材料形成柵介質(zhì)層，以金屬材料形成柵極層。形成所述PMOS晶體管和NMOS晶體管的工藝為后柵(Gate Last)工藝；第一區(qū)域210所形成的偽柵極層230用于替代后續(xù)形成的第一柵極層和柵介質(zhì)層；第二區(qū)域220所形成的偽柵極層230用于替代后續(xù)形成的第二柵極層和柵介質(zhì)層。

在本實(shí)施例中，若干偽柵極結(jié)構(gòu)分別橫跨所述第一區(qū)域210和第二區(qū)域220的鰭部201，且所述偽柵極結(jié)構(gòu)覆蓋所述鰭部201的部分側(cè)壁和頂部表面、以及部分隔離層202表面。

所述偽柵極層230的材料為多晶硅。所述偽柵極層230的形成步驟包括：在所述隔離層202和鰭部201表面形成偽柵極膜；在所述偽柵極膜的部分表面形成圖形化層；以所述圖形化層為掩膜，刻蝕所述偽柵極膜，直至暴露出部分鰭部201的側(cè)壁和頂部表面、以及隔離層202表面。

在本實(shí)施例中，所述偽柵極結(jié)構(gòu)還包括位于所述偽柵極層230側(cè)壁表面的側(cè)墻232。所述側(cè)墻232用于定義源區(qū)和漏區(qū)與偽柵極層230之間的距離；所述側(cè)墻232的材料為氧化硅、氮化硅、氮氧化硅中的一種或多種組合。

在一實(shí)施例中，所述偽柵極結(jié)構(gòu)還包括位于襯底和偽柵極層230之間的偽柵介質(zhì)層。所述偽柵介質(zhì)層的材料為氧化硅；所述偽柵介質(zhì)層的形成工藝為原子層沉積工藝、化學(xué)氣相沉積工藝、熱氧化工藝、濕法氧化工藝或原位 蒸氣生成(ISSG)工藝。

在本實(shí)施例中，在后續(xù)形成介質(zhì)層之前，在所述偽柵結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成源區(qū)和漏區(qū)231。所述源區(qū)和漏區(qū)231的形成步驟包括：在所述偽柵極結(jié)構(gòu)兩側(cè)的鰭部201內(nèi)形成應(yīng)力層；在所述應(yīng)力層內(nèi)摻雜P型離子或N型離子，形成所述源區(qū)和漏區(qū)231。

所述應(yīng)力層的形成步驟包括：采用刻蝕工藝在所述偽柵極結(jié)構(gòu)兩側(cè)的鰭部201內(nèi)形成第三開口；采用選擇性外延沉積工藝在所述第三開口內(nèi)形成填充滿所述第三開口的應(yīng)力層，所述應(yīng)力層的表面高于或齊平于所述鰭部201的頂部表面。

其中，位于第一區(qū)域210的應(yīng)力層材料為碳化硅，位于第二區(qū)域220的應(yīng)力層材料為硅鍺。位于第一區(qū)域210的應(yīng)力層側(cè)壁垂直于鰭部201的頂部表面，位于第二區(qū)域220的應(yīng)力層側(cè)壁與鰭部201的頂部表面呈“Σ”形，所述應(yīng)力層的側(cè)壁具有突出的頂角，且所述頂角向所述偽柵極層230底部的鰭部201內(nèi)延伸的頂點(diǎn)。在所述應(yīng)力層內(nèi)摻雜P型離子或N型離子的工藝能夠?yàn)樵粨诫s工藝和離子注入工藝中的一種或兩種組合。

在另一實(shí)施例中，所述源區(qū)和漏區(qū)采用離子注入工藝形成于偽柵極結(jié)構(gòu)兩側(cè)的鰭部201內(nèi)。在其它實(shí)施例中，所述源區(qū)和漏區(qū)形成于偽柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)，所述襯底為平面基底。

請參考圖4，在所述襯底表面形成介質(zhì)層240，所述介質(zhì)層240的表面與所述偽柵結(jié)構(gòu)的頂部表面齊平。

所述介質(zhì)層240的材料為氧化硅、氮化硅、氮氧化硅、低K介質(zhì)材料(介電系數(shù)大于或等于2.5，小于3.9)或超低K介質(zhì)材料(介電系數(shù)小于2.5)。所述介質(zhì)層240用于電隔離相鄰偽柵結(jié)構(gòu)，且所述介質(zhì)層240還能夠保留偽柵極層230的位置和結(jié)構(gòu)。

所述介質(zhì)層240的形成步驟包括：在所述襯底和偽柵極結(jié)構(gòu)表面形成介質(zhì)膜；平坦化所述介質(zhì)膜直至暴露出所述偽柵結(jié)構(gòu)頂部表面為止，形成所述介質(zhì)層240。

在一實(shí)施例中，在形成所述介質(zhì)膜之前，還能夠在所述襯底和偽柵極結(jié) 構(gòu)表面形成刻蝕停止層，所述刻蝕停止層作為后續(xù)在所述介質(zhì)層240內(nèi)形成導(dǎo)電插塞通孔時(shí)的刻蝕停止層。所述刻蝕停止層的材料與所述介質(zhì)層240的材料不同。

所述介質(zhì)膜的形成工藝為化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。在本實(shí)施例中，所述介質(zhì)膜的形成工藝為流體化學(xué)氣相沉積工藝。所述平坦化工藝為化學(xué)機(jī)械拋光工藝。

請參考圖5，去除所述偽柵極層230(如圖4所示)，在第一區(qū)域210的介質(zhì)層240內(nèi)形成第一開口241，在第二區(qū)域220的介質(zhì)層240內(nèi)形成第二開口242。

所形成的第一開口241橫跨第一區(qū)域210的鰭部201，且所述第一開口241暴露出第一區(qū)域210的部分鰭部201側(cè)壁和頂部表面。所形成的第二開口242橫跨第二區(qū)域220的鰭部201，且所述第二開口242暴露出第二區(qū)域220的部分鰭部201側(cè)壁和頂部表面。

去除所述偽柵極層230的工藝為濕法刻蝕工藝或干刻蝕工藝，所述干法刻蝕工藝為各向同性的干法刻蝕或各向異性的干法刻蝕，所述濕法刻蝕為各向同性的濕法刻蝕。本實(shí)施例中，所述偽柵極層230的材料為多晶硅，所述干法刻蝕的刻蝕氣體包括氯氣和溴化氫氣體中的一種或兩種混合；所述濕法刻蝕的刻蝕液包括硝酸溶液和氫氟酸溶液中的一種或兩種混合。

本實(shí)施例中，采用濕法刻蝕工藝去除所述偽柵極層230，所述濕法刻蝕工藝對于鰭部201表面的損傷較小。

在一實(shí)施例中，所述偽柵極層230與鰭部201之間還具有偽柵介質(zhì)層，在去除所述偽柵極層230之后，去除所述第一開口241和第二開口242底部的偽柵介質(zhì)層。去除所述偽柵介質(zhì)層的工藝能夠?yàn)镾ICONI刻蝕工藝，所述SICONI刻蝕工藝為各向同性的干法刻蝕工藝，對鰭部201的側(cè)壁和頂部表面的損傷較小。

請參考圖6，在所述介質(zhì)層240表面、第一開口241的側(cè)壁和底部的襯底表面、以及第二開口242的側(cè)壁和底部的襯底表面形成柵介質(zhì)層250；在所述柵介質(zhì)層250表面形成覆蓋層251；在所述覆蓋層251表面形成第一阻擋層 252。

在本實(shí)施例中，所述柵介質(zhì)層250形成于第一開口241和第二開口242暴露出的鰭部201的側(cè)壁和頂部表面。

所述柵介質(zhì)層250的材料為高k介質(zhì)材料；所述高k介質(zhì)材料包括氧化鉿、氧化鋯、氧化鉿硅、氧化鑭、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦或氧化鋁；所述柵介質(zhì)層250的形成工藝為化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述柵介質(zhì)層250的厚度為

在本實(shí)施例中，還包括：在形成所述柵介質(zhì)層250之前，在所述第一開口241和第二開口242底部的襯底表面形成界面層(未標(biāo)示)；所述柵介質(zhì)層250位于所述界面層表面。

所述界面層的材料為氧化硅，所述界面層的形成工藝能夠?yàn)檠趸に囆纬?，例如熱氧化工藝或濕法氧化工藝；所述界面層用于提高所述柵介質(zhì)層250與襯底之間的結(jié)合強(qiáng)度，并用于修復(fù)所述柵介質(zhì)層250與襯底之間界面處的缺陷。

所述覆蓋層251用于保護(hù)所述柵介質(zhì)層250，避免后續(xù)形成的第一功函數(shù)層、第二功函數(shù)層、第一柵極層或第二柵極層的材料向所述柵介質(zhì)層250內(nèi)擴(kuò)散，從而保證柵介質(zhì)層250的介電系數(shù)不易發(fā)生變化，則所形成的晶體管的閾值電壓不易發(fā)生偏移。

在本實(shí)施例中，所述覆蓋層251的材料為TiN；所述覆蓋層251的形成工藝化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述覆蓋層251的厚度為

在另一實(shí)施例中，還能夠不形成所述覆蓋層。

在本實(shí)施例中，在形成覆蓋層251之后，形成所述犧牲層之前，進(jìn)行退火工藝。所述退火工藝用于激活源區(qū)和漏區(qū)231內(nèi)的摻雜離子，而所述覆蓋層251能夠用于吸附退火工藝所激發(fā)出的缺陷、雜質(zhì)或氧空位，避免所述缺陷、雜質(zhì)或氧空位擴(kuò)散入所述柵介質(zhì)層250內(nèi)。

所述第一阻擋層252用于作為后續(xù)在第二區(qū)域220形成第二功函數(shù)層和第二柵極層時(shí)的拋光停止層；所述第一阻擋層252的材料與后續(xù)形成的第二功函數(shù)層的材料不同，使所述第一阻擋層252與第一功函數(shù)層之間具有選擇性。

在本實(shí)施例中，由于所述第二區(qū)域220用于形成PMOS晶體管，所述第一阻擋層252的材料為P型功函數(shù)材料，用于調(diào)節(jié)第二區(qū)域202晶體管的閾值電壓。所述第一阻擋層252的材料為TaN，所述TaN材料為P型功函數(shù)材料；所述第一阻擋層252的形成工藝為化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述第一阻擋層252的厚度為

在另一實(shí)施例中，還能夠不形成所述第一阻擋層。

請參考圖7，在形成所述柵介質(zhì)層250之后，在第一開口241(如圖6所示)內(nèi)形成填充滿所述第一開口241的犧牲層203。

所述犧牲層203用于填充所述第一開口241，使后續(xù)制程中能夠僅在第二開口242內(nèi)形成第二功函數(shù)層和第二柵極層。

首先，由于所述犧牲層203的填充，能夠使第二功函數(shù)層僅形成于第二開口242內(nèi)，從而避免了刻蝕去除第一開口241內(nèi)的第二功函數(shù)層的步驟，能夠減少刻蝕第二功函數(shù)層的工藝對第一開口241的內(nèi)壁造成損傷。因此，能夠減少第一區(qū)域210所形成的NMOS晶體管內(nèi)的缺陷，使所形成的NMOS晶體管更為穩(wěn)定。而且，所形成的NMOS晶體管與第二區(qū)域220所形成的PMOS晶體管之前的失配現(xiàn)象得以抑制。

其次，由于所述犧牲層203填充第一開口241，因此能夠在第二開口242內(nèi)形成第二功函數(shù)層和第二柵極層之后，再進(jìn)行針對第一開口241的制程，從而在形成第二功函數(shù)層之后，無需同時(shí)在第一開口241和第二開口242內(nèi)同時(shí)形成第一功函數(shù)層。因此，在形成所述第二柵極之前，所述第二開口242內(nèi)至少減少第一功函數(shù)層，則所述第二開口242的深寬比得以減小，有利于在第二開口242內(nèi)填充第二柵極層，且所形成的第二柵極層內(nèi)部致密均勻，所述第二柵極層與第二功函數(shù)層之間的結(jié)合良好，所述第二功函數(shù)層與第一阻擋層252之間的結(jié)合良好。

所述犧牲層203的材料為底層抗反射層材料(Back Anti-Reflection Coating，簡稱BARC)、深紫外光吸收氧化(Deep UV Light Absorbing Oxide，簡稱DUO)材料或有機(jī)介質(zhì)層(ODL)材料。由于后續(xù)需要去除所述犧牲層203，而所述底層抗反射材料或有機(jī)介質(zhì)材料易于填充且易于被去除，而且去除之后不易殘留副產(chǎn)物。

所述犧牲層203的形成步驟包括：在所述柵介質(zhì)層250表面形成填充滿所述第一開口241和第二開口242的犧牲膜；平坦化所述犧牲膜，去除位于介質(zhì)層240頂部上的部分犧牲膜；在平坦化工藝之后，去除第二開口242內(nèi)的犧牲膜。

所述犧牲膜采用涂布工藝(例如旋涂工藝或噴涂工藝)形成于第一阻擋層252表面，且填充于第一開口241和第二開口242內(nèi)。所述平坦化工藝為化學(xué)機(jī)械拋光工藝(CMP)。在所述化學(xué)機(jī)械拋光工藝中，能夠以所述第一阻擋層252的表面作為拋光停止位置。

去除第二開口242內(nèi)的犧牲膜的步驟包括：在所述犧牲膜表面形成圖形化層，所述圖形化層覆蓋第一開口241內(nèi)的犧牲膜；以所述圖形化層為掩膜，去除第二開口242內(nèi)的犧牲膜。其中，以所述圖形化層為掩膜去除第二開口242內(nèi)的犧牲膜的工藝為干法刻蝕工藝、濕法刻蝕工藝或灰化工藝。

請參考圖8，在形成所述犧牲層203之后，在第二開口242內(nèi)形成第二功函數(shù)層260以及位于第二功函數(shù)層260表面的第二柵極層261，所述第二柵極層261填充滿所述第二開口242(如圖7所示)。

在本實(shí)施例中，所述第二功函數(shù)層260形成于第一阻擋層252表面。在其它實(shí)施例中，當(dāng)不形成所述第一阻擋層時(shí)，所述第二功函數(shù)層形成于覆蓋層表面或直接形成于柵介質(zhì)層表面。

所述第二功函數(shù)層260用于調(diào)節(jié)第二區(qū)域220形成的晶體管的閾值電壓。在本實(shí)施例中，所述第二區(qū)域220用于形成PMOS晶體管，所述第二功函數(shù)層260的材料為P型功函數(shù)材料。在本實(shí)施例中，所述第二功函數(shù)層260的材料為TiN，所述TiN具有較高的功函數(shù)，能夠用于調(diào)節(jié)PMOS晶體管的閾值電壓；所述第二功函數(shù)層260的厚度為20?！?0埃。

所述第二功函數(shù)層260和第二柵極層261的形成步驟包括：在所述柵介質(zhì)層250上和犧牲層203表面形成第二功函數(shù)膜；在所述第二功函數(shù)膜表面形成第二柵極膜，所述第二柵極膜填充滿所述第二開口242；平坦化所述第二柵極膜和第二功函數(shù)膜，去除介質(zhì)層240頂部上的第二柵極膜和第二功函數(shù)膜，并暴露出所述犧牲層203，形成第二柵極層261和第二功函數(shù)層260。

所述第二功函數(shù)膜的形成工藝為原子層沉積工藝，所述原子層沉積工藝包括：反應(yīng)氣體包括含鈦的第一前驅(qū)氣體，所述含鈦的第一前驅(qū)氣體為TiCl₄、Ti[N(C₂H₅CH₃)]₄、Ti[N(CH₃)₂]₄、Ti[N(C₂H₅)₂]₄中的一種或多種，反應(yīng)氣體還包括第二前驅(qū)氣體，所述第二前驅(qū)氣體包括NH₃、CO或H₂O，所述第一前驅(qū)氣體的流速為50sccm～200sccm，所述第二前驅(qū)氣體的流速為50sccm～200sccm，反應(yīng)溫度為400℃～600℃。

采用原子層沉積工藝形成的第二功函數(shù)膜具有良好的覆蓋能力，能夠與第二開口242的側(cè)壁和底部表面緊密貼合，且所形成的第二功函數(shù)膜厚度均勻，使所形成的第二功函數(shù)層260對PMOS晶體管的閾值電壓調(diào)節(jié)能力穩(wěn)定易控。

由于Al是N型功函數(shù)材料，會導(dǎo)致PMOS晶體管的性能下降，因此，所述第二柵極層261的材料需要選用不含Al的材料。在本實(shí)施例中，所述第二區(qū)域220用于形成PMOS晶體管，所述第二柵極層261的材料為W。

所述第二柵極膜的形成工藝為物理氣相沉積工藝、化學(xué)氣相沉積工藝、電鍍工藝或化學(xué)鍍工藝。

所述平坦化第二柵極膜和第二功函數(shù)膜的工藝為化學(xué)機(jī)械拋光工藝或無掩膜各向異性的干法刻蝕工藝。在本實(shí)施例中，平坦化第二柵極膜和第二功函數(shù)膜的工藝為化學(xué)機(jī)械拋光工藝，且能夠以所述第一阻擋層252定義拋光工藝的停止位置。

在本實(shí)施例中，還包括：在平坦化所述第二柵極膜和第二功函數(shù)膜之后，平坦化所述第一阻擋層252、覆蓋層251和柵介質(zhì)層250直至暴露出所述介質(zhì)層240頂部表面為止。

請參考圖9，在形成所述第二柵極層261之后，去除第一開口241內(nèi)的犧 牲層203(如圖8所示)。

去除所述犧牲層203的工藝為干法刻蝕工藝、濕法刻蝕工藝或灰化工藝；其中，所述干法刻蝕工藝能夠?yàn)楦飨虍愋缘母煞涛g工藝或各向同性的干法刻蝕工藝。在本實(shí)施例中，去除所述犧牲層203的工藝為濕法刻蝕工藝。

在去除所述犧牲層203之后，暴露出第一開口241，所述第一開口241用于形成NMOS晶體管的功函數(shù)層和柵極層。在本實(shí)施例中，所述犧牲層203的材料為底層抗反射層材料、深紫外光吸收氧化材料或有機(jī)介質(zhì)層材料，因此所使?fàn)奚鼘?03易于被去除，在去除所述犧牲層203之后不易在第一開口241的內(nèi)壁表面殘留副產(chǎn)物，而且在去除所述犧牲層203之后，對所述第一開口241的內(nèi)壁表面損傷較小。因此，在第一區(qū)域210形成的NMOS晶體管的性能穩(wěn)定，且所述NMOS晶體管與第二區(qū)域220形成的PMOS晶體管之間的失配問題得到抑制。

在本實(shí)施例中，在去除犧牲層203之后，去除第一開口241內(nèi)的第一阻擋層252。去除所述第一阻擋層252的工藝為各向同性的干法刻蝕工藝或濕法刻蝕工藝。在去除所述第一阻擋層252之后，能夠增大所述第一開口241的尺寸，有利于后續(xù)在第一開口241內(nèi)填充第一功函數(shù)層和第一柵極層。

請參考圖10，在去除第一開口241(如圖9所示)內(nèi)的犧牲層203之后，在所述第一開口241內(nèi)形成第一功函數(shù)層270、以及位于第一功函數(shù)層270表面的第一柵極層271，所述第一柵極層270填充滿所述第一開口241。

在本實(shí)施例中，所述第一功函數(shù)層270形成于第一開口241內(nèi)的覆蓋層251表面。

所述第一功函數(shù)層270用于調(diào)節(jié)第一區(qū)域210形成的晶體管的閾值電壓。在本實(shí)施例中，所述第一區(qū)域210用于形成NMOS晶體管，所述第一功函數(shù)層270的材料為N型功函數(shù)材料。在本實(shí)施例中，所述第一功函數(shù)層270的材料為TiAlC，所述TiAlC具有較低的功函數(shù)，能夠用于調(diào)節(jié)NMOS晶體管的閾值電壓。而且，所述第一功函數(shù)層270的材料中含有C離子，C離子能夠填補(bǔ)缺陷，并與Ti離子和Al離子形成穩(wěn)定的原子團(tuán)，能夠抑制Al離子的擴(kuò)散，有利于保證柵介質(zhì)層250的介電系數(shù)穩(wěn)定。所述第一功函數(shù)層270的 厚度為20?！?0埃。

所述第一功函數(shù)層270和第一柵極層271的形成步驟包括：在所述柵介質(zhì)層250上、介質(zhì)層240頂部上和第二柵極層261表面形成第一功函數(shù)膜；在所述第一功函數(shù)膜表面形成第一柵極膜，所述第一柵極膜填充滿所述第一開口241；平坦化所述第一柵極膜和第一功函數(shù)膜，直至暴露出介質(zhì)層240表面為止，形成第一柵極層271和第一功函數(shù)層270。

所述第一功函數(shù)膜的形成工藝為原子層沉積工藝。采用原子層沉積工藝形成的第一功函數(shù)膜具有良好的覆蓋能力，能夠與第一開口241的側(cè)壁和底部表面緊密貼合，且所形成的第一功函數(shù)膜厚度均勻，使所形成的第一功函數(shù)層270對NMOS晶體管的閾值電壓調(diào)節(jié)能力穩(wěn)定易控。

所述第一柵極層271的材料為TiAl或W。所述第一柵極膜的形成工藝為物理氣相沉積工藝、化學(xué)氣相沉積工藝、電鍍工藝或化學(xué)鍍工藝。

所述平坦化第一柵極膜和第一功函數(shù)膜的工藝為化學(xué)機(jī)械拋光工藝或無掩膜各向異性的干法刻蝕工藝。在本實(shí)施例中，平坦化第一柵極膜和第一功函數(shù)膜的工藝為化學(xué)機(jī)械拋光工藝。

在本實(shí)施例中，還包括：在形成第一功函數(shù)膜之后，形成第一柵極膜之前，在第一功函數(shù)膜表面形成第二阻擋膜；在所述第二阻擋膜表面形成第一柵極膜；所述平坦化工藝還對所述第二阻擋膜平坦化，在第一開口241內(nèi)形成第二阻擋層272。

所述第二阻擋層272的材料為TiN。所述第二阻擋層272能夠用于阻擋第一柵極層271的材料向柵介質(zhì)層250和鰭部201內(nèi)擴(kuò)散，用于使所形成的NMOS晶體管的性能穩(wěn)定。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。