深溝槽電容器的制造方法
【專利摘要】本發(fā)明涉及一種形成電容器結(jié)構(gòu)的方法，包括在凹槽的底部和側(cè)壁上方以及襯底表面上方沉積均勻厚度的多層第一多晶硅(POLY)層，其中，多層第一多晶硅(POLY)層通過多層氧化物/氮化物/氧化物(ONO)層彼此分隔開。在多層第一多晶硅層上方沉積第二多晶硅層，第二多晶硅層通過ONO層與第一多晶硅層分隔開，并且第二多晶硅層填充凹槽的剩余部分。使用第一化學(xué)機(jī)械拋光(CMP)去除第二多晶硅層和第二ONO層的部分。使用第一圖案化和蝕刻工藝去除表面上的多層第一多晶硅層的每層和第一ONO層不在電容器結(jié)構(gòu)的摻雜區(qū)域內(nèi)的部分，從而暴露多層第一多晶硅層的每層的頂面以用于接觸件形成。本發(fā)明涉及深溝槽電容器。
【專利說明】深溝槽電容器

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及深溝槽電容器。

【背景技術(shù)】
[0002]相對于半導(dǎo)體集成電路(IC)內(nèi)的一些其他電容器類型，深溝槽電容器(DTC)顯示出了較高的功率密度。同樣地，DTC應(yīng)用于諸如動態(tài)隨機(jī)存取存儲器(DRAM)存儲單元等的應(yīng)用。DTC的一些實(shí)例包括多層多晶硅(多層多晶硅)DTC，其代替離散電容器應(yīng)用于先進(jìn)的技術(shù)節(jié)點(diǎn)工藝。


【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種形成電容器結(jié)構(gòu)的方法，包括:在襯底內(nèi)形成的凹槽的底部區(qū)域和側(cè)壁上方及襯底的表面上方沉積第一介電層；在所述第一介電層上方沉積第一厚度的第一導(dǎo)電層，其中，所述第一厚度在所述表面、所述底部區(qū)域和所述側(cè)壁上是基本均勻的；在所述第一導(dǎo)電層上方沉積第二介電層；在所述第一介電層上方沉積第二厚度的第二導(dǎo)電層，其中，所述第二導(dǎo)電層填充未由所述第一導(dǎo)電層填充的所述凹槽的剩余部分，并且其中，所述第二厚度在所述表面上是基本均勻的；去除所述第二導(dǎo)電層和所述第二介電層不在所述凹槽內(nèi)的部分；去除所述表面上的所述第一導(dǎo)電層和所述第一介電層不在所述凹槽的局部區(qū)域內(nèi)的部分；以及將第一接觸件形成至所述表面上方的所述第一導(dǎo)電層，將第二接觸件形成至所述凹槽上方的所述第二導(dǎo)電層，并且將第三接觸件形成至所述襯底的摻雜區(qū)域內(nèi)的襯底。
[0004]在上述方法中，其中，利用化學(xué)機(jī)械拋光去除部分所述第二導(dǎo)電層和部分所述第二介電層。
[0005]在上述方法中，其中，利用化學(xué)機(jī)械拋光去除部分所述第二導(dǎo)電層和部分所述第二介電層，其中，結(jié)合所述化學(xué)機(jī)械拋光，利用所述第二導(dǎo)電層和所述第二介電層的回蝕刻以去除部分所述第二導(dǎo)電層和部分所述第二介電層。
[0006]在上述方法中，其中，利用圖案化和蝕刻工藝以去除部分所述第一導(dǎo)電層和部分所述第一介電層。
[0007]在上述方法中，還包括將接觸件形成至所述襯底的所述表面上方的所述第一導(dǎo)電層的暴露的頂面，將接觸件形成至所述凹槽上方的所述第二導(dǎo)電層，以及將接觸件形成至所述摻雜區(qū)域內(nèi)的所述襯底。
[0008]根據(jù)本發(fā)明的另一方面，還提供了一種電容器結(jié)構(gòu)，包括:均勻厚度的多層第一導(dǎo)電層，設(shè)置在凹槽的底部區(qū)域和側(cè)壁上方及襯底的表面上方，其中，所述凹槽形成在所述襯底的摻雜區(qū)域內(nèi)，所述多層第一導(dǎo)電層通過多層第一介電層彼此分隔開并且和所述襯底分隔開；第二導(dǎo)電層，設(shè)置在所述多層第一導(dǎo)電層上方，其中，所述第二導(dǎo)電層填充未由所述多層第一導(dǎo)電層填充的所述凹槽的剩余部分，并且其中，所述第二導(dǎo)電層通過第二介電層與所述第一導(dǎo)電層分隔開；多個第一接觸件，其中，對于每層第一導(dǎo)電層，第一接觸件連接至所述襯底的所述表面上方的所述第一導(dǎo)電層的暴露的頂面；第二接觸件，連接至所述凹槽上方的所述第二導(dǎo)電層；以及第三接觸件，連接至所述電容器結(jié)構(gòu)的局部區(qū)域內(nèi)的所述襯底。
[0009]在上述電容器結(jié)構(gòu)中，其中，所述多層第一介電層或所述第二介電層包括氧化物/氮化物/氧化物。
[0010]在上述電容器結(jié)構(gòu)中，其中，所述多層第一導(dǎo)電層或所述第二導(dǎo)電層包括多晶娃。
[0011]在上述電容器結(jié)構(gòu)中，其中，所述襯底包括P型硅襯底。
[0012]在上述電容器結(jié)構(gòu)中，其中，所述摻雜區(qū)域包括η型摻雜劑。
[0013]在上述電容器結(jié)構(gòu)中，其中，所述摻雜區(qū)域包括η型摻雜劑，其中，所述η型摻雜劑包括磷、砷或鋪。
[0014]在上述電容器結(jié)構(gòu)中，其中，所述電容器結(jié)構(gòu)通過接合引線、硅通孔或接合焊盤電連接至集成電路。
[0015]在上述電容器結(jié)構(gòu)中，其中，所述電容器結(jié)構(gòu)位于動態(tài)隨機(jī)存取存儲器存儲單元內(nèi)。
[0016]根據(jù)本發(fā)明的又一方面，還提供了一種電容器結(jié)構(gòu)，包括:第一厚度的第一導(dǎo)電層，設(shè)置在形成在所述襯底內(nèi)的凹槽的底部區(qū)域和側(cè)壁上方以及襯底的表面上方，其中，所述第一導(dǎo)電層通過第一介電層與所述襯底絕緣；以及第二導(dǎo)電層，設(shè)置在所述第一導(dǎo)電層上方并且通過第二介電層與所述第一導(dǎo)電層絕緣，其中，所述第二導(dǎo)電層填充未由所述第一導(dǎo)電層填充的所述凹槽的剩余部分并且以基本等于所述第一厚度的量在所述襯底之上延伸。
[0017]在上述電容器結(jié)構(gòu)中，還包括:第一接觸件，連接至所述襯底的所述表面上方的所述第一導(dǎo)電層；第二接觸件，連接至所述凹槽上方的所述第二導(dǎo)電層；以及第三接觸件，連接至所述電容器結(jié)構(gòu)的局部區(qū)域內(nèi)的所述襯底。
[0018]在上述電容器結(jié)構(gòu)中，其中，所述襯底包括P型硅襯底，并且其中，所述局部區(qū)域包括所述電容器結(jié)構(gòu)附近內(nèi)的η型摻雜區(qū)域。
[0019]在上述電容器結(jié)構(gòu)中，其中，所述襯底包括P型硅襯底，并且其中，所述局部區(qū)域包括所述電容器結(jié)構(gòu)附近內(nèi)的η型摻雜區(qū)域，其中，所述η型摻雜區(qū)域的摻雜劑包括磷、砷或鋪。
[0020]在上述電容器結(jié)構(gòu)中，其中，所述第一導(dǎo)電層和所述第二導(dǎo)電層包括多晶硅。
[0021]在上述電容器結(jié)構(gòu)中，其中，所述第一介電層和所述第二介電層包括氧化物/氮化物/氧化物。
[0022]在上述電容器結(jié)構(gòu)中，通過接合弓I線、硅通孔或接合焊盤電連接至集成電路。

【專利附圖】

【附圖說明】
[0023]圖1A至圖1F示出了雙層多晶硅DTC形成的一些實(shí)施例。
[0024]圖2Α至圖2F示出了三層多晶硅DTC形成的一些實(shí)施例。
[0025]圖3示出了多層多晶硅DTC結(jié)構(gòu)的一些實(shí)施例。
[0026]圖4Α至圖4C示出了通過接合引線、硅通孔或接合焊盤將含IC的DTC結(jié)構(gòu)電連接至集成電路的一些實(shí)施例。
[0027]圖5不出了形成雙層多晶娃電容器結(jié)構(gòu)的方法的一些實(shí)施例。
[0028]圖6示出了形成多層多晶硅電容器結(jié)構(gòu)的方法的一些實(shí)施例。

【具體實(shí)施方式】
[0029]現(xiàn)在將參照附圖描述本發(fā)明，其中，在本文中，相同的參考數(shù)字用于表示相同的元件，并且其中，示出的結(jié)構(gòu)不必按比例繪制。將理解，詳細(xì)描述和相應(yīng)的附圖不以任何方式限制本發(fā)明的范圍，并且詳細(xì)描述和附圖僅提供了一些實(shí)例以示出使發(fā)明構(gòu)思能夠體現(xiàn)出來的一些方法。
[0030]也應(yīng)該注意，本發(fā)明提出了多層多晶硅DTC結(jié)構(gòu)形式的實(shí)施例，并且該結(jié)構(gòu)可以包括在諸如微處理器、存儲器件的IC和/或其他IC中。該IC也可以包括各種無源和有源微電子器件，諸如電阻器、其他電容器類型(例如，MIMCAP)、電感器、二極管、金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補(bǔ)MOS(CMOS)晶體管、雙極結(jié)晶體管(BJT)、橫向擴(kuò)散MOS(LDMOS)晶體管、高功率MOS晶體管或其他類型的晶體管。本領(lǐng)域普通技術(shù)人員可以意識到其他可以從本發(fā)明的各個方面獲得啟示的半導(dǎo)體器件的實(shí)施例。
[0031]形成多層多晶硅DTC的一些現(xiàn)有技術(shù)方法需要用于每層多晶硅(POLY)的專用光掩模曝光和蝕刻步驟，然后沉積在被配置為隔離每層多晶硅層中形成的單獨(dú)的接觸件的層間介電(ILD)層上，以及在接觸件蝕刻之前的用于ILD層的平坦化的化學(xué)機(jī)械拋光(CMP)。在用于多晶硅層中的一層的專用光掩模曝光和蝕刻步驟之后，多層多晶硅DTC的兩層多晶硅層之間的階梯高度引入可能導(dǎo)致較差的CMP均勻性的形貌變化。
[0032]因此，本發(fā)明的一些實(shí)施例涉及形成電容器結(jié)構(gòu)的方法。該方法包括在襯底內(nèi)形成的凹槽的底部區(qū)域和側(cè)壁上方以及襯底的表面上方沉積均勻厚度的多層第一多晶硅層。多層第一多晶硅層通過多層第一介電層彼此分隔開并且和襯底分隔開。該方法還包括在多層第一多晶娃層上方沉積第二多晶娃層。第二多晶娃層填充未由多層第一多晶娃層填充的凹槽的剩余部分，并且第二多晶硅層通過第二介電層與第一多晶硅層分隔開。使用CMP、回蝕刻或者兩者的組合去除不在凹槽內(nèi)的部分第二多晶硅層和部分第二介電層。并且，使用第一圖案化和蝕刻工藝去除不在凹槽附近的摻雜區(qū)域內(nèi)的表面上的多層第一多晶硅層的每層的一部分和第一介電層的一部分，從而暴露多層第一多晶娃層的每層的頂面以用于接觸件形成。
[0033]通過利用CMP工藝去除部分第二多晶硅層，從而與前文提到的現(xiàn)有技術(shù)方法相t匕，減少了掩模的使用。該構(gòu)思可以應(yīng)用于多層多晶硅電容器結(jié)構(gòu)(諸如用于DRAM存儲單元的DTC)內(nèi)的任意數(shù)量的多晶硅層。該方法也可以顯示出實(shí)現(xiàn)了可以與前文提到的現(xiàn)有技術(shù)方法相比的電性能，并且減小了整體階梯高度，并且因此減小了在ILD沉積之后的CMP
工作量。
[0034]圖1A至圖1F示出了雙層多晶硅DTC形成的一些實(shí)施例。圖1A示出了襯底100A，其中，第一凹槽102A和第二凹槽102B形成在襯底100A的摻雜區(qū)域104內(nèi)。對于諸如易失性DRAM的DTC應(yīng)用，成批圖案化多個凹槽，其中，在DTC形成之后，每個凹槽包括相同的結(jié)構(gòu)。
[0035]對于圖1A至圖1F的實(shí)施例，襯底100A是P型硅襯底。其他襯底類型可以包括η型硅襯底或諸如鍺的另一種元素半導(dǎo)體；包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導(dǎo)體；包括 SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP 和 / 或 GaInAsP的合金半導(dǎo)體；或它們的組合。在實(shí)施例中，襯底10A是絕緣體上半導(dǎo)體(SOI)。
[0036]對于圖1A至圖1F的實(shí)施例，通過η型摻雜劑的離子注入技術(shù)形成襯底100Α的摻雜區(qū)域104，其中，離子化的磷、砷或銻在電場中加速并且撞擊襯底100Α的表面。根據(jù)一些實(shí)施例，在注入摻雜劑離子之后，實(shí)施第一熱退火以驅(qū)入(drive-1n)并激活摻雜劑。第一熱退火可以利用快速熱處理(RTP)退火、峰值退火(spike anneal)、毫秒退火或激光退火。峰值退火在峰值退火溫度下以秒級別進(jìn)行操作。毫秒退火在峰值退火溫度下以毫秒級別進(jìn)行操作，并且激光退火在峰值退火溫度下以微秒級別進(jìn)行操作。
[0037]包括諸如等離子體蝕刻的干蝕刻工藝、濕蝕刻工藝或它們的組合的一個或多個蝕刻工藝可以用于形成第一凹槽102A和第二凹槽102B。在一些實(shí)施例中，干等離子體蝕刻包括使用離子(例如，碳氟化合物、氧、氯、氮、氬、氦等)轟擊襯底，從而從襯底100A去除了部分材料。在一些實(shí)施例中，濕蝕刻也可以用于實(shí)現(xiàn)各向同性蝕刻輪廓。例如，在一些實(shí)施例中，諸如四氟化碳(CF4)、HF、四甲基氫氧化銨(TMAH)或它們的組合等的蝕刻劑可以用于實(shí)施濕蝕刻并且形成第一凹槽102A和第二凹槽102B。
[0038]圖1B示出了包括襯底100A的襯底100B，其中，第一介電層106沉積在第一凹槽102A和第二凹槽102B的底部區(qū)域和側(cè)壁上方。在一些實(shí)施例中，第一介電層106包括氧化物/氮化物/氧化物(ONO)復(fù)合層，并且通過化學(xué)汽相沉積(CVD)實(shí)現(xiàn)第一介電層106的沉積。一些衍生的CVD工藝還包括低壓CVD(LPCVD)、原子層CVD(ALCVD)、超高真空CVD(UHCVD)、減壓CVD(RPCVD)或它們的任意組合。也可以利用分子束外延(MBE)或金屬有機(jī)汽相外延(MOVPE)以用于外延生長。
[0039]第一導(dǎo)電層108沉積在第一介電層106上方，并且其具有基本均勻的第一厚度U1)。在一些實(shí)施例中，第一導(dǎo)電層108包括多晶硅層(POLY)，并且通過在大約500°C到大約700°C的溫度范圍內(nèi)使低壓反應(yīng)器內(nèi)的硅烷(SiH4)熱解以釋放Si，所釋放的Si在襯底100A的表面上并且沿著第一凹槽102A和第二凹槽102B的底部區(qū)域和側(cè)壁聚集，從而實(shí)現(xiàn)沉積。
[0040]第二介電層110沉積在第一導(dǎo)電層108上方，并且第二導(dǎo)電層112沉積在第二介電層110上方。在一些實(shí)施例中，第二介電層110包括氧化物/氮化物/氧化物(ONO)復(fù)合層，并且通過化學(xué)汽相沉積(CVD)實(shí)現(xiàn)第二介電層110的沉積。第二導(dǎo)電層112填充未由第一導(dǎo)電層108填充的第一凹槽102A和第二凹槽102B的剩余部分。第二導(dǎo)電層112在襯底100B的表面上具有基本均勻的第二厚度(t2)。在一些實(shí)施例中，第二導(dǎo)電層112包括多晶硅層(POLY)。
[0041]圖1C示出了包括襯底100B的襯底100C，其中，通過諸如CMP工藝的第一平坦化工藝已經(jīng)去除了第二導(dǎo)電層112和第二介電層110不在第一凹槽102A和第二凹槽102B內(nèi)的部分。平坦化的第一導(dǎo)電層108和平坦化的第二導(dǎo)電層112具有基本平坦的表面。在第一 CMP工藝中，通過由拋光焊盤覆蓋的旋轉(zhuǎn)臺板(platen)對襯底100C施加化學(xué)力和機(jī)械力，這與料漿一起拋光并且全面地平坦化襯底100C。料漿可以包括過氧化氫或其他合適的材料。
[0042]圖1D示出了包括襯底100C的襯底100D，其中，通過對表面的圖案化和蝕刻工藝已經(jīng)去除了部分第一導(dǎo)電層108和部分第一介電層106，其中，通過旋涂工具，襯底100D涂有一層光刻膠，與包含圖案的掩模對準(zhǔn)，并將其暴露于光下，從而將圖案轉(zhuǎn)印至光刻膠。在一些實(shí)施例中，圖案化和蝕刻工藝使用正性光刻膠，從而在曝光之后，光刻膠層的曝光區(qū)域變得可溶，并且隨后去除光刻膠。在一些實(shí)施例中，圖案化和蝕刻工藝使用負(fù)性光刻膠，從而在曝光之后，光刻膠層的曝光區(qū)域變得不溶于光刻膠顯影劑。光刻膠顯影劑用于溶解光刻膠的可溶部分，并且根據(jù)光刻膠的性質(zhì)，隨后可以去除半導(dǎo)體襯底上的曝光部件或未曝光部件。
[0043]圖1E示出了包括襯底100D的襯底100E，通過氧化步驟在襯底100E的表面上設(shè)置氧化物層114。通過衍生的CVD工藝或其他合適的方法在多晶硅氧化物層114上方設(shè)置第三厚度(t3)的層間介電(ILD)層116，諸如正硅酸乙酯(TEOS)或者氟或碳摻雜的Si02。ILD層116配置為電分隔在隨后的圖案化步驟中形成的接觸件，并且ILD層116的介電常數(shù)低于未摻雜的S12的值(大約k = 3.9)且盡量接近I以最小化相鄰的金屬和接觸件之間的電容耦合。
[0044]在通過第二 CMP工藝平坦化ILD層116之后，蝕刻溝槽并以導(dǎo)電材料(例如，銅、鎢等)填充溝槽，以將第一接觸件118A和第二接觸件118B形成至第二導(dǎo)電層112，將第三接觸件形成至第一導(dǎo)電層108，以及將第四接觸件形成至摻雜區(qū)域104，從而完成圖1F的雙層多晶硅DTC結(jié)構(gòu)100F。
[0045]對于圖1A至圖1F的實(shí)施例，第一導(dǎo)電層108的第一厚度U1)和第一介電層106的第三厚度的結(jié)合介于大約1000埃到大約3000埃的范圍內(nèi)，第二導(dǎo)電層112的第二厚度(t2)和第二介電層110的第四厚度的結(jié)合介于大約9000埃到大約11000埃的范圍內(nèi)，并且在第二 CMP工藝之后，第三厚度(t3)介于大約8000埃到大約10000埃的范圍內(nèi)。與一些現(xiàn)有技術(shù)方法相比，在圖1D的圖案化和蝕刻工藝之后產(chǎn)生的階梯高度(介于大約1000埃到大約3000埃的范圍內(nèi))減小了 CMP工作量并且增大了 CMP均勻性。
[0046]圖2A至圖2F示出了三層多晶硅DTC形成的一些實(shí)施例。圖2A至圖2F的實(shí)施例類似于圖1A至圖1F的實(shí)施例，但是包括用于增加的電容的額外的導(dǎo)電層。通常，可以使用任意數(shù)量的導(dǎo)電層。圖2A的實(shí)施例與圖1A的實(shí)施例相同。
[0047]圖2B示出了包括襯底200A的襯底200B，其中，在第一凹槽102A和第二凹槽102B
的底部區(qū)域和側(cè)壁上方沉積基本均勻厚度的第一多晶硅層208，第一多晶硅層208通過第一ONO層206與襯底200A分隔開。在第一多晶硅層208上方沉積基本均勻厚度的第二多晶硅層212，并且第二多晶硅層212通過第二 ONO層210與第一多晶硅層208分隔開。然后在第二多晶硅層212上方沉積第三多晶硅層216，并且第三多晶硅層216通過第三ONO層214與第二多晶硅層212分隔開，第三多晶硅層216在襯底200B的表面上具有基本均勻的厚度。
[0048]圖2C示出了包括襯底200B的襯底200C，其中，通過第一 CMP工藝已經(jīng)去除了第三多晶硅層216和第三ONO層214不在第一凹槽102A和第二凹槽102B內(nèi)的部分。在一些實(shí)施例中，在第一 CMP工藝中利用第三多晶硅層216和第三ONO層214的回蝕刻。
[0049]圖2D示出了包括襯底200C的襯底200D，其中，通過對表面的第一圖案化和蝕刻工藝已經(jīng)去除了部分第二多晶硅層212和部分第二ONO層210，暴露了用于接觸件形成的第二多晶硅層212的頂面。
[0050]圖2E示出了包括襯底200D的襯底200E，其中，通過對表面的第二圖案化和蝕刻工藝已經(jīng)去除了部分第一多晶硅層208和部分第一ONO層206，暴露了用于接觸件形成的摻雜區(qū)域104的頂面。
[0051]圖2F示出了包括襯底200Ε的三層多晶硅DTC結(jié)構(gòu)200F，其中，在襯底200Ε的表面上設(shè)置多晶硅氧化物層114，并且在多晶硅氧化物層114之上設(shè)置ILD層116。在通過第二CMP工藝平坦化ILD層116之后，蝕刻溝槽并且以導(dǎo)電材料填充溝槽以形成第一至第五接觸件218Α至218Ε。
[0052]通常，由η層多晶硅層組成的多層多晶硅DTC結(jié)構(gòu)或許可以以與雙層多晶硅DTC結(jié)構(gòu)100F和三層多晶硅DTC結(jié)構(gòu)200F相同的方式組裝。圖3示出了設(shè)置在襯底302的摻雜區(qū)域104 (摻雜有磷、砷或銻)內(nèi)的多層多晶硅DTC結(jié)構(gòu)300的一些實(shí)施例。多層多晶硅DTC結(jié)構(gòu)300包括設(shè)置在凹槽的底部區(qū)域和側(cè)壁上方以及襯底302的表面上方的具有第一基本均勻厚度U1)的第一導(dǎo)電層304Α(例如，多晶硅)，其中凹槽形成在襯底302的摻雜區(qū)域104內(nèi)。第一導(dǎo)電層304Α通過第一介電層306Α (例如，氧化物/氮化物/氧化物)與襯底302絕緣。具有第二基本均勻厚度(t2)的第二導(dǎo)電層304B設(shè)置在第一導(dǎo)電層304A上方，并且第二導(dǎo)電層304B通過第二介電層306B與第一導(dǎo)電層304A分隔開。具有第三基本均勻厚度(t3)的第三導(dǎo)電層304C設(shè)置在第二導(dǎo)電層304B上方，并且第三導(dǎo)電層304C通過第三介電層306C與第二導(dǎo)電層304B分隔開。可以重復(fù)這種類型的結(jié)構(gòu)，直到具有第(η-1)基本均勻厚度(tn_i)的第(η-1)導(dǎo)電層304E設(shè)置在第(n-2)基本均勻厚度(tn_2)的第(n_2)導(dǎo)電層304E上方，并且第(η-1)導(dǎo)電層304E通過第(n_2)介電層306F與第(n_2)導(dǎo)電層304D分隔開。
[0053]第η導(dǎo)電層304F設(shè)置在第(η_1)導(dǎo)電層304Ε上方，并且第η導(dǎo)電層304F通過第η介電層306G與第(η-1)導(dǎo)電層304Ε絕緣。第η導(dǎo)電層304F填充未由第一至第(η_1)導(dǎo)電層304Α至304Ε填充的凹槽的剩余部分，并且第η導(dǎo)電層304F以大于大約第一至第η厚度的總和的量在襯底302之上延伸。
[0054]通過對摻雜區(qū)域104的多個圖案化和蝕刻工藝(例如，η-1個圖案化和蝕刻工藝)，暴露了第一至第η導(dǎo)電層304Α至304F的每層的頂面，從而使得接觸件可以形成至摻雜區(qū)域104和第一至第η導(dǎo)電層304Α至304F。第一接觸件308Α(例如，銅、鎢等)連接至摻雜區(qū)域104。第二接觸件308Β連接至第一導(dǎo)電層304Α的暴露的頂面，第三接觸件308C連接至第二導(dǎo)電層304Β的暴露的頂面，第四接觸件308D連接至第三導(dǎo)電層304C的暴露的頂面，第(η-1)接觸件308Ε連接至第(n-2)導(dǎo)電層304D的暴露的頂面，第η接觸件308F連接至第(η-1)導(dǎo)電層304Ε的暴露的頂面，并且第(η+1)接觸件308G連接至第η導(dǎo)電層304F。與一些現(xiàn)有技術(shù)方法相比，用于形成第η接觸件308F和第(η+1)接觸件308G的第η導(dǎo)電層304F的CMP工藝節(jié)省至少一個掩模。
[0055]雙層多晶硅DTC結(jié)構(gòu)100F、三層多晶硅DTC結(jié)構(gòu)200F和多層多晶硅DTC結(jié)構(gòu)300通?？梢詰?yīng)用于多種IC應(yīng)用中。圖4Α示出了第一 3D IC結(jié)構(gòu)400Α，其包括通過環(huán)氧化物406Α接合至電容器IC404A (包括多個DTC結(jié)構(gòu)中的一個)的高壓(HV)或電源IC402A，其中，HV或電源IC402A和電容器IC404A垂直堆疊在襯底408Α之上并且通過底部填充層410Α與襯底408Α分隔開。在一些實(shí)施例中，底部填充層410Α可以包括聚酰亞胺、聚醚酰亞胺、苯并環(huán)丁烯(BCB)、雙馬來酰亞胺三嗪(BT)、環(huán)氧化物或硅樹脂中的一種或多種。多條引線接合(WB)結(jié)構(gòu)412Α至422Α將接合至電容器IC404A的HV或電源IC402A以及電容器IC404A電連接至襯底408A以形成第一 3D IC結(jié)構(gòu)400A，其中，襯底408A連接至多個焊料球424A。
[0056]圖4B示出了第二 3D IC結(jié)構(gòu)400B，其中，HV或電源IC402B和包括多個DTC結(jié)構(gòu)中的一個的電容器IC404B位于相同的封裝件422B內(nèi)，封裝件422B通過環(huán)氧化物406B接合至襯底408B。第一微型焊料球410B通過第一硅通孔(TSV) 414B將HV或電源IC402B連接至第一較大焊料球412B。同樣地，第二微型焊料球416B通過第二 TSV420B將電容器IC404B連接至第二較大焊料球418B。在一些實(shí)施例中，第一較大焊料球412B和第二較大焊料球418B包括用于2.5D和3D應(yīng)用的倒裝芯片球柵格陣列(FCBGA)。
[0057]圖4C示出了第三3D IC結(jié)構(gòu)400C，其中，HV或電源IC402C分別通過多個第一接合焊盤406C和多個第二接合焊盤410C連接至包括多個DTC結(jié)構(gòu)中的一個的電容器IC404C，第一接合焊盤406C和第二接合焊盤410C分別位于第一封裝件408C和第二封裝件412C內(nèi)。HV或電源IC402C通過襯底414C電連接至包括用于2.5D和3D應(yīng)用的FCBGA的多個焊料球416C。
[0058]圖5不出了形成雙層多晶娃電容器結(jié)構(gòu)的方法500的一些實(shí)施例。雖然方法500和隨后的方法600示出并描述為一系列步驟或事件，但是應(yīng)該理解，這些步驟或事件的示例性順序不應(yīng)解釋為限制意義。例如，一些步驟可以以不同的順序發(fā)生和/或與除了在本文中描述的這些示出和/或描述的步驟或事件之外的其他步驟或事件同時發(fā)生。此外，實(shí)現(xiàn)在本文中描述的一個或多個方面或?qū)嵤├梢圆恍枰惺纠缘牟襟E。而且，可以以一個或多個單獨(dú)的步驟和/或階段實(shí)施本文中示出的一個或多個步驟。
[0059]在步驟502中，在凹槽的底部區(qū)域和側(cè)壁上方以及襯底的表面上方沉積第一介電層，其中凹槽形成在襯底的局部區(qū)域內(nèi)。在一些實(shí)施例中，第一介電層包括配置作為絕緣體的氮化物。
[0060]在步驟504中，在第一介電層上方沉積第一厚度的第一導(dǎo)電層，其中，第一厚度在襯底的表面、底部區(qū)域和側(cè)壁上是基本均勻的。在一些實(shí)施例中，第一導(dǎo)電層包括多晶娃。
[0061]在步驟506中,在第一導(dǎo)電層上方沉積第二介電層。在一些實(shí)施例中,第二介電層包括配置作為絕緣體的氮化物。
[0062]在步驟508中，在第一介電層上方沉積第二導(dǎo)電層，其中，第二導(dǎo)電層填充未由第一導(dǎo)電層填充的凹槽的剩余部分，并且其中，第二厚度在表面上是基本均勻的。在一些實(shí)施例中，第二導(dǎo)電層包括多晶硅。
[0063]在步驟510中，通過CMP工藝或與CMP工藝一起使用的回蝕刻去除了第二導(dǎo)電層和第二介電層不在凹槽內(nèi)的部分。
[0064]在步驟512中，通過圖案化和蝕刻工藝去除了表面上的第一導(dǎo)電層和第一介電層不在凹槽的局部區(qū)域內(nèi)的部分。
[0065]在步驟514中，將第一接觸件形成至表面上方的第一導(dǎo)電層，將第二接觸件形成至凹槽上方的第二導(dǎo)電層，并且將第三接觸件形成至局部區(qū)域的襯底內(nèi)。在一些實(shí)施例中，局部區(qū)域包括電容器結(jié)構(gòu)附近內(nèi)的η型摻雜區(qū)域。
[0066]圖6不出了形成多層多晶娃電容器結(jié)構(gòu)的方法600的一些實(shí)施例。
[0067]在步驟602中，在襯底內(nèi)的形成的凹槽的底部區(qū)域和側(cè)壁上方以及襯底的表面上方沉積均勻厚度的多層第一多晶娃層，其中，多層第一多晶娃層通過多層第一 ONO層彼此分隔開并且和襯底分隔開。
[0068]在步驟604中，在多層第一多晶硅層上方沉積第二多晶硅層，其中，第二多晶硅層填充未由多層第一多晶硅層填充的凹槽的剩余部分，并且其中，第二多晶硅層通過第二 ONO層與第一多晶娃層分隔開。
[0069]在步驟606中，使用第一 CMP、回蝕刻或者兩者的組合去除第二多晶硅層和第二ONO層不在凹槽內(nèi)的部分。
[0070]在步驟608中，使用多個第一圖案化和蝕刻工藝去除表面上的多層第一多晶硅層的每層和第一 ONO層不在凹槽附近內(nèi)的部分，從而暴露摻雜區(qū)域上方的多層第一多晶硅層的每層的頂面。
[0071]因此，應(yīng)該理解，本發(fā)明的一些實(shí)施例涉及形成電容器結(jié)構(gòu)的方法。該方法包括在形成在襯底內(nèi)的凹槽的底部區(qū)域和側(cè)壁上方以及襯底的表面上方沉積均勻厚度的多層第一多晶娃層。多層第一多晶娃層通過多層第一 ONO層彼此分隔開并且和襯底分隔開。該方法還包括在多層第一多晶娃層上方沉積第二多晶娃層。第二多晶娃層填充未由多層第一多晶硅層填充的凹槽的剩余部分，并且第二多晶硅層通過第二 ONO層與第一多晶硅層分隔開。使用CMP、回蝕刻或者兩者的組合去除第二多晶硅層和第二 ONO層不在凹槽內(nèi)的部分。以及，使用第一圖案化和蝕刻工藝去除表面上的多層第一多晶硅層的每層和第一 ONO層不在凹槽附近的摻雜區(qū)域內(nèi)的部分，從而暴露多層第一多晶硅層的每層的頂面以用于接觸件形成。
[0072]在一些實(shí)施例中，公開了一種形成電容器結(jié)構(gòu)的方法。該方法包括在形成在襯底內(nèi)的凹槽的底部區(qū)域和側(cè)壁上方以及襯底的表面上方沉積第一介電層，以及在第一介電層上方沉積第一厚度的第一導(dǎo)電層，其中，第一厚度在表面、底部區(qū)域和側(cè)壁上是基本均勻的。該方法還包括在第一導(dǎo)電層上方沉積第二介電層，以及在第一介電層上方沉積第二導(dǎo)電層，其中，第二導(dǎo)電層填充未由第一導(dǎo)電層填充的凹槽的剩余部分，并且其中，第二厚度在表面上是基本均勻的。該方法還包括去除第二導(dǎo)電層和第二介電層不在凹槽內(nèi)的部分，以及去除表面上的第一導(dǎo)電層和第一介電層不在凹槽的局部區(qū)域內(nèi)的部分。將第一接觸件形成至表面上方的第一導(dǎo)電層，將第二接觸件形成至凹槽上方的第二導(dǎo)電層，并且將第三接觸件形成至局部區(qū)域的襯底內(nèi)。
[0073]在一些實(shí)施例中，公開了一種形成電容器結(jié)構(gòu)的方法。該方法包括在形成在襯底內(nèi)的凹槽的底部區(qū)域和側(cè)壁上方以及襯底的表面上方沉積均勻厚度的多層第一多晶硅層，其中，多層第一多晶硅層通過多層第一氧化物/氮化物/氧化物層彼此分隔開并且和襯底分隔開。該方法還包括在多層第一多晶硅層上方沉積第二多晶硅層，其中，第二多晶硅層填充未由多層第一多晶硅層填充的凹槽的剩余部分，并且其中，第二多晶硅層通過第二氧化物/氮化物/氧化物層與第一多晶硅層分隔開。該方法還包括使用第一化學(xué)機(jī)械拋光、回蝕刻或者兩者的組合去除第二多晶硅層和第二氧化物/氮化物/氧化物層不在凹槽內(nèi)的部分。該方法還包括使用多層第一圖案化和蝕刻工藝去除表面上的多層第一多晶硅層的每層和第一氧化物/氮化物/氧化物層不在凹槽附近內(nèi)的部分，從而暴露摻雜區(qū)域上方的多層第一多晶硅層的每層的頂面。
[0074]在一些實(shí)施例中，公開了一種電容器結(jié)構(gòu)。該電容器結(jié)構(gòu)包括在形成在襯底內(nèi)的凹槽的底部區(qū)域和側(cè)壁上方以及襯底的表面上方設(shè)置的第一厚度的第一導(dǎo)電層，其中，第一導(dǎo)電層通過第一介電層與襯底絕緣，并且其中，第一厚度在表面、底部區(qū)域和側(cè)壁上是基本均勻的。該電容器結(jié)構(gòu)還包括設(shè)置在第一導(dǎo)電層上方并且通過第二介電層與第一導(dǎo)電層絕緣的第二導(dǎo)電層，其中，第二導(dǎo)電層填充未由第一導(dǎo)電層填充的凹槽的剩余部分并且以等于第一厚度的量在襯底之上延伸。在一些實(shí)施例中，該電容器結(jié)構(gòu)還包括連接至凹槽上方的第一導(dǎo)電層的第一接觸件、連接至襯底的表面上方的第二導(dǎo)電層的第二接觸件，以及連接至電容器結(jié)構(gòu)的局部區(qū)域內(nèi)的襯底的第三接觸件。
[0075]雖然已經(jīng)關(guān)于某個方面或多個方面示出并描述了本發(fā)明，但是本領(lǐng)域一般技術(shù)人員在閱讀并理解該說明書和附圖之后，將想到等同改變和修改。尤其是考慮到由上述部件(組件、器件、電路等)實(shí)施的各個功能，除了另有說明，用于描述這些部件的術(shù)語(包括引用“意思是”)旨在對應(yīng)于實(shí)施所描述部件的特定功能(即，功能等同)的任何部件，雖然與實(shí)施在此示出的本發(fā)明的示例性實(shí)施例中的功能的公開的結(jié)構(gòu)不是結(jié)構(gòu)等同的。此外，雖然可能僅關(guān)于本發(fā)明的一個或幾個方面公開了本發(fā)明的特定部件，但是當(dāng)對于任何給定或特定應(yīng)用可能是需要和有利的時候，這些部件可以與其他方面的一個或多個其他部件結(jié)合。此外，在這個意義上，詳細(xì)描述或權(quán)利要求中使用的術(shù)語“包括”、“包含”、“有”、“具有”、“帶有”或其變化旨在以類似于術(shù)語“包括”的方式包括在內(nèi)。
【權(quán)利要求】
1.一種形成電容器結(jié)構(gòu)的方法，包括: 在襯底內(nèi)形成的凹槽的底部區(qū)域和側(cè)壁上方及襯底的表面上方沉積第一介電層； 在所述第一介電層上方沉積第一厚度的第一導(dǎo)電層，其中，所述第一厚度在所述表面、所述底部區(qū)域和所述側(cè)壁上是基本均勻的； 在所述第一導(dǎo)電層上方沉積第二介電層； 在所述第一介電層上方沉積第二厚度的第二導(dǎo)電層，其中，所述第二導(dǎo)電層填充未由所述第一導(dǎo)電層填充的所述凹槽的剩余部分，并且其中，所述第二厚度在所述表面上是基本均勻的； 去除所述第二導(dǎo)電層和所述第二介電層不在所述凹槽內(nèi)的部分； 去除所述表面上的所述第一導(dǎo)電層和所述第一介電層不在所述凹槽的局部區(qū)域內(nèi)的部分；以及 將第一接觸件形成至所述表面上方的所述第一導(dǎo)電層，將第二接觸件形成至所述凹槽上方的所述第二導(dǎo)電層，并且將第三接觸件形成至所述襯底的摻雜區(qū)域內(nèi)的襯底。
2.根據(jù)權(quán)利要求1所述的方法，其中，利用化學(xué)機(jī)械拋光去除部分所述第二導(dǎo)電層和部分所述第二介電層。
3.根據(jù)權(quán)利要求2所述的方法，其中，結(jié)合所述化學(xué)機(jī)械拋光，利用所述第二導(dǎo)電層和所述第二介電層的回蝕刻以去除部分所述第二導(dǎo)電層和部分所述第二介電層。
4.根據(jù)權(quán)利要求1所述的方法，其中，利用圖案化和蝕刻工藝以去除部分所述第一導(dǎo)電層和部分所述第一介電層。
5.根據(jù)權(quán)利要求1所述的方法，還包括將接觸件形成至所述襯底的所述表面上方的所述第一導(dǎo)電層的暴露的頂面，將接觸件形成至所述凹槽上方的所述第二導(dǎo)電層，以及將接觸件形成至所述摻雜區(qū)域內(nèi)的所述襯底。
6.—種電容器結(jié)構(gòu),包括: 均勻厚度的多層第一導(dǎo)電層，設(shè)置在凹槽的底部區(qū)域和側(cè)壁上方及襯底的表面上方，其中，所述凹槽形成在所述襯底的摻雜區(qū)域內(nèi)，所述多層第一導(dǎo)電層通過多層第一介電層彼此分隔開并且和所述襯底分隔開； 第二導(dǎo)電層，設(shè)置在所述多層第一導(dǎo)電層上方，其中，所述第二導(dǎo)電層填充未由所述多層第一導(dǎo)電層填充的所述凹槽的剩余部分，并且其中，所述第二導(dǎo)電層通過第二介電層與所述第一導(dǎo)電層分隔開； 多個第一接觸件，其中，對于每層第一導(dǎo)電層，第一接觸件連接至所述襯底的所述表面上方的所述第一導(dǎo)電層的暴露的頂面； 第二接觸件，連接至所述凹槽上方的所述第二導(dǎo)電層；以及 第三接觸件，連接至所述電容器結(jié)構(gòu)的局部區(qū)域內(nèi)的所述襯底。
7.根據(jù)權(quán)利要求6所述的電容器結(jié)構(gòu)，其中，所述多層第一介電層或所述第二介電層包括氧化物/氮化物/氧化物。
8.根據(jù)權(quán)利要求6所述的電容器結(jié)構(gòu)，其中，所述多層第一導(dǎo)電層或所述第二導(dǎo)電層包括多晶硅。
9.根據(jù)權(quán)利要求6所述的電容器結(jié)構(gòu)，其中，所述襯底包括P型硅襯底。
10.一種電容器結(jié)構(gòu)，包括: 第一厚度的第一導(dǎo)電層，設(shè)置在形成在所述襯底內(nèi)的凹槽的底部區(qū)域和側(cè)壁上方以及襯底的表面上方，其中，所述第一導(dǎo)電層通過第一介電層與所述襯底絕緣；以及 第二導(dǎo)電層，設(shè)置在所述第一導(dǎo)電層上方并且通過第二介電層與所述第一導(dǎo)電層絕緣，其中，所述第二導(dǎo)電層填充未由所述第一導(dǎo)電層填充的所述凹槽的剩余部分并且以基本等于所述第一厚度的量在所述襯底之上延伸。
【文檔編號】H01L21/02GK104253019SQ201410268473
【公開日】2014年12月31日 申請日期:2014年6月16日 優(yōu)先權(quán)日:2013年6月25日
【發(fā)明者】陳志明, 王嗣裕, 喻中一 申請人:臺灣積體電路制造股份有限公司