位錯(cuò)缺陷的檢測(cè)方法及其應(yīng)用的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種位錯(cuò)缺陷的檢測(cè)方法，包括以下步驟：建立應(yīng)力分布不均且形成有多個(gè)晶體管的測(cè)試結(jié)構(gòu)，測(cè)試結(jié)構(gòu)的有源區(qū)中形成有多個(gè)應(yīng)力集中程度不完全相同的應(yīng)力集中區(qū)域；在測(cè)試結(jié)構(gòu)上形成多個(gè)連接孔并在其中填充金屬，所述多個(gè)連接孔至少連接所述應(yīng)力集中區(qū)域；通過(guò)電子束掃描儀掃描所述測(cè)試結(jié)構(gòu)以得到所述連接孔的影像特征圖；根據(jù)所述影像特征圖檢測(cè)所述測(cè)試結(jié)構(gòu)中由應(yīng)力引起的位錯(cuò)缺陷。本發(fā)明還提供了一種應(yīng)用該位錯(cuò)缺陷檢測(cè)的熱處理工藝窗口檢查方法。本發(fā)明能夠快速有效地檢測(cè)應(yīng)力引起的位錯(cuò)缺陷，并為熱處理工藝優(yōu)化提供參考。
【專利說(shuō)明】位錯(cuò)缺陷的檢測(cè)方法及其應(yīng)用
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，特別涉及一種位錯(cuò)缺陷的檢測(cè)方法及應(yīng)用該方法的熱處理工藝窗口監(jiān)測(cè)方法。
【背景技術(shù)】
[0002]隨著集成電路工藝的發(fā)展以及關(guān)鍵尺寸按比例縮小，以及半導(dǎo)體工藝制造復(fù)雜性的提高，位錯(cuò)缺陷對(duì)器件會(huì)產(chǎn)生越來(lái)越大的影響，嚴(yán)重時(shí)將會(huì)造成產(chǎn)品零良率的后果，這是因?yàn)橐欢l件下的位錯(cuò)缺陷會(huì)產(chǎn)生嚴(yán)重的漏電。
[0003]半導(dǎo)體中熱應(yīng)力不均是導(dǎo)致位錯(cuò)缺陷產(chǎn)生的最主要因素之一，當(dāng)兩種不同材質(zhì)之間的熱膨脹系數(shù)差異較大時(shí)，會(huì)在接觸面位置產(chǎn)生較大的應(yīng)力差異，進(jìn)而導(dǎo)致位錯(cuò)缺陷的產(chǎn)生。通常情況下，對(duì)于單晶硅而言，在650攝氏度以下條件進(jìn)行熱處理，并不會(huì)產(chǎn)生位錯(cuò)缺陷，但隨著器件性能要求的提高，更高溫度的熱處理工藝會(huì)越來(lái)越多的被應(yīng)用，位錯(cuò)缺陷在熱應(yīng)力作用下會(huì)不可避免的產(chǎn)生。同時(shí)，由于整個(gè)半導(dǎo)體生產(chǎn)工藝過(guò)程中需要應(yīng)用到很多次熱處理工藝，比如阱區(qū)離子擴(kuò)散，多晶硅刻蝕完成后的氧化物生長(zhǎng)，超淺結(jié)離子注入熱處理，源漏區(qū)離子注入熱處理等等，這些工藝都存在于重結(jié)晶過(guò)程中，對(duì)位錯(cuò)缺陷產(chǎn)生巨大影響。
[0004]對(duì)位錯(cuò)缺陷的檢測(cè)是目前業(yè)界公認(rèn)的難題之一。目前業(yè)界應(yīng)用的檢測(cè)方法通常有以下幾種:一是通過(guò)終端測(cè)試，如CN102854203A號(hào)專利公開(kāi)的一種襯底位錯(cuò)的檢測(cè)方法，其首先利用電學(xué)失效分析定位的方法對(duì)可能存在位錯(cuò)的器件進(jìn)行失效定位，之后利用聚焦離子束從器件的正面進(jìn)行切拋定位到失效的存儲(chǔ)單元；再對(duì)器件的源漏區(qū)襯底進(jìn)行排查，發(fā)現(xiàn)位錯(cuò)缺陷時(shí)停止切拋；在正面拋光結(jié)束后進(jìn)行背面的拋光，制得透射電鏡樣品；最后在透射電鏡中進(jìn)行觀察制得的樣品，拍下透射電鏡照片，獲取位錯(cuò)長(zhǎng)度、深度、所在位置等有關(guān)位錯(cuò)信息。此方法雖然有效但周期過(guò)長(zhǎng)，不利于研發(fā)周期的縮短；二是應(yīng)用電子束缺陷掃描儀檢測(cè)，檢測(cè)出漏電缺陷，進(jìn)而通過(guò)大量的失效分析確認(rèn)位錯(cuò)缺陷，此方法需繁重的失效分析工作，并且在研發(fā)前期，由于有各種各樣的漏電缺陷干擾(如劃傷、連接孔變形、柵極與接觸孔對(duì)準(zhǔn)偏移、位錯(cuò)缺陷、鎳侵蝕等等)，能夠從中檢測(cè)到位錯(cuò)缺陷的成功率非常低，熱處理工藝窗口合理性的檢查更成為一種奢望。這兩種方法均存在很大不足，很難為在線工藝窗口優(yōu)化提供快速有效參考。
[0005]針對(duì)上述問(wèn)題，有必要提出一種新的位錯(cuò)缺陷檢測(cè)方法及應(yīng)用該檢測(cè)方法檢查熱處理工藝窗口的方法。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的主要目的旨在提供一種可以快速有效地檢測(cè)應(yīng)力引起的位錯(cuò)缺陷的方法以及應(yīng)用該檢測(cè)方法確定熱處理工藝窗口的方法。
[0007]為達(dá)成上述目的，本發(fā)明提供一種位錯(cuò)缺陷檢測(cè)方法，包括以下步驟:
[0008]步驟SOl:建立應(yīng)力分布不均且形成有多個(gè)晶體管的測(cè)試結(jié)構(gòu)，其包括由隔離區(qū)分隔的有源區(qū)以及位于所述有源區(qū)上層的柵極多晶硅，其中所述有源區(qū)中形成多個(gè)應(yīng)力集中程度不完全相同的應(yīng)力集中區(qū)域；
[0009]步驟S02:在所述測(cè)試結(jié)構(gòu)上形成多個(gè)連接孔并在其中填充金屬，所述多個(gè)連接孔至少連接所述應(yīng)力集中區(qū)域；
[0010]步驟S03:通過(guò)電子束掃描儀掃描所述測(cè)試結(jié)構(gòu)以得到所述連接孔的影像特征圖；以及
[0011]步驟S04:根據(jù)所述影像特征圖檢測(cè)所述測(cè)試結(jié)構(gòu)中由應(yīng)力引起的位錯(cuò)缺陷。
[0012]優(yōu)選地，在所述測(cè)試結(jié)構(gòu)中，所述有源區(qū)具有拐角，所述應(yīng)力集中區(qū)域形成于所述有源區(qū)的拐角處。
[0013]優(yōu)選地，所述有源區(qū)中至少部分的所述拐角的兩端均被所述柵極多晶硅覆蓋。
[0014]優(yōu)選地，所述晶體管包括NMOS管和PMOS管，所述NMOS管的有源區(qū)和所述PMOS管的有源區(qū)間隔分布。
[0015]優(yōu)選地，當(dāng)掃描NMOS管時(shí)，所述電子束掃描儀在正電勢(shì)條件下工作；當(dāng)掃描PMOS管時(shí)，所述電子束缺陷掃描儀在負(fù)電勢(shì)條件下工作。
[0016]優(yōu)選地，所述電子束缺陷掃描儀在正電勢(shì)條件下工作時(shí)正電勢(shì)著陸能量為1800eV-2300eV，在負(fù)電勢(shì)條件下工作時(shí)負(fù)電勢(shì)著陸能量為600eV-1000eV ;采用的電流為50nA_100nA。
[0017]優(yōu)選地，所述電子束缺陷掃描儀采用的像素為15nm-30nm。
[0018]優(yōu)選地，所述隔離區(qū)、有源區(qū)和柵極多晶硅的關(guān)鍵尺寸為所述晶體管所允許的最小關(guān)鍵尺寸。
[0019]優(yōu)選地，所述測(cè)試結(jié)構(gòu)設(shè)置于晶圓的切割道上。
[0020]本發(fā)明進(jìn)一步提供一種通過(guò)位錯(cuò)缺陷檢測(cè)以檢查熱處理工藝窗口的方法，其包括以下步驟:
[0021]步驟Sll:提供待檢查熱處理工藝窗口的晶圓，所述晶圓的切割道上設(shè)置應(yīng)力分布不均且形成多個(gè)晶體管的測(cè)試結(jié)構(gòu)，其包括由隔離區(qū)分隔的、包括源區(qū)和漏區(qū)的有源區(qū)，以及位于所述有源區(qū)上層的柵極多晶硅，其中所述有源區(qū)中形成有多個(gè)應(yīng)力集中程度不完全相同的應(yīng)力集中區(qū)域；
[0022]步驟S12:在所述測(cè)試結(jié)構(gòu)上形成多個(gè)連接孔并在其中填充金屬，所述多個(gè)連接孔至少連接所述應(yīng)力集中區(qū)域；
[0023]步驟S13:通過(guò)電子束掃描儀掃描所述測(cè)試結(jié)構(gòu)以得到所述連接孔的影像特征圖；
[0024]步驟S14:根據(jù)所述影像特征圖檢測(cè)所述測(cè)試結(jié)構(gòu)中由應(yīng)力引起的位錯(cuò)缺陷；以及
[0025]步驟S15:根據(jù)位錯(cuò)缺陷的檢測(cè)結(jié)果檢查所述晶圓的熱處理工藝窗口。
[0026]本發(fā)明所提出的位錯(cuò)缺陷檢測(cè)方法及熱處理工藝窗口檢查方法，通過(guò)建立對(duì)應(yīng)力敏感的測(cè)試結(jié)構(gòu)，并通過(guò)E-beam對(duì)測(cè)試結(jié)構(gòu)掃描以檢出測(cè)試結(jié)構(gòu)的應(yīng)力集中區(qū)域上連接孔的漏電情況來(lái)判斷測(cè)試結(jié)構(gòu)是否發(fā)生因應(yīng)力引起的位錯(cuò)缺陷，進(jìn)而推算晶圓的位錯(cuò)缺陷。更進(jìn)一步地，還根據(jù)檢測(cè)結(jié)果檢查熱處理工藝窗口的合理性，為熱處理工藝優(yōu)化以及在線產(chǎn)品監(jiān)測(cè)提供技術(shù)支持及方法論，為縮短產(chǎn)品研發(fā)周期、提高良率提供了保障?！緦＠綀D】

【附圖說(shuō)明】
[0027]圖1所示為本發(fā)明一實(shí)施例的位錯(cuò)缺陷檢測(cè)方法的流程示意圖；
[0028]圖2所示為本發(fā)明一實(shí)施例的位錯(cuò)缺陷檢測(cè)方法的測(cè)試結(jié)構(gòu)的示意圖；
[0029]圖3a和3b所示為本發(fā)明一實(shí)施例電子束掃描儀處于正電勢(shì)條件下，連接孔正常情況和發(fā)生漏電的影像特征圖；
[0030]圖4a和4b所示為本發(fā)明一實(shí)施例電子束掃描儀處于負(fù)電勢(shì)條件下，連接孔正常情況和發(fā)生漏電的影像特征圖；
[0031]圖5所示為本發(fā)明一實(shí)施例的熱處理工藝窗口檢查方法的流程示意圖。
【具體實(shí)施方式】
[0032]為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說(shuō)明書附圖，對(duì)本發(fā)明的內(nèi)容作進(jìn)一步說(shuō)明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
[0033]第一實(shí)施例
[0034]圖1為本發(fā)明第一實(shí)施例提供的位錯(cuò)缺陷檢測(cè)方法的流程示意圖。其包括以下步驟:
[0035]步驟SOl:建立應(yīng)力分布不均且形成有多個(gè)晶體管的測(cè)試結(jié)構(gòu)。
[0036]具體的，測(cè)試結(jié)構(gòu)采用如下設(shè)計(jì):其形成在襯底上，包括有源區(qū)102和位于有源區(qū)上層的柵極多晶硅103，有源區(qū)102由隔離區(qū)分隔。有源區(qū)102包括源區(qū)和漏區(qū)，柵極多晶硅和位于其兩側(cè)的有源區(qū)的源漏組成晶體管，各晶體管的有源區(qū)互不相連，以更好地模擬實(shí)際晶圓芯片單元中各晶體管的分布。測(cè)試結(jié)構(gòu)的實(shí)現(xiàn)方式為，首先在襯底中形成隔離區(qū)如淺槽隔離區(qū)，接著進(jìn)行阱區(qū)離子注入、柵極多晶硅的形成，以及有源區(qū)源漏離子注入的步驟。測(cè)試結(jié)構(gòu)可采用常規(guī)MOS晶體管的制造工藝形成，在此不作詳述。在測(cè)試結(jié)構(gòu)的制造過(guò)程中，會(huì)對(duì)有源區(qū)和柵極多晶硅產(chǎn)生應(yīng)力，如柵極多晶硅形成過(guò)程中在其刻蝕后氧化層高溫沉積的步驟會(huì)造因收縮膨脹產(chǎn)生應(yīng)力，隔離區(qū)高溫退火和源漏離子注入均會(huì)在有源區(qū)產(chǎn)生應(yīng)力。需要注意的是，本發(fā)明的測(cè)試結(jié)構(gòu)設(shè)計(jì)為應(yīng)力不均勻，具體來(lái)說(shuō)是在有源區(qū)中形成多個(gè)應(yīng)力集中區(qū)域。請(qǐng)參照?qǐng)D2，本實(shí)施例中，有源區(qū)采用了具有拐角的設(shè)計(jì)，具體的有源區(qū)的源漏均采用了拐角設(shè)計(jì)，如圖中所示拐角A?D處為應(yīng)力集中區(qū)域。此外，多個(gè)應(yīng)力集中區(qū)域的應(yīng)力集中程度也不完全相同。比如，對(duì)于圖2的B、D處的有源區(qū)來(lái)說(shuō)，是應(yīng)力最為集中的區(qū)域。這是因?yàn)?，B、D處拐角的兩端均被柵極多晶硅103所覆蓋，而柵極多晶硅103的應(yīng)力也會(huì)傳遞至有源區(qū)的拐角部分，和拐角處有源區(qū)的應(yīng)力疊加。在本實(shí)施例中柵極多晶硅103同樣具有直角形狀且直角與有源區(qū)的拐角相對(duì)，直角形的柵極多晶硅103和具有拐角的有源區(qū)構(gòu)成I個(gè)MOS管。有源區(qū)拐角B、D處應(yīng)力疊加，成為測(cè)試結(jié)構(gòu)中具有與其他部分應(yīng)力差異最大的區(qū)域，也是最容易產(chǎn)生位錯(cuò)缺陷的區(qū)域。當(dāng)然，圖2所示的測(cè)試結(jié)構(gòu)的版圖僅為一實(shí)施例，在實(shí)際應(yīng)用中也可采用其他的有源區(qū)及柵極多晶硅的版圖設(shè)計(jì)達(dá)到測(cè)試結(jié)構(gòu)應(yīng)力分布不均，有源區(qū)中形成多個(gè)應(yīng)力集中程度不完全相同的應(yīng)力集中區(qū)域。
[0037]較佳的，隔離區(qū)、有源區(qū)和柵極多晶硅的關(guān)鍵尺寸均采用了晶體管所允許的最小關(guān)鍵尺寸，如晶體管版圖中最小寬度、最小間距等設(shè)計(jì)規(guī)則所限定的極限尺寸，如此對(duì)應(yīng)力變化造成的后果如漏電更為敏感，也更容易通過(guò)后續(xù)電子束掃描儀檢測(cè)出位錯(cuò)缺陷。
[0038]通常來(lái)說(shuō)，一個(gè)半導(dǎo)體器件同時(shí)包含PMOS晶體管和NMOS晶體管，本發(fā)明的測(cè)試結(jié)構(gòu)所形成的多個(gè)晶體管也包含了多個(gè)PMOS管和多個(gè)NMOS管。如圖2所示，若左側(cè)一列為PMOS區(qū)域，則右側(cè)一列作為NMOS區(qū)域。PMOS管的有源區(qū)和NMOS管的有源區(qū)間隔分布，以更好地模擬晶圓上芯片單元的實(shí)際情況。
[0039]此外，測(cè)試結(jié)構(gòu)較佳的是建立在晶圓的切割道上，不占用晶圓上有效芯片單元的位置，不會(huì)造成浪費(fèi)。在后續(xù)的工藝對(duì)晶圓進(jìn)行切割時(shí)，測(cè)試結(jié)構(gòu)即被銷毀。
[0040]步驟S02:在測(cè)試結(jié)構(gòu)上形成多個(gè)連接孔并在其中填充金屬。
[0041 ] 該步驟中，可以先在測(cè)試結(jié)構(gòu)上涂覆一層介質(zhì)層，然后經(jīng)光刻和刻蝕，在介質(zhì)層中垂直形成連接孔，之后在連接孔中填充金屬如鎢，采用CMP工藝去除介質(zhì)層上表面的金屬。需要注意的是，連接孔至少連接有源區(qū)的應(yīng)力集中區(qū)域，如此能夠在后續(xù)電子束掃描時(shí)監(jiān)測(cè)應(yīng)力集中區(qū)域的位錯(cuò)缺陷的發(fā)生。較佳的，連接孔連接有源區(qū)應(yīng)力最為集中的區(qū)域。
[0042]步驟S03:通過(guò)電子束掃描儀掃描測(cè)試結(jié)構(gòu)以得到連接孔的影像特征圖。
[0043]由于連接孔至少連接有源區(qū)的應(yīng)力集中區(qū)域，因此可通過(guò)電子束掃描儀掃描得到能夠體現(xiàn)應(yīng)力集中區(qū)域的連接孔的明暗的影像特征圖。本實(shí)施例中有源區(qū)為間隔的NMOS有源區(qū)和PMOS有源區(qū)，需要將電子束掃描儀應(yīng)用在正電勢(shì)條件和負(fù)電勢(shì)條件下分別掃描。
[0044]對(duì)于NMOS管來(lái)說(shuō)，適合用正電勢(shì)模式掃描，這是因?yàn)楫?dāng)電子束掃描儀工作在正電勢(shì)(positive mode)條件下,正常情況下連接孔(鶴塞)的影像是暗的,如果發(fā)生漏電就會(huì)變亮。而若工作在負(fù)電勢(shì)(negative mode)條件下,不論是正常情況還是漏電的情況,連接孔影像都是暗的。
[0045]相反的，對(duì)于PMOS管來(lái)說(shuō)，則適合在負(fù)電勢(shì)條件下掃描檢測(cè)漏電。這是因?yàn)閷?duì)于PMOS管來(lái)說(shuō)，當(dāng)電子束掃描儀工作在負(fù)電勢(shì)條件時(shí)，正常情況下連接孔(鎢塞)是亮的，如果有漏電就會(huì)變暗。若工作在正電勢(shì)條件，則正常情況和漏電情況下連接孔都是亮的，無(wú)法對(duì)漏電進(jìn)行識(shí)別。
[0046]較佳的，電子束缺陷掃描儀在正電勢(shì)條件下工作時(shí)正電勢(shì)著陸能量為1800eV-2300eV，在負(fù)電勢(shì)條件下工作時(shí)負(fù)電勢(shì)著陸能量為600eV-1000eV ;采用的電流為50nA-100nA，采用的像素為 15nm_30nm。
[0047]步驟S04:根據(jù)影像特征圖檢測(cè)測(cè)試結(jié)構(gòu)中由應(yīng)力引起的位錯(cuò)缺陷。
[0048]請(qǐng)參照?qǐng)D3a?3b以及圖4a?4b，其所示分別為電子束掃描儀處于正電勢(shì)條件下，連接孔正常情況和發(fā)生漏電的影像特征圖以及電子束掃描儀處于負(fù)電勢(shì)條件下，連接孔正常情況和發(fā)生漏電的影像特征圖。如圖所示，形成于襯底10上的測(cè)試結(jié)構(gòu)形成NMOS管和PMOS管，測(cè)試結(jié)構(gòu)的NMOS有源區(qū)102a位于P阱區(qū)IOla中，PMOS有源區(qū)102b位于N阱區(qū)中IOlb中。測(cè)試結(jié)構(gòu)上涂覆介質(zhì)層11，填充有金屬的連接孔103垂直形成于介質(zhì)層11中，且底部與NMOS有源區(qū)102a、PMOS有源區(qū)102b相連。連接孔104至少要連接有源區(qū)的應(yīng)力集中區(qū)域，較佳的連接圖2中應(yīng)力最大的有源區(qū)拐角B，D處。
[0049]首先請(qǐng)參考圖3a和3b，電子束缺陷掃描儀應(yīng)用于正電勢(shì)條件，無(wú)漏電時(shí)NMOS有源區(qū)102a對(duì)應(yīng)的光斑為黑色，當(dāng)有漏電時(shí)則為白色。當(dāng)電子束掃描儀處于負(fù)電勢(shì)條件，如圖4a和4b，無(wú)漏電時(shí)PMOS有源區(qū)對(duì)應(yīng)的光斑為白色，當(dāng)有漏電時(shí)則為黑色。
[0050]由于連接孔至少連接有源區(qū)的應(yīng)力集中區(qū)域，因此當(dāng)?shù)玫降倪B接孔影像特征圖相較于正常情況發(fā)生連接孔明暗變化，則說(shuō)明在該應(yīng)力集中區(qū)發(fā)生了由位錯(cuò)缺陷導(dǎo)致的漏電。若連接孔影像特征圖與正常情況相同，則說(shuō)明應(yīng)力集中區(qū)域并未發(fā)生位錯(cuò)缺陷。由于本發(fā)明在盡可能模擬芯片單元的實(shí)際結(jié)構(gòu)的情況下，采用相較于晶圓上芯片單元的實(shí)際結(jié)構(gòu)對(duì)應(yīng)力更為敏感的測(cè)試結(jié)構(gòu)，測(cè)試結(jié)構(gòu)中由應(yīng)力產(chǎn)生位錯(cuò)缺陷的可能性也更高，因此若檢測(cè)結(jié)果發(fā)現(xiàn)測(cè)試結(jié)構(gòu)未發(fā)生位錯(cuò)缺陷引起的漏電，則晶圓上芯片單元的實(shí)際結(jié)構(gòu)也可以推算為未發(fā)生位錯(cuò)缺陷。
[0051]第二實(shí)施例
[0052]在導(dǎo)致位錯(cuò)缺陷的原因中，應(yīng)力不均特別是熱應(yīng)力不均是最主要因素之一，如隔離區(qū)高溫退火產(chǎn)生的應(yīng)力，多晶硅刻蝕后氧化層高溫沉積產(chǎn)生的應(yīng)力。由于整個(gè)半導(dǎo)體生產(chǎn)工藝過(guò)程中需要應(yīng)用到很多次熱處理工藝，因此熱處理工藝窗口的合理性對(duì)于位錯(cuò)缺陷的產(chǎn)生具有巨大影響等。因此，本發(fā)明的第二實(shí)施例基于上述的位錯(cuò)缺陷檢測(cè)方法，還提供了一種熱處理工藝窗口的檢查方法，可根據(jù)第一實(shí)施例的位錯(cuò)缺陷檢測(cè)的檢測(cè)結(jié)果判斷晶圓的熱處理工藝窗口的合理性。圖5所示為熱處理工藝窗口的檢查方法的流程圖，其包括以下步驟:
[0053]步驟Sll:提供待檢查熱處理工藝窗口的晶圓。其中晶圓的切割道上設(shè)置了第一實(shí)施例所述的應(yīng)力分布不均且形成有多個(gè)晶體管的測(cè)試結(jié)構(gòu)。同樣的，該測(cè)試結(jié)構(gòu)的有源區(qū)中形成有多個(gè)應(yīng)力集中程度不完全相同的應(yīng)力集中區(qū)域。
[0054]步驟S12:在測(cè)試結(jié)構(gòu)上形成多個(gè)連接孔并在其中填充金屬，多個(gè)連接孔至少連接所述應(yīng)力集中區(qū)域。
[0055]步驟S13:通過(guò)電子束掃描儀掃描測(cè)試結(jié)構(gòu)以得到連接孔的影像特征圖。
[0056]步驟S14:根據(jù)影像特征圖檢測(cè)測(cè)試結(jié)構(gòu)中由應(yīng)力引起的位錯(cuò)缺陷。
[0057]步驟S12?步驟S14與第一實(shí)施例相同，在本實(shí)施例中不再加以贅述。
[0058]步驟S15:根據(jù)位錯(cuò)缺陷的檢測(cè)結(jié)果檢查晶圓的熱處理工藝窗口。
[0059]具體來(lái)說(shuō)，由于測(cè)試結(jié)構(gòu)盡可能模擬芯片單元的實(shí)際結(jié)構(gòu)，相較于實(shí)際的芯片單元對(duì)應(yīng)力變化更為敏感，因此若步驟S14得到的檢測(cè)結(jié)果發(fā)現(xiàn)測(cè)試結(jié)構(gòu)存在位錯(cuò)缺陷，則晶圓的芯片單元的實(shí)際結(jié)構(gòu)也可能會(huì)發(fā)生位錯(cuò)缺陷，說(shuō)明熱處理工藝窗口有可能不符合實(shí)際工藝要求。若步驟S14的檢測(cè)結(jié)果發(fā)現(xiàn)測(cè)試結(jié)構(gòu)不存在位錯(cuò)缺陷，那么晶圓的芯片單元的實(shí)際結(jié)構(gòu)也未發(fā)生應(yīng)力引起的位錯(cuò)缺陷，說(shuō)明熱處理工藝窗口較為合理。通過(guò)測(cè)試結(jié)構(gòu)不同應(yīng)力集中程度的應(yīng)力集中區(qū)域的設(shè)計(jì)，可以根據(jù)檢測(cè)判斷實(shí)際芯片單元中發(fā)生位錯(cuò)缺陷的程度，并由此調(diào)整熱處理工藝窗口。通過(guò)在不同熱處理工藝窗口下，進(jìn)行步驟Sll?S14的檢測(cè)步驟得到檢測(cè)結(jié)果，就可以最終得出能夠確保不會(huì)發(fā)生位錯(cuò)缺陷的熱處理工藝窗口，為熱處理工藝優(yōu)化提供了快速有效的參考。
[0060]綜上所述，本發(fā)明所提供的位錯(cuò)缺陷檢測(cè)方法及熱處理工藝窗口檢查方法，通過(guò)建立對(duì)應(yīng)力敏感的測(cè)試結(jié)構(gòu)能夠迅速檢測(cè)出位錯(cuò)缺陷，并通過(guò)此測(cè)試結(jié)構(gòu)進(jìn)行針對(duì)位錯(cuò)缺陷的熱處理工藝窗口的檢查，為熱處理工藝窗口的優(yōu)化提供了方法論，為良率提升提供必要條件，為縮短研發(fā)周期提供數(shù)據(jù)參考。
[0061]雖然本發(fā)明已以較佳實(shí)施例揭示如上，然所述諸多實(shí)施例僅為了便于說(shuō)明而舉例而已，并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動(dòng)與潤(rùn)飾，本發(fā)明所主張的保護(hù)范圍應(yīng)以權(quán)利要求書所述為準(zhǔn)。
【權(quán)利要求】
1.一種位錯(cuò)缺陷的檢測(cè)方法，包括以下步驟: 步驟SOl:建立應(yīng)力分布不均且形成有多個(gè)晶體管的測(cè)試結(jié)構(gòu)，其包括由隔離區(qū)分隔的有源區(qū)以及位于所述有源區(qū)上層的柵極多晶硅，其中所述有源區(qū)中形成多個(gè)應(yīng)力集中程度不完全相同的應(yīng)力集中區(qū)域； 步驟S02:在所述測(cè)試結(jié)構(gòu)上形成多個(gè)連接孔并在其中填充金屬，所述多個(gè)連接孔至少連接所述應(yīng)力集中區(qū)域； 步驟S03:通過(guò)電子束掃描儀掃描所述測(cè)試結(jié)構(gòu)以得到所述連接孔的影像特征圖；以及 步驟S04:根據(jù)所述影像特征圖檢測(cè)所述測(cè)試結(jié)構(gòu)中由應(yīng)力引起的位錯(cuò)缺陷。
2.根據(jù)權(quán)利要求1所述的檢測(cè)方法，其特征在于，在所述測(cè)試結(jié)構(gòu)中，所述有源區(qū)具有拐角，所述應(yīng)力集中區(qū)域形成于所述有源區(qū)的拐角處。
3.根據(jù)權(quán)利要求2所述的檢測(cè)方法，其特征在于，所述有源區(qū)中至少部分的所述拐角的兩端均被所述柵極多晶硅覆蓋。
4.根據(jù)權(quán)利要求1所述的檢測(cè)方法，其特征在于，所述晶體管包括NMOS管和PMOS管，所述NMOS管的有源區(qū)和所述PMOS管的有源區(qū)間隔分布。
5.根據(jù)權(quán)利要求4所述的檢測(cè)方法，其特征在于，當(dāng)掃描NMOS管時(shí)，所述電子束掃描儀在正電勢(shì)條件下工作；當(dāng)掃描PMOS管時(shí)，所述電子束缺陷掃描儀在負(fù)電勢(shì)條件下工作。
6.根據(jù)權(quán)利要求1所述的檢測(cè)方法，其特征在于，所述電子束缺陷掃描儀在正電勢(shì)條件下工作時(shí)正電勢(shì)著陸能量為1800eV-2300eV，在負(fù)電勢(shì)條件下工作時(shí)負(fù)電勢(shì)著陸能量為600eV-1000eV ;采用的電流為 50nA_100nA。
7.根據(jù)權(quán)利要求1所述的檢測(cè)方法，其特征在于，所述電子束缺陷掃描儀采用的像素為 15nm_30nmo
8.根據(jù)權(quán)利要求1所述的檢測(cè)方法，其特征在于，所述隔離區(qū)、有源區(qū)和柵極多晶硅的關(guān)鍵尺寸為所述晶體管所允許的最小關(guān)鍵尺寸。
9.根據(jù)權(quán)利要求1所述的檢測(cè)方法，其特征在于，所述測(cè)試結(jié)構(gòu)設(shè)置于晶圓的切割道上。
10.一種通過(guò)位錯(cuò)缺陷檢測(cè)以檢查熱處理工藝窗口的方法，其特征在于，包括以下步驟: 步驟Sll:提供待檢查熱處理工藝窗口的晶圓，所述晶圓的切割道上設(shè)置應(yīng)力分布不均且形成多個(gè)晶體管的測(cè)試結(jié)構(gòu)，其包括由隔離區(qū)分隔的、包括源區(qū)和漏區(qū)的有源區(qū)，以及位于所述有源區(qū)上層的柵極多晶硅，其中所述有源區(qū)中形成有多個(gè)應(yīng)力集中程度不完全相同的應(yīng)力集中區(qū)域； 步驟S12:在所述測(cè)試結(jié)構(gòu)上形成多個(gè)連接孔并在其中填充金屬，所述多個(gè)連接孔至少連接所述應(yīng)力集中區(qū)域； 步驟S13:通過(guò)電子束掃描儀掃描所述測(cè)試結(jié)構(gòu)以得到所述連接孔的影像特征圖； 步驟S14:根據(jù)所述影像特征圖檢測(cè)所述測(cè)試結(jié)構(gòu)中由應(yīng)力引起的位錯(cuò)缺陷；以及 步驟S15:根據(jù)位錯(cuò)缺陷的檢測(cè)結(jié)果檢查所述晶圓的熱處理工藝窗口。
【文檔編號(hào)】H01L21/66GK103887205SQ201410126968
【公開(kāi)日】2014年6月25日 申請(qǐng)日期:2014年3月31日 優(yōu)先權(quán)日:2014年3月31日
【發(fā)明者】范榮偉, 顧曉芳, 龍吟, 倪棋梁, 陳宏璘 申請(qǐng)人:上海華力微電子有限公司