本發(fā)明涉及存儲(chǔ)器領(lǐng)域，特別涉及一種電可擦可編程只讀存儲(chǔ)器及其形成方法、擦除方法。

背景技術(shù)：
只讀存儲(chǔ)器（ReadOnlyMerory，ROM）為一種永久性的存儲(chǔ)器（Non-volatileMemory），所存入的信息和數(shù)據(jù)不會(huì)因?yàn)殡娫垂?yīng)的中斷而消失?？刹脸途幊讨蛔x存儲(chǔ)器（ErasableProgrammableROM，ERPOM）則是將只讀存儲(chǔ)器的應(yīng)用推廣到可以進(jìn)行數(shù)據(jù)的擦除與重新寫(xiě)入，但是擦除的動(dòng)作需要用到紫外線，因此制作EPROM的成本較高。此外，EPROM進(jìn)行數(shù)據(jù)擦除時(shí)，將把所以存儲(chǔ)在EPROM的程度或數(shù)據(jù)全部清除，這使得每次數(shù)據(jù)修改時(shí)，需重新編程，相當(dāng)耗時(shí)。另一種可以讓數(shù)據(jù)修改的可擦除可編程只讀存儲(chǔ)器（ElectricallyErasableProgrammableROM，EEPROM）則無(wú)上述缺點(diǎn)，在進(jìn)行數(shù)據(jù)的擦除與重新輸入時(shí)，可以“一個(gè)存儲(chǔ)單元一個(gè)存儲(chǔ)單元的進(jìn)行”的進(jìn)行，數(shù)據(jù)可以進(jìn)行多次的存入、讀出和清除等操作。圖1為現(xiàn)有的可擦除可編程只讀存儲(chǔ)器的結(jié)構(gòu)示意圖，所述可擦除可編程只讀存儲(chǔ)器包括：半導(dǎo)體襯底200，位于半導(dǎo)體襯底200上的字線201；分別位于字線201兩側(cè)的半導(dǎo)體襯底200上的浮柵介質(zhì)層202、位于浮柵介質(zhì)層202上的浮柵203、位于浮柵203上的控制柵介質(zhì)層204、位于控制柵介質(zhì)層204上的控制柵205；位于字線201與浮柵203和控制柵205之間的隧穿氧化層206；位于浮柵203和控制柵205遠(yuǎn)離字線201一側(cè)的側(cè)壁上的側(cè)墻210；位于側(cè)墻210一側(cè)的半導(dǎo)體襯底上的選擇柵介質(zhì)層207；位于選擇柵介質(zhì)層207上的選擇柵208；位于選擇柵208的遠(yuǎn)離字線201一側(cè)的半導(dǎo)體襯底200內(nèi)的位線摻雜區(qū)209。現(xiàn)有的可擦除可編程只讀存儲(chǔ)器的性能仍有待提高。更多關(guān)于存儲(chǔ)器的介紹請(qǐng)參考公開(kāi)號(hào)為CN101202311A的中國(guó)專利。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明解決的問(wèn)題是怎樣提高電可擦可編程只讀存儲(chǔ)器擦寫(xiě)的性能，并實(shí)現(xiàn)對(duì)單個(gè)浮柵的擦除。為解決上述問(wèn)題，本發(fā)明提供一種電可擦可編程只讀存儲(chǔ)器的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有沿第一方向排布的若干有源區(qū)；在半導(dǎo)體襯底的有源區(qū)上形成浮柵多晶硅層，所述浮柵多晶硅層的寬度大于有源區(qū)的寬度；在所述浮柵多晶硅層的側(cè)壁和頂部表面形成控制柵介質(zhì)材料層；形成覆蓋所述半導(dǎo)體襯底和控制柵介質(zhì)材料層的控制柵多晶硅層；在所述控制柵多晶硅層上形成硬掩膜層，所述硬掩膜層中具有若干沿第二方向排布的第一開(kāi)口，所述第一開(kāi)口底部暴露出控制柵多晶硅層的表面，第二方向垂直于第一方向；在所述第一開(kāi)口的側(cè)壁形成第一側(cè)墻；沿第一開(kāi)口以所述第一側(cè)墻為掩膜刻蝕所述控制柵多晶硅層、控制柵介質(zhì)材料層和浮柵多晶硅層，形成第二開(kāi)口；在所述第二開(kāi)口的側(cè)壁和底部形成隔離氧化層；在所述第一開(kāi)口和第二開(kāi)口內(nèi)形成字線；去除所述硬掩膜層，以所述第一側(cè)墻為掩膜，刻蝕剩余的控制柵多晶硅層、控制柵介質(zhì)材料層和浮柵多晶硅層，形成位于字線兩側(cè)的有源區(qū)上的浮柵、位于浮柵上的控制柵介質(zhì)層、位于控制柵介質(zhì)層上的控制柵，所述浮柵的寬度大于有源區(qū)的寬度?？蛇x的，所述有源區(qū)和浮柵多晶硅層的形成過(guò)程為：刻蝕所述半導(dǎo)體襯底，在半導(dǎo)體襯底中形成若干沿第一方向排布的凹槽；在凹槽中填充隔離材料，形成若干淺溝槽隔離結(jié)構(gòu)，相鄰淺溝槽隔離結(jié)構(gòu)之間為有源區(qū)；在所述有源區(qū)上形成浮柵介質(zhì)層；形成覆蓋所述浮柵介質(zhì)層和淺溝槽隔離結(jié)構(gòu)的第一多晶硅層；刻蝕所述第一多晶硅層，在所述浮柵介質(zhì)層和部分淺溝槽隔離結(jié)構(gòu)上形成浮柵多晶硅層，所述浮柵多晶硅層的寬度大于有源區(qū)的寬度?？蛇x的，所述浮柵多晶硅層的邊緣與有源區(qū)邊緣的距離為0.05～0.25微米?？蛇x的，還包括：在所述浮柵和控制柵的遠(yuǎn)離字線一側(cè)的側(cè)壁上形成第二側(cè)墻?？蛇x的，還包括：在所述浮柵和控制柵的遠(yuǎn)離字線一側(cè)的有源區(qū)內(nèi)形成位線摻雜區(qū)，所述位線摻雜區(qū)的寬度小于浮柵的寬度。本發(fā)明還提供了一種電可擦可編程只讀存儲(chǔ)器，包括：半導(dǎo)體襯底，位于半導(dǎo)體襯底內(nèi)具有沿第一方向排布的若干有源區(qū)；位于有源區(qū)上的字線；分別位于字線兩側(cè)的有源區(qū)上的浮柵介質(zhì)層、位于浮柵介質(zhì)層上的浮柵、位于浮柵上的控制柵介質(zhì)層、位于控制柵介質(zhì)層上的控制柵，所述浮柵的寬度大于有源區(qū)的寬度；位于字線和浮柵與控制柵之間的隔離氧化層；分別位于浮柵和控制柵的遠(yuǎn)離字線一側(cè)的有源區(qū)內(nèi)的位線摻雜區(qū)?？蛇x的，所述浮柵的邊緣與有源區(qū)邊緣的距離為0.05～0.25微米。可選的，相鄰有源區(qū)之間的半導(dǎo)體襯底內(nèi)的還形成有淺溝槽隔離結(jié)構(gòu)。本發(fā)明還提供一種上述電可擦可編程只讀存儲(chǔ)器的擦除方法，包括：在所述字線上施加零電壓；在字線一側(cè)的控制柵上施加負(fù)電壓，字線另一側(cè)的控制柵上施加零電壓；在施加負(fù)電壓的控制柵一側(cè)的位線摻雜區(qū)上施加正電壓，在施加零電壓的控制柵一側(cè)的位線摻雜區(qū)上施加零電壓；對(duì)施加負(fù)電壓的控制柵底部的浮柵進(jìn)行擦除。可選的，所述控制柵上施加的負(fù)電壓的大小為-6～-8伏，所述位線摻雜區(qū)上施加正電壓的大小為3～5伏。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：本發(fā)明的電可擦可編程只讀存儲(chǔ)器的形成方法，在形成浮柵時(shí)，充分利用相鄰有源區(qū)之間的隔離區(qū)域，在有源區(qū)上形成浮柵時(shí)，使得形成的浮柵的寬度大于有源區(qū)的寬度，在保證形成的電可擦可編程只讀存儲(chǔ)器的集成度的同時(shí)，使得形成的浮柵具有較大的體積或表面積，從而提高了控制柵對(duì)浮柵的耦合系數(shù)（浮柵與控制柵之間的電容與浮柵對(duì)外界總電容的比值），降低了擦除和編程時(shí)的操作電壓，提高了擦除和編程操作時(shí)的穩(wěn)定性和效率。另外，浮柵的寬度大于有源區(qū)的寬度，在浮柵兩側(cè)的有源區(qū)形成字線摻雜區(qū)時(shí)，相應(yīng)的字線摻雜區(qū)的寬度會(huì)小于浮柵的寬度，從而使位線摻雜區(qū)對(duì)浮柵的耦合系數(shù)（浮柵與位線摻雜區(qū)之間的電容與浮柵對(duì)外界總電容的比值）減小，位線對(duì)浮柵的耦合系數(shù)越小，在對(duì)浮柵的數(shù)據(jù)進(jìn)行擦除操作時(shí)，位線摻雜區(qū)上施加的高電壓對(duì)浮柵的耦合就越小，位線摻雜區(qū)和浮柵之間的電壓差就越大，就越容易產(chǎn)生FN隧穿而擦除浮柵內(nèi)的電子。本發(fā)明的電可擦可編程只讀存儲(chǔ)器，浮柵的寬度大于有源區(qū)的寬度，提高了控制柵對(duì)浮柵的耦合系數(shù)，減小了位線摻雜區(qū)對(duì)浮柵的耦合系數(shù)，使得擦除過(guò)程中的穩(wěn)定性和效率提高。進(jìn)一步，所述浮柵的邊緣與有源區(qū)邊緣的距離為0.05～0.25微米，在保證電可擦可編程只讀存儲(chǔ)器具有較高集成度的同時(shí)，使得控制柵對(duì)浮柵的耦合系數(shù)增大，位線摻雜區(qū)對(duì)浮柵的耦合系數(shù)減小，提高了擦除過(guò)程中的穩(wěn)定性和效率。本發(fā)明對(duì)電可擦可編程只讀存儲(chǔ)器的擦除方法，實(shí)現(xiàn)按位擦除的功能，通過(guò)位線端擦除的方式，對(duì)單一浮柵進(jìn)行擦除，滿足了實(shí)際應(yīng)用的需求進(jìn)一步，本發(fā)明的電可擦可編程只讀存儲(chǔ)器由于浮柵的寬度大于有源區(qū)的寬度，位線摻雜區(qū)的寬度等于有源區(qū)的寬度，使得控制柵對(duì)浮柵的耦合系數(shù)增大，位線摻雜區(qū)對(duì)浮柵的耦合系數(shù)減小，因此在進(jìn)行擦除操作時(shí)，字線、控制柵和位線摻雜區(qū)上施加的電壓較小，所述控制柵上施加的負(fù)電壓的大小為-6～-8伏，所述位線摻雜區(qū)上施加正電壓的大小為3～5伏，在擦除過(guò)程穩(wěn)定性和效率提高的同時(shí)，減小了功耗。附圖說(shuō)明圖1為現(xiàn)有的分柵快閃存儲(chǔ)器的結(jié)構(gòu)示意圖；圖2～圖17為本發(fā)明實(shí)施例電可擦可編程只讀存儲(chǔ)器的形成過(guò)程的結(jié)構(gòu)示意圖；圖18～圖20為本發(fā)明實(shí)施例形成的電可擦可編程只讀存儲(chǔ)器在擦除、編程和讀取過(guò)程時(shí)施加電壓的示意圖。具體實(shí)施方式現(xiàn)有的分柵快閃存儲(chǔ)器在擦除和編程操作時(shí)需要更高的電壓，擦除和編程效率較低，容易被干擾，分柵快閃存儲(chǔ)器的穩(wěn)定性受到較大的影響，并且不能實(shí)現(xiàn)對(duì)存儲(chǔ)單元中的單個(gè)浮柵的擦除操作。研究發(fā)現(xiàn)，分柵快閃存儲(chǔ)器的控制柵對(duì)浮柵的耦合系數(shù)（浮柵與控制柵之間的電容與浮柵對(duì)外界總電容的比值）對(duì)擦除和編程操作時(shí)的穩(wěn)定性和效率具有較大的影響，控制柵對(duì)浮柵的耦合系數(shù)越大，擦除和編程操作時(shí)的穩(wěn)定性和效率更高?，F(xiàn)有雖然可以通過(guò)增大控制柵和浮柵的體積以增大耦合系數(shù)，但是控制柵和浮柵的體積的增大會(huì)使得快閃存儲(chǔ)器的集成度降低。為此，本發(fā)明的提供了一種電可擦可編程只讀存儲(chǔ)器及其形成方法，本發(fā)明電可擦可編程只讀存儲(chǔ)器的形成方法，在形成浮柵時(shí)，充分利用相鄰有源區(qū)之間的隔離區(qū)域，在有源區(qū)上形成浮柵時(shí)，使得形成的浮柵的寬度大于有源區(qū)的寬度，在保證形成的電可擦可編程只讀存儲(chǔ)器的集成度的同時(shí)，使得形成的浮柵具有較大的體積或表面積，從而提高了控制柵對(duì)浮柵的耦合系數(shù)，降低了擦除和編程時(shí)的操作電壓，提高了擦除和編程操作時(shí)的穩(wěn)定性和效率。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)例做詳細(xì)的說(shuō)明。在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，示意圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護(hù)范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。圖2～圖17為本發(fā)明實(shí)施例電可擦可編程只讀存儲(chǔ)器的形成過(guò)程的結(jié)構(gòu)示意圖。參考圖2，提供半導(dǎo)體襯底300，所述半導(dǎo)體襯底200具有沿第一方向排布的若干有源區(qū)302。所述半導(dǎo)體襯底300的材料可以為硅（Si）、鍺（Ge）、或硅鍺（GeSi）、碳化硅（SiC）；也可以是絕緣體上硅（SOI），絕緣體上鍺（GOI）；或者還可以為其它的材料，例如砷化鎵等Ⅲ-Ⅴ族化合物。所述半導(dǎo)體襯底300還可以根據(jù)設(shè)計(jì)需求注入一定的摻雜離子以改變電學(xué)參數(shù)。所述半導(dǎo)體襯底300內(nèi)還形成有若干淺溝槽隔離結(jié)構(gòu)301，若干淺溝槽隔離結(jié)構(gòu)301沿第一方向平行排布，相鄰淺溝槽隔離結(jié)構(gòu)301之間的半導(dǎo)體襯底為有源區(qū)302，所述淺溝槽隔離結(jié)構(gòu)301用于電學(xué)隔離相鄰的淺溝槽隔離結(jié)構(gòu)301。所述有源區(qū)的寬度為0.1～0.3微米，所述有源區(qū)302上后續(xù)用于形成電可擦可編程只讀存儲(chǔ)器。所述有源區(qū)302和淺溝槽隔離結(jié)構(gòu)301的形成過(guò)程為：在所述半導(dǎo)體襯底300上形成硬掩膜層（圖中未示出），所述硬掩膜層中具有暴露半導(dǎo)體襯底300的若干開(kāi)口，開(kāi)口的位置與后續(xù)形成的凹槽的位置對(duì)應(yīng)；沿開(kāi)口刻蝕所述半導(dǎo)體襯底300，在半導(dǎo)體襯底300中形成若干沿第一方向排布的凹槽；在凹槽中填充隔離材料，形成若干淺溝槽隔離結(jié)構(gòu)301，相鄰淺溝槽隔離結(jié)構(gòu)301之間為有源區(qū)302。所述隔離材料可以為氧化硅或氮化硅等，所述隔離材料也可以為單層或雙層堆疊結(jié)構(gòu)。所述隔離材料的形成工藝為化學(xué)氣相沉積，在形成隔離材料后，可以通過(guò)化學(xué)機(jī)械研磨工藝去除半導(dǎo)體襯底300表面的部分隔離材料和硬掩膜層，在凹槽中形成淺溝槽隔離結(jié)構(gòu)。參考圖3，在所述有源區(qū)302上形成浮柵介質(zhì)層304；形成覆蓋所述浮柵介質(zhì)層304和淺溝槽隔離結(jié)構(gòu)301的第一多晶硅層303。所述浮柵介質(zhì)層304的材料為氧化硅，所述浮柵介質(zhì)層304通過(guò)熱氧化或濕法氧化工藝形成。在其他的實(shí)施例中，所述浮柵介質(zhì)層304也可以通過(guò)沉積工藝形成。所述第一多晶硅層303后續(xù)用于形成的浮柵多晶硅層，第一多晶硅層303的厚度為300～600埃。參考圖4，刻蝕所述第一多晶硅層303（參考圖3），在所述浮柵介質(zhì)層304和部分淺溝槽隔離結(jié)構(gòu)301上形成浮柵多晶硅層305，所述浮柵多晶硅層305的寬度大于有源區(qū)302的寬度。所述浮柵多晶層305后續(xù)用于形成電可擦可編程只讀存儲(chǔ)器的浮柵。所述浮柵多晶硅層305除了覆蓋有源區(qū)302上的浮柵介質(zhì)層304表面，還覆蓋浮柵介質(zhì)層304兩側(cè)的部分的淺溝槽隔離結(jié)構(gòu)301的表面，若干浮柵多晶硅層305沿第一方向排布，相鄰浮柵多晶硅層305之間是分立的。參考圖5，圖5為圖4的俯視結(jié)構(gòu)示意圖，圖4為圖5沿切割線AB方向的剖面結(jié)構(gòu)示意圖，若干浮柵多晶硅層305沿第一方向（本實(shí)施例中，第一方向是指y軸延伸的方向）排布，浮柵多晶硅層305的寬度大于有源區(qū)302的寬度，因此每個(gè)浮柵多晶硅層305除了覆蓋相應(yīng)的有源區(qū)302（或浮柵介質(zhì)層），還覆蓋有源區(qū)302兩側(cè)的部分淺溝槽隔離結(jié)構(gòu)301。需要說(shuō)明的是，本實(shí)施例中，浮柵多晶硅層305和有源區(qū)302的寬度是指浮柵多晶硅層305和有源區(qū)302沿x軸方向的尺寸。浮柵多晶硅層305的寬度大于有源區(qū)302的寬度，使得后續(xù)通過(guò)刻蝕浮柵多晶硅層305形成的浮柵的寬度也會(huì)大于有源區(qū)的寬度。本發(fā)明實(shí)施例的電可擦可編程只讀存儲(chǔ)器的形成方法，充分利用了有源區(qū)302兩側(cè)的半導(dǎo)體襯底300內(nèi)形成淺溝槽隔離結(jié)構(gòu)301，使得形成的浮柵不僅覆蓋有源區(qū)302上的浮柵介質(zhì)層，還覆蓋浮柵介質(zhì)層兩側(cè)的部分淺溝槽隔離結(jié)構(gòu)301，在保證電可擦可編程只讀存儲(chǔ)器的集成度較高（或者不變）的同時(shí)，使得形成的浮柵具有較大的體積（或者表面積），后續(xù)形成控制柵時(shí)，使得控制柵與浮柵的接觸面積增大，控制柵對(duì)浮柵的耦合系數(shù)（浮柵與控制柵之間的電容與浮柵對(duì)外界總電容的比值）增大，降低了電可擦可編程只讀存儲(chǔ)器在擦除和編程時(shí)的操作電壓，提高了擦除和編程操作時(shí)的穩(wěn)定性和效率。所述浮柵多晶硅層305的邊緣與有源區(qū)302邊緣的距離W為0.05～0.25微米。參考圖6，圖6為圖5沿切割線CD方向的剖面結(jié)構(gòu)示意圖，有源區(qū)302上形成有浮柵介質(zhì)層304，浮柵介質(zhì)層304上形成有浮柵多晶硅層305。參考圖7，在圖4中所述的浮柵多晶硅層305的側(cè)壁和頂部表面形成控制柵介質(zhì)材料層306；形成覆蓋所述半導(dǎo)體襯底300和控制柵介質(zhì)材料層306的控制柵多晶硅層307。所述控制柵介質(zhì)材料層306可以為多層堆疊結(jié)構(gòu)，本實(shí)施例中，所述控制柵介質(zhì)材料層306為氧化硅層-氮化硅層-氧化硅層的三層堆疊結(jié)構(gòu)。本實(shí)施例中，所述控制柵介質(zhì)材料層306覆蓋浮柵多晶硅層305的側(cè)壁和頂部表面。在本發(fā)明的其他實(shí)施例中，所述控制柵介質(zhì)層還可以覆蓋半導(dǎo)體襯底和淺溝槽隔離結(jié)構(gòu)的表面。所述控制柵多晶硅層307后續(xù)用于形成電可擦可編程只讀存儲(chǔ)器的控制柵。參考圖8，圖8中所示的為在圖6中所述的浮柵多晶硅層305上形成控制柵介質(zhì)材料層306，在控制柵介質(zhì)材料層306上形成控制柵多晶硅層307?？刂茤哦嗑Ч鑼?07的厚度為500～700埃。請(qǐng)參考圖9和圖10，圖9為圖10沿切割線CD方向的剖面結(jié)構(gòu)示意圖，在所述控制柵多晶硅層307上形成硬掩膜層308，所述硬掩膜層308中具有若干沿第二方向排布的第一開(kāi)口309，所述第一開(kāi)口309底部暴露出控制柵多晶硅層的表面，第二方向垂直于第一方向；在所述第一開(kāi)口309的側(cè)壁形成第一側(cè)墻310。本實(shí)施例，所述第二方向是指圖10中所述的x軸延伸的方向。圖10中第一側(cè)墻310未示出。所述硬掩膜層308的材料可以為氮化硅等。所述第一側(cè)墻310的材料與硬掩膜層308的材料不相同，本實(shí)施例中所述第一側(cè)墻310的材料為氧化硅。第一側(cè)墻310的形成過(guò)程為：在所述第一開(kāi)口309的側(cè)壁和底部以及硬掩膜層308的表面形成側(cè)墻材料層；采用無(wú)掩膜刻蝕工藝刻蝕所述側(cè)墻材料層，在所述第一開(kāi)口309的側(cè)壁形成第一側(cè)墻310。參考圖11，以所述第一側(cè)墻310為掩膜沿第一開(kāi)口309刻蝕所述控制柵多晶硅層307、控制柵介質(zhì)材料層306和浮柵多晶硅層305，形成第二開(kāi)口310?？涛g所述控制柵多晶硅層307、控制柵介質(zhì)材料層306和浮柵多晶硅層305的工藝采用干法刻蝕工藝，干法刻蝕采用的氣體為HBr、Cl2、SF6中的一種或幾種。然后采用濕法刻蝕，將有源區(qū)302上殘留的浮柵304刻蝕掉。參考圖12，在所述第二開(kāi)口310的側(cè)壁和底部形成隔離氧化層311。所述隔離氧化層311通過(guò)化學(xué)氣相沉積工藝形成，比如：原子層沉積工藝。在其他的實(shí)施例中，所述隔離氧化層可以通過(guò)氧化工藝形成。本實(shí)施例中，所述隔離氧化層311還覆蓋第一側(cè)墻310和硬掩膜層308的表面。參考圖13，在所述第一開(kāi)口309和第二開(kāi)口310（參考圖12）內(nèi)形成字線312。所述字線312的材料為多晶硅。所述字線312的形成過(guò)程為：形成覆蓋所述隔離氧化層311的第三多晶硅層，所述第三多晶硅層填充滿第一開(kāi)口和第二開(kāi)口；以硬掩膜層308的表面為停止層，采用化學(xué)機(jī)械研磨工藝去除硬掩膜層308上的部分第三多晶硅層和隔離氧化層，在第一開(kāi)口和第二開(kāi)口內(nèi)形成字線312。在形成字線312后，還可以在字線312的表面形成保護(hù)層（圖中未示出），所述保護(hù)層的材料為氧化硅，所述保護(hù)層在后續(xù)去除硬掩膜層308后，在以第一側(cè)墻310為掩膜刻蝕控制柵多晶硅層307和浮柵多晶硅層305時(shí)，保護(hù)字線312不會(huì)被刻蝕，從而提高了形成的電可擦可編程只讀存儲(chǔ)器的性能。所述保護(hù)層的形成工藝為熱氧化，通過(guò)熱氧化工藝可以自對(duì)準(zhǔn)、選擇性的在字線的表面形成氧化硅層（保護(hù)層），簡(jiǎn)化了工藝步驟并提高了工藝的精度。參考圖14，去除所述硬掩膜層308（參考圖13）；以所述第一側(cè)墻310為掩膜，刻蝕剩余的控制柵多晶硅層307、控制柵介質(zhì)材料層305和浮柵多晶硅層304（參考圖13），在字線312兩側(cè)的有源區(qū)302上形成浮柵313、位于浮柵313上的控制柵介質(zhì)層314、位于控制柵介質(zhì)層314上的控制柵315。采用濕法刻蝕工藝去除所述硬掩膜層308。本實(shí)施例中，采用磷酸溶液刻蝕去除所述硬掩膜層308。采用干法刻蝕工藝刻蝕所述控制柵多晶硅層307、控制柵介質(zhì)材料層306和浮柵多晶硅層305，干法刻蝕采用的氣體為HBr、Cl2、SF6中的一種或幾種。結(jié)合參考圖15～圖17，圖15為圖16沿切割線CD方向的剖面結(jié)構(gòu)示意圖，圖17為圖16沿切割線AB方向的剖面結(jié)構(gòu)示意圖，在所述浮柵313和控制柵315的遠(yuǎn)離字線312一側(cè)的側(cè)壁上形成第二側(cè)墻316；在所述浮柵313和控制柵315的遠(yuǎn)離字線312一側(cè)的有源區(qū)302內(nèi)形成位線摻雜區(qū)317。所述第二側(cè)墻316為單層或多層堆疊結(jié)構(gòu)，比如所述第二側(cè)墻316可以為氧化硅側(cè)墻和氮化硅側(cè)墻的雙層堆疊結(jié)構(gòu)。所述位線摻雜區(qū)317通過(guò)有角度的離子注入形成，所述位線摻雜區(qū)317與浮柵313具有部分交疊（位線摻雜區(qū)317部分位于浮柵313底部的有源區(qū)302內(nèi)），位線摻雜區(qū)317的寬度（圖17中沿x軸方向的尺寸）等于有源區(qū)302的寬度（圖17中沿x軸方向的尺寸），并且本發(fā)明實(shí)施例的浮柵313的寬度要大于有源區(qū)302的寬度（參考圖17），使得位線摻雜區(qū)317的面積會(huì)小于浮柵313的面積，從而使位線摻雜區(qū)317對(duì)浮柵313的耦合系數(shù)（浮柵與位線摻雜區(qū)之間的電容與浮柵對(duì)外界總電容的比值）減小，位線對(duì)浮柵的耦合系數(shù)越小，在對(duì)浮柵313的數(shù)據(jù)進(jìn)行擦除操作時(shí)，在位線摻雜區(qū)317上施加高電壓對(duì)浮柵的耦合就越小，位線摻雜區(qū)317和浮柵313之間的壓差就越大，就越容易產(chǎn)生FN隧穿而擦除浮柵313內(nèi)的電子。參考圖15，圖15中的結(jié)構(gòu)為電可擦可編程只讀存儲(chǔ)器的一個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元包括：位于有源區(qū)302（或半導(dǎo)體襯底）上的字線312；分別位于字線312的兩側(cè)的有源區(qū)302上浮柵313、位于浮柵313上的控制柵介質(zhì)層314、位于控制柵介質(zhì)層314上的控制柵315；位于浮柵313和控制柵315與字線312之間的隔離氧化層311；位于浮柵313和有源區(qū)302之間的浮柵介質(zhì)層304；分別位于浮柵313和控制柵315遠(yuǎn)離字線312一側(cè)的有源區(qū)302內(nèi)的位線摻雜區(qū)317。參考圖16，電可擦可編程只讀存儲(chǔ)器32中包括若干呈矩陣排布的存儲(chǔ)單元11，為了實(shí)現(xiàn)對(duì)每個(gè)存儲(chǔ)單元11中單個(gè)浮柵313的擦除，本發(fā)明實(shí)施例中，每個(gè)存儲(chǔ)單元11中的兩個(gè)位線摻雜區(qū)分別與不同的位線電連接，每個(gè)位線包括金屬線（317a～317f）、將金屬線（317a～317f）與位線摻雜區(qū)連接的插塞31、以及位線摻雜區(qū)，比如圖16中第一列第一行中的存儲(chǔ)單元11的其中一個(gè)位線摻雜區(qū)通過(guò)一個(gè)插塞31與金屬線317a連接，該存儲(chǔ)單元11的另一個(gè)位線摻雜區(qū)通過(guò)另一個(gè)插塞31與金屬線317b連接，因此，因此在對(duì)存儲(chǔ)單元11中的某一個(gè)浮柵313進(jìn)行擦除操作時(shí)，可以通過(guò)金屬線317a或金屬線317b分別施加電壓到對(duì)應(yīng)的位線摻雜區(qū)，從而實(shí)現(xiàn)對(duì)存儲(chǔ)單元11中對(duì)應(yīng)的浮柵313的擦除。結(jié)合參考圖16和17，本發(fā)明的電可擦可編程只讀存儲(chǔ)器中，每一行（沿x軸方向或第二方向）中控制柵315是連接在一起的，比如圖16中的控制柵315a～315d，每一行（沿x軸方向或第二方向）中的字線312也是連接在一起的，比如圖16中的字線312a～312b。上述方法形成的一種電可擦可編程只讀存儲(chǔ)器，請(qǐng)結(jié)合參考圖15～17，包括：半導(dǎo)體襯底300，位于半導(dǎo)體襯底300內(nèi)具有沿第一方向（y軸方向）排布的若干有源區(qū)302；位于有源區(qū)302上的字線312；分別位于字線312兩側(cè)的有源區(qū)302上的浮柵介質(zhì)層304、位于浮柵介質(zhì)層304上的浮柵313、位于浮柵313上的控制柵介質(zhì)層314、位于控制柵介質(zhì)層314上的控制柵315，所述浮柵313的寬度大于有源區(qū)302的寬度；位于字線312和浮柵313與控制柵315之間的隔離氧化層311；分別位于浮柵313和控制柵315的遠(yuǎn)離字線312一側(cè)的有源區(qū)302內(nèi)的位線摻雜區(qū)317。具體的，所述浮柵313的邊緣與有源區(qū)302邊緣的距離W為0.05～0.25微米，在保證電可擦可編程只讀存儲(chǔ)器具有較高集成度的同時(shí)，使得控制柵對(duì)浮柵的耦合系數(shù)增大，位線摻雜區(qū)對(duì)浮柵的耦合系數(shù)減小，提高了擦除過(guò)程中的穩(wěn)定性和效率。相鄰有源區(qū)302之間的半導(dǎo)體襯底300內(nèi)的還形成有淺溝槽隔離結(jié)構(gòu)301。所述位線摻雜區(qū)317的寬度小于浮柵302的寬度。本發(fā)明還提供了一種上述的電可擦可編程只讀存儲(chǔ)器的擦除（erase）方法，包括：在所述字線上施加零電壓；在字線一側(cè)的控制柵上施加負(fù)電壓，字線另一側(cè)的控制柵上施加零電壓；在施加負(fù)電壓的控制柵一側(cè)的位線摻雜區(qū)上施加正電壓，在施加零電壓的控制柵一側(cè)的位線摻雜區(qū)上施加零電壓；對(duì)施加負(fù)電壓的控制柵底部的浮柵進(jìn)行擦除。所述控制柵上施加的負(fù)電壓的大小為-6～-8伏，所述位線摻雜區(qū)上施加正電壓的大小為3～5伏。具體的，請(qǐng)參考圖18，本發(fā)明實(shí)施例中以擦除圖18中的目標(biāo)浮柵31作為示例，在所述字線312a（目標(biāo)字線，進(jìn)行擦除操作的浮柵對(duì)應(yīng)的字線）上施加零電壓；在字線312a一側(cè)的控制柵315b上施加負(fù)電壓，比如-7伏電壓，字線312a另一側(cè)的控制柵315a上施加零電壓；在施加負(fù)電壓的控制柵315b一側(cè)的位線摻雜區(qū)上施加正電壓（通過(guò)金屬線317d施加），比如4伏電壓，在施加零電壓的控制柵315a一側(cè)的位線摻雜區(qū)上施加零電壓（通過(guò)金屬線317c施加）；對(duì)施加負(fù)電壓的控制柵315b底部的目標(biāo)浮柵31進(jìn)行擦除。在對(duì)目標(biāo)浮柵31進(jìn)行擦除時(shí)，其他的字線（比如字線312a）、其他的控制柵（比如控制柵315c和315d）、其他的位線或金屬線（比如金屬線317a、317b、317e和317f）均施加零電壓或懸空。通過(guò)上述擦除方法，可以實(shí)現(xiàn)電可擦可編程只讀存儲(chǔ)器中的單個(gè)浮柵上的數(shù)據(jù)的擦除，滿足了實(shí)際應(yīng)用的需求。本發(fā)明的電可擦可編程只讀存儲(chǔ)器，由于控制柵對(duì)浮柵的耦合系數(shù)增大，位線摻雜區(qū)對(duì)浮柵的耦合系數(shù)減小，因此在字線、控制柵和位線摻雜區(qū)上施加的電壓較小，在擦除過(guò)程穩(wěn)定性和效率提高的同時(shí)，減小了功耗。本發(fā)明實(shí)施例中，還提供了一種對(duì)上述電可擦可編程只讀存儲(chǔ)器進(jìn)行編程（program）的方法，請(qǐng)參考圖19，以對(duì)目標(biāo)浮柵31進(jìn)行編程作為示例，所述編程方法包括：在所述字線312a上施加第一正電壓，比如1.5伏電壓；在字線312a一側(cè)的控制柵315b上施加第二正電壓，第二正電壓大于第一正電壓，比如7伏電壓，在字線312a另一側(cè)的控制柵315a上施加第三正電壓，所述第三正電壓小于第二正電壓且大于第一正電壓，比如4伏電壓；在施加第二正電壓的控制柵315b一側(cè)的位線摻雜區(qū)上施加第四正電壓（通過(guò)金屬線317d施加），所述第四正電壓大于第一正電壓且小于第二正電壓，比如4伏電壓，在施加第三正電壓的控制柵315a一側(cè)的位線摻雜區(qū)上施加零電壓（通過(guò)金屬線317c施加）；對(duì)施加第二正電壓的控制柵315b底部的目標(biāo)浮柵31進(jìn)行編程。在對(duì)目標(biāo)浮柵31進(jìn)行編程時(shí)，其他的字線（比如字線312a）、其他的控制柵（比如控制柵315c和315d）、其他的位線或金屬線（比如金屬線317a、317b、317e和317f）均施加零電壓或懸空。本發(fā)明實(shí)施例中，還提供了一種對(duì)上述電可擦可編程只讀存儲(chǔ)器進(jìn)行讀?。╮ead）的方法，請(qǐng)參考圖20，以對(duì)目標(biāo)浮柵31進(jìn)行讀取作為示例，所述讀取方法包括：在所述字線312a上施加第一正電壓，比如2.5伏電壓；在字線312a一側(cè)的控制柵315b上施加零電壓，在字線312a另一側(cè)的控制柵315a上施加第二正電壓，所述第二正電壓小于第一正電壓，比如2伏電壓；在施加零電壓的控制柵315b一側(cè)的位線摻雜區(qū)上施加第三正電壓（通過(guò)金屬線317d施加），所述第三正電壓小于第二正電壓，比如1伏電壓，在施加第二正電壓的控制柵315a一側(cè)的位線摻雜區(qū)上施加零電壓（通過(guò)金屬線317c施加）；對(duì)施加零電壓的控制柵315b底部的目標(biāo)浮柵31進(jìn)行讀取。在對(duì)目標(biāo)浮柵31進(jìn)行讀取時(shí)，其他的字線（比如字線312a）、其他的控制柵（比如控制柵315c和315d）、其他的位線或金屬線（比如金屬線317a、317b、317e和317f）均施加零電壓或懸空。雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。