多芯片dip封裝結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明涉及一種多芯片DIP封裝結(jié)構(gòu)，它包括引線框架以及塑封于引線框架外的塑封體（11），引線框架上設(shè)置有七個(gè)引腳，七個(gè)引腳分別為位于引線框架左側(cè)從上至下布置的第一引腳（1）、第二引腳（2）、第三引腳（3）、第四引腳（4）以及位于引線框架右側(cè)從下至上布置的第五引腳（5）、第六引腳（6）、第七引腳（7），引線框架的中部設(shè)置有上下布置的第一基島（9）以及第二基島（10）。本發(fā)明多芯片DIP封裝結(jié)構(gòu)具有能夠消除引腳之間電壓干擾、提高產(chǎn)品散熱效果、提高產(chǎn)品負(fù)載功率、提高產(chǎn)品使用壽命、降低產(chǎn)品生產(chǎn)成本的優(yōu)點(diǎn)。
【專利說明】多芯片DIP封裝結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種多芯片DIP封裝結(jié)構(gòu)，屬于半導(dǎo)體封裝領(lǐng)域。
【背景技術(shù)】
[0002]DIP封裝(Dual In-line Package),也叫雙列直插式封裝技術(shù),是一種最簡單的封裝方式.指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路均采用這種封裝形式，其引腳數(shù)一般不超過100。DIP封裝的芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。
[0003]目前市場上傳統(tǒng)的多芯片DIP封裝結(jié)構(gòu)產(chǎn)品大家為了方便，基本都是采用DIP8(帶有八個(gè)引腳的DIP封裝結(jié)構(gòu))封裝結(jié)構(gòu)。
[0004]如圖1所示為傳統(tǒng)的多芯片DIP封裝結(jié)構(gòu)的俯視圖，圖2為圖1的側(cè)視圖，傳統(tǒng)的多芯片DIP封裝結(jié)構(gòu)包括多芯片集成電路引線框架，引線框架上貼合多芯片，然后進(jìn)行鍵合，最后在外部進(jìn)行塑封料塑封形成塑封體11，圖3為傳統(tǒng)多芯片DIP封裝結(jié)構(gòu)的弓I線框架結(jié)構(gòu)示意圖，引線框架上設(shè)置有八個(gè)引腳，分別為位于引線框架左側(cè)從上至下布置的第一引腳1、第二引腳2、第三引腳3、第四引腳4以及位于引線框架右側(cè)從下至上布置的第五引腳5、第六引腳6、第七引腳7、第八引腳8，引線框架的中部設(shè)置有上下高度約為5:6布置的第一基島9以及第二基島10。
[0005]多芯片產(chǎn)品采用上述的DIP8封裝結(jié)構(gòu)存在一些先天的缺陷，如引腳之間的電壓干擾(第六引腳6、第七引腳7、第八引腳8之間存在電壓干擾)、產(chǎn)品的散熱效果較差、產(chǎn)品負(fù)載功率較小，產(chǎn)品使用壽命較低、產(chǎn)品生產(chǎn)成本較高等。因此有很多客戶對(duì)現(xiàn)有多芯片DIP8封裝結(jié)構(gòu)不滿意。
[0006]因此尋求一種能夠消除引腳之間電壓干擾、提高產(chǎn)品散熱效果、提高產(chǎn)品負(fù)載功率、提高產(chǎn)品使用壽命、降低產(chǎn)品生產(chǎn)成本的多芯片DIP封裝結(jié)構(gòu)尤為重要。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于克服上述不足，提供一種能夠消除引腳之間電壓干擾、提高產(chǎn)品散熱效果、提高產(chǎn)品負(fù)載功率、提高產(chǎn)品使用壽命、降低產(chǎn)品生產(chǎn)成本的多芯片DIP封裝結(jié)構(gòu)。
[0008]本發(fā)明的目的是這樣實(shí)現(xiàn)的:
一種多芯片DIP封裝結(jié)構(gòu)，它包括引線框架以及塑封于引線框架外的塑封體，引線框架上設(shè)置有七個(gè)引腳，七個(gè)引腳分別為位于引線框架左側(cè)從上至下布置的第一引腳、第二引腳、第三引腳、第四引腳以及位于引線框架右側(cè)從下至上布置的第五引腳、第六引腳、第七引腳，引線框架的中部設(shè)置有上下布置的第一基島以及第二基島，第一引腳、第二引腳、第三引腳以及第四引腳于引線框架左側(cè)等分布置，第五引腳、第六引腳以及第七引腳布置于引線框架右側(cè)，第五引腳、第六引腳以及第七引腳的橫向位置分別與第四引腳、第三引腳以及第一引腳對(duì)應(yīng)。[0009]第一引腳、第二引腳、第三引腳以及第四引腳的內(nèi)端向第一基島處延伸，第一引腳、第二引腳、第三引腳的內(nèi)端從上至下布置于第一基島的左側(cè)，第四引腳的內(nèi)端延伸至第二基島的左側(cè)上端。
[0010]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:
本發(fā)明多芯片DIP封裝結(jié)構(gòu)具有能夠消除引腳之間電壓干擾、提高產(chǎn)品散熱效果、提聞廣品負(fù)載功率、提聞廣品使用壽命、降低廣品生廣成本的優(yōu)點(diǎn)。
【專利附圖】

【附圖說明】
[0011]圖1為傳統(tǒng)多芯片DIP封裝結(jié)構(gòu)的俯視圖。
[0012]圖2為圖1的側(cè)視圖。
[0013]圖3為傳統(tǒng)多芯片DIP封裝結(jié)構(gòu)的引線框架結(jié)構(gòu)示意圖。
[0014]圖4為本發(fā)明多芯片DIP封裝結(jié)構(gòu)的俯視圖。
[0015]圖5為本發(fā)明多芯片DIP封裝結(jié)構(gòu)的引線框架結(jié)構(gòu)示意圖。
[0016]圖6為實(shí)施例1的DIP8封裝結(jié)構(gòu)裝片鍵合配線圖。
[0017]圖7為實(shí)施例1的DIP7封裝結(jié)構(gòu)裝片鍵合配線圖。
[0018]圖8為實(shí)施例2的DIP8封裝結(jié)構(gòu)裝片鍵合配線圖。
[0019]圖9為實(shí)施例2的DIP7封裝結(jié)構(gòu)裝片鍵合配線圖。
[0020]圖10為實(shí)施例3的DIP8封裝結(jié)構(gòu)裝片鍵合配線圖。
[0021]圖11為實(shí)施例3的DIP7封裝結(jié)構(gòu)裝片鍵合配線圖。
[0022]其中:
第一引腳I 第二引腳2 第三引腳3 第四引腳4 第五引腳5 第六引腳6 第七引腳7 第八引腳8 第一基島9 第二基島10 塑封體11。
【具體實(shí)施方式】
[0023]參見圖4和圖5，本發(fā)明涉及的一種多芯片DIP封裝結(jié)構(gòu)，它包括引線框架以及塑封于引線框架外的塑封體11，引線框架上設(shè)置有七個(gè)引腳，分別為位于引線框架左側(cè)從上至下布置的第一引腳1、第二引腳2、第三引腳3、第四引腳4以及位于引線框架右側(cè)從下至上布置的第五引腳5、第六引腳6、第七引腳7，引線框架的中部設(shè)置有上下高度約為4:7布置的第一基島9以及第二基島10。第一基島9以及第二基島10上貼合多芯片，多芯片與引腳鍵合，引線框架外部進(jìn)行塑封料塑封形成塑封體11，外引腳進(jìn)行DIP形式彎折形成多芯片DIP封裝結(jié)構(gòu)。第一引腳1、第二引腳2、第三引腳3以及第四引腳4于引線框架左側(cè)等分布置，第五引腳5、第六引腳6以及第七引腳7布置于引線框架右側(cè)，第五引腳5、第六引腳6以及第七引腳7的橫向位置分別與第四引腳4、第三引腳3以及第一引腳I對(duì)應(yīng)，第一引腳1、第二引腳2、第三引腳3以及第四引腳4的內(nèi)端向第一基島9處延伸，使得第一引腳
1、第二引腳2、第三引腳3的內(nèi)端從上至下布置于第一基島9的左側(cè)，第四引腳4的內(nèi)端延伸至第二基島10的左側(cè)上端。由于本發(fā)明設(shè)置有七個(gè)引腳，我們可以稱本發(fā)明多芯片DIP封裝結(jié)構(gòu)為DIP7封裝結(jié)構(gòu)。
[0024]實(shí)施例:
實(shí)施例1的DIP8封裝結(jié)構(gòu)以及DIP7封裝結(jié)構(gòu)裝片鍵合配線圖見圖6以及圖7。
[0025]實(shí)施例2的DIP8封裝結(jié)構(gòu)以及DIP7封裝結(jié)構(gòu)裝片鍵合配線圖見圖8以及圖9。
[0026]實(shí)施例3的DIP8封裝結(jié)構(gòu)以及DIP7封裝結(jié)構(gòu)裝片鍵合配線圖見圖10以及圖11。
【權(quán)利要求】
1.一種多芯片DIP封裝結(jié)構(gòu)，它包括引線框架以及塑封于引線框架外的塑封體(11)，引線框架上設(shè)置有七個(gè)引腳，七個(gè)引腳分別為位于引線框架左側(cè)從上至下布置的第一引腳(I)、第二引腳(2)、第三引腳(3)、第四引腳(4)以及位于引線框架右側(cè)從下至上布置的第五引腳(5)、第六引腳(6)、第七引腳(7)，引線框架的中部設(shè)置有上下布置的第一基島(9)以及第二基島(10)，第一引腳(I)、第二引腳(2)、第三引腳(3)以及第四引腳(4)于引線框架左側(cè)等分布置，第五引腳(5)、第六引腳(6)以及第七引腳(7)布置于引線框架右側(cè)，第五引腳(5)、第六引腳(6)以及第七引腳(7)的橫向位置分別與第四引腳(4)、第三引腳(3)以及第一引腳(I)對(duì)應(yīng)。
2.根據(jù)權(quán)利要求1所述的一種多芯片DIP封裝結(jié)構(gòu)，其特征在于第一引腳(I)、第二引腳(2)、第三引腳(3)以及第四引腳(4)的內(nèi)端向第一基島(9)處延伸，第一引腳(I)、第二引腳(2)、第三引腳(3)的內(nèi)端從上至下布置于第一基島(9)的左側(cè)，第四引腳(4)的內(nèi)端延伸至第二基島(10)的左側(cè)上端。
【文檔編號(hào)】H01L23/495GK103811456SQ201410054108
【公開日】2014年5月21日 申請(qǐng)日期:2014年2月18日 優(yōu)先權(quán)日:2014年2月18日
【發(fā)明者】全慶霄, 王輝, 汪本祥 申請(qǐng)人:江陰蘇陽電子股份有限公司