具有部分硅化的字線的垂直nand裝置及其制造方法
【專利摘要】一種三維存儲(chǔ)裝置，包括襯底(100)和半導(dǎo)體溝道(151)。該半導(dǎo)體溝道的至少一個(gè)端部基本上垂直于該襯底的主表面延伸。該裝置還包括設(shè)置(102)為鄰近半導(dǎo)體溝道的至少一個(gè)電荷存儲(chǔ)區(qū)域(114)和具有條狀、基本上平行于該襯底的該主表面延伸的多個(gè)控制柵極電極。該多個(gè)控制柵極電極至少包括位于第一裝置層級(jí)中的第一控制柵極電極和位于第二裝置層級(jí)中的第二控制柵極電極。該多個(gè)控制柵極電極的每一個(gè)包括基本上無硅化物的第一邊緣表面(102D)，該第一邊緣表面面對(duì)該半導(dǎo)體溝道和該至少一個(gè)電荷存儲(chǔ)區(qū)域，硅化物(128)，位于該控制柵極電極的其余表面上?？刂茤艠O電極之間設(shè)置有空氣間隙。
【專利說明】具有部分硅化的字線的垂直NAND裝置及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及半導(dǎo)體裝置領(lǐng)域，具體而言涉及三維垂直NAND串和其它三維裝置及其制造方法。

【背景技術(shù)】
[0002]三維垂直NAND串公開在T.Endoh, et.al.的文章中，標(biāo)題為Novel Ultra HighDensity Memory With A Stacked-Surrounding Gate Transistor (S-SGT) StructuredCell, IEDM Proc.(2001)33-36。然而，該NAND串每個(gè)單元僅提供一個(gè)位。而且，NAND串的有源區(qū)域通過相對(duì)困難且耗時(shí)的工藝形成，其涉及重復(fù)地形成間隔壁且蝕刻襯底的一部分，導(dǎo)致大致的圓錐有源區(qū)域形狀。


【發(fā)明內(nèi)容】

[0003]一實(shí)施例涉及三維存儲(chǔ)裝置，包括襯底和半導(dǎo)體溝道。半導(dǎo)體溝道的至少一個(gè)端部基本上垂直于襯底的主表面延伸。該裝置還包括設(shè)置為鄰近半導(dǎo)體溝道的至少一個(gè)電荷存儲(chǔ)區(qū)域和具有條形形狀基本上平行于襯底的主表面延伸的多個(gè)控制柵極電極。多個(gè)控制柵極電極至少包括位于第一裝置層級(jí)的第一控制柵極電極和位于第二裝置層級(jí)的第二控制柵極電極，第二裝置層級(jí)位于襯底的主表面之上且在第一裝置層級(jí)之下。多個(gè)控制柵極電極的每一個(gè)包括基本上無硅化物的第一邊緣表面，所述第一邊緣表面面對(duì)半導(dǎo)體溝道和至少一個(gè)電荷存儲(chǔ)區(qū)域，以及位于控制柵極電極的其余表面上的硅化物。
[0004]另一個(gè)實(shí)施例涉及制造三維存儲(chǔ)裝置的方法。該方法包括提供多個(gè)柱，其基本上垂直于襯底的主表面延伸，其中每個(gè)柱包括具有半導(dǎo)體溝道的芯、具有隧道電介質(zhì)的第一外殼、具有電荷存儲(chǔ)材料的第二外殼和具有阻擋電介質(zhì)的第三外殼。每個(gè)柱由襯底的主表面之上的第一材料和第二材料的交替層堆疊圍繞。第一材料包括IV族半導(dǎo)體控制柵極材料。第二材料包括犧牲材料，并且該堆疊包括分開第一柱和第二柱的至少一個(gè)溝槽。該方法還包括去除犧牲材料層以在半導(dǎo)體控制柵極材料各層之間形成空氣間隙，并且在半導(dǎo)體控制柵極材料層通過去除犧牲層暴露的表面上形成硅化物。

【專利附圖】

【附圖說明】
[0005]圖1A是示出在制造根據(jù)一實(shí)施例的三維存儲(chǔ)裝置的方法中一個(gè)步驟的示意性側(cè)視截面圖。
[0006]圖1B是示出在制造根據(jù)一實(shí)施例的三維存儲(chǔ)裝置的方法中另一個(gè)步驟的示意性側(cè)視截面圖。
[0007]圖1C是示出在制造根據(jù)一實(shí)施例的三維存儲(chǔ)裝置的方法中另一個(gè)步驟的示意性側(cè)視截面圖。
[0008]圖1D是示出在制造根據(jù)一實(shí)施例的三維存儲(chǔ)裝置的方法中另一個(gè)步驟的示意性側(cè)視截面圖。
[0009]圖1E是示出在制造根據(jù)一實(shí)施例的三維存儲(chǔ)裝置的方法中另一個(gè)步驟的示意性側(cè)視截面圖。
[0010]圖1F是示出在制造根據(jù)一實(shí)施例的三維存儲(chǔ)裝置的方法中另一個(gè)步驟的示意性側(cè)視截面圖。
[0011]圖2是根據(jù)一實(shí)施例的存儲(chǔ)裝置的平面圖。還示出了圖1的方法中所用的支撐掩模樣式。
[0012]圖3A是根據(jù)一實(shí)施例的垂直NAND串的側(cè)視截面圖。
[0013]圖3B是根據(jù)另一個(gè)實(shí)施例的另一個(gè)垂直NAND串的側(cè)視截面圖。
[0014]圖4是根據(jù)一實(shí)施例的存儲(chǔ)裝置的平面圖。

【具體實(shí)施方式】
[0015]實(shí)施例包括單片三維NAND串和制造三維NAND串的方法。在一實(shí)施例中，NAND串可形成有單一垂直溝道。在一個(gè)方面中，垂直溝道具有實(shí)心桿形狀。在該方面中，整個(gè)溝道包括半導(dǎo)體材料。在另一個(gè)方面中，垂直溝道具有空心圓筒形狀。在該方面中，垂直溝道包括非半導(dǎo)體芯，由半導(dǎo)體溝道外殼圍繞。芯可不填充或者可填充有絕緣材料，例如氧化硅或氮化硅?？商鎿Q地，NAND串可具有U形狀(也稱為管狀)，其兩個(gè)垂直溝道翼部分用連接翼部的水平溝道連接。在一個(gè)方面中，U狀或管狀溝道可為實(shí)心的,如實(shí)心桿狀垂直溝道NAND。在另一個(gè)方面中,U狀或管狀溝道可為空心筒形狀,如空心筒管狀垂直溝道NAND。U-狀管溝道可被填充的或不填充的。制造兩個(gè)單一垂直溝道和U狀NAND串的分開前后側(cè)的方法教導(dǎo)于共同在審美國(guó)專利申請(qǐng)系列號(hào)N0.12/827，947中，以引用方式全文結(jié)合于本文，用于教導(dǎo)分開前側(cè)和后側(cè)的工藝方法。制造兩個(gè)單一垂直溝道和U狀NAND串的結(jié)合前后側(cè)的方法教導(dǎo)于共同在審美國(guó)專利申請(qǐng)系列號(hào)N0.13/083，775中，以引用方式全文結(jié)合于本文，用于教導(dǎo)組合前側(cè)和后側(cè)的工藝方法。
[0016]垂直溝道位成本可擴(kuò)展(Bit Cost Scalable, BiCS)NAND存儲(chǔ)器和U-狀(即管狀)BiCS (p-BiCS)被開發(fā)來用于超高密度存儲(chǔ)裝置。
[0017]然而，早期的BiCS和p-BiCS 3D NAND架構(gòu)遭受相對(duì)高的控制柵極/字線電阻和電容。這些電阻和電容降低了單元效率且增大了存儲(chǔ)裝置的功耗。
[0018]發(fā)明人已經(jīng)發(fā)現(xiàn)，BiCS和p-BiCS工藝的改造使得可以改善控制柵極/字線的硅化?？刂茤艠O/字線的硅化降低了控制柵極/字線的電阻，導(dǎo)致裝置功耗的降低并且提供單元效率的增加。BiCS和p-BiCS的另外改造方法包括在相鄰裝置層級(jí)中的控制柵極/字線的空間間隙(即在垂直分隔控制柵極之間的空氣間隙)降低控制柵極/字線之間的電容。這也導(dǎo)致裝置功耗上的降低并且提高單元效率。
[0019]如本文所用，術(shù)語“控制柵極”和“字線”是指相同的導(dǎo)電實(shí)體。控制柵極可看作字線的一部分，其設(shè)置為鄰近且控制NAND單元陣列中的一個(gè)NAND單元。字線控制陣列中的多個(gè)NAND單元。因此，字線可看作是導(dǎo)電實(shí)體連接控制柵極的一部分。然而，應(yīng)理解，字線及其控制柵極部分可在相同的步驟中形成，并且可包括一個(gè)或多個(gè)導(dǎo)電層，如下面所描述。
[0020]圖1A-1F示出了根據(jù)本發(fā)明一實(shí)施例的制造三維存儲(chǔ)裝置(例如，垂直NAND串)的方法。在該實(shí)施例中，襯底100提供有第一材料層102和第二材料層104的交替層堆疊，其形成在襯底100的主表面10a之上。[0021 ] 襯底100可為本領(lǐng)域中已知的任何半導(dǎo)體襯底，諸如單晶硅、諸如硅-鍺或硅-鍺-碳的IV-1V族化合物、II1-V族化合物、I1-VI族化合物、在這樣襯底上的外延層、或者任何其它半導(dǎo)體或非半導(dǎo)體材料，諸如氧化硅、玻璃、塑料、金屬或陶瓷襯底。襯底100可包括制作于其上的集成電路，例如用于存儲(chǔ)裝置的驅(qū)動(dòng)電路。
[0022]層102和104可通過適當(dāng)?shù)某练e方法沉積在襯底100之上，諸如濺射、化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、分子束外延(MBE)法等。優(yōu)選地，第一材料層102適合于用作控制柵極。適當(dāng)?shù)牟牧习ǖ幌抻?重?fù)诫sIV族半導(dǎo)體，諸如硅(例如，多晶硅)、硅鍺、碳化硅等。半導(dǎo)體可為P-型或η-型摻雜的，并且具有117CnT3和121CnT3之間的摻雜濃度。
[0023]第二材料層104包括犧牲材料?？刹捎门c第一材料相比可選擇性蝕刻的任何犧牲材料。例如，如果第一材料層102是P-摻雜多晶硅，則犧牲材料104可為本征多晶硅(即摻雜濃度在116CnT3以下)?？商鎿Q地，第二材料層104可包括金屬或絕緣材料(例如，氧化硅、氮化硅等)，其相對(duì)于第一材料層102可被選擇性地蝕刻。該堆疊可覆蓋有絕緣材料106的頂層，絕緣材料106諸如為氧化硅或氮化硅。
[0024]在沉積層102和104后，該堆疊可蝕刻為形成存儲(chǔ)器孔108和狹縫溝槽110。狹縫溝槽110可填充有犧牲材料110Α，諸如氮化硅或可相對(duì)于層102和104的材料可被選擇性蝕刻的其它材料，而存儲(chǔ)器單元形成在存儲(chǔ)器孔108中。例如，狹縫溝槽110可首先采用光刻和蝕刻形成，然后溝槽110可填充有犧牲材料110Α，接下來采用另外的光刻和蝕刻步驟形成存儲(chǔ)器孔108。
[0025]在一實(shí)施例中，存儲(chǔ)器單元150(例如，垂直NAND串)可用存儲(chǔ)膜的一系列共形沉積步驟和存儲(chǔ)器單元150的溝道柱部分151形成在存儲(chǔ)器孔108中，如圖1B所示。共形沉積技術(shù)包括但不限于原子層沉積(ALD)和化學(xué)氣相沉積(CVD)。
[0026]例如，如圖2所示，阻擋電介質(zhì)層112可首先共形地沉積在存儲(chǔ)器孔108中。接下來，電荷存儲(chǔ)材料層114可共形地沉積在存儲(chǔ)器孔108中的阻擋電介質(zhì)層112上。然后，隧道電介質(zhì)層116可共形地沉積在存儲(chǔ)器孔108中的電荷存儲(chǔ)材料114上。然后，存儲(chǔ)器孔108的中心部分可填充有半導(dǎo)體溝道材料118，諸如多晶硅。
[0027]溝道材料118可包括輕摻雜P-型或η-型(即摻雜在117CnT3以下)半導(dǎo)體材料(例如，多晶硅)。η-溝道裝置是優(yōu)選的，因?yàn)樗菀着cη+結(jié)(即源極和漏極η+摻雜區(qū)域，摻雜濃度在117CnT3和121CnT3之間，位于每個(gè)溝道的相對(duì)端)連接。然而，也可采用P-溝道裝置。也可采用其它的半導(dǎo)體材料(例如，SiGe, SiC, Ge、II1-V、I1-VI族化合物等)。
[0028]阻擋電介質(zhì)112可包括通過共形原子層沉積(ALD)或化學(xué)氣相沉積(CVD)沉積的氧化硅層。其它的高k介電材料，例如氧化鉿，可用于替代氧化硅或者與氧化硅一起使用。電介質(zhì)112的厚度可為6至20nm。電荷存儲(chǔ)區(qū)域114可包括通過任何適當(dāng)方法沉積的氮化硅層，例如ALD、CVD等，并且厚度為2至20nm。隧道電介質(zhì)116可包括氧化硅或其它合適材料的相對(duì)薄的絕緣層(例如，4至1nm厚)，其它合適材料諸如為氧氮化物、氧化物和氮化物多層堆疊，或者通過任何適當(dāng)方法(例如，ALD、CVD)沉積的高k電介質(zhì)。
[0029]共形沉積的結(jié)果是形成存儲(chǔ)器單元150的柱151，其基本上垂直于襯底的主表面。每個(gè)存儲(chǔ)器單元柱151包括半導(dǎo)體溝道芯118、隧道電介質(zhì)的第一外殼116、電荷存儲(chǔ)材料的第二外殼114和阻擋電介質(zhì)的第三外殼112。阻擋介電層、電荷存儲(chǔ)材料(即電荷捕獲層)和隧道介電層基本上垂直于襯底100的主表面IlOA在半導(dǎo)體溝道118和多個(gè)控制柵極電極102之間延伸。
[0030]在一實(shí)施例中，控制柵極層102的表面102D直接物理地接觸阻擋介電層112，如圖1F和2所示。
[0031]在可替換實(shí)施例中，半導(dǎo)體溝道芯118可包括由半導(dǎo)體材料的外殼圍繞的絕緣材料的內(nèi)芯。在可替換構(gòu)造中，電荷存儲(chǔ)材料114可由多層復(fù)合物形成，諸如氧化物-氮化物-氧化物(ONO)多層，和/或阻擋電介質(zhì)112可包括三層ONO電介質(zhì)，從而存儲(chǔ)膜包括ONO(I12)-N(I14)-0(116)。
[0032]如圖1C所示，然后，絕緣材料106的頂層蝕刻為暴露出在半導(dǎo)體材料124的頂層中的開口 122以形成上選擇柵極123。在一實(shí)施例中，存儲(chǔ)器單元150用垂直柱溝道118構(gòu)成，并且上選擇柵極123是漏極選擇柵極。在該構(gòu)造中，源極選擇柵極125形成在垂直溝道的相對(duì)(襯底)端，如圖3所示。作為選擇，存儲(chǔ)器單元150用U狀溝道118構(gòu)成，并且選擇柵極包括位于U狀溝道118的每個(gè)翼部118A的上端的對(duì)應(yīng)的漏極選擇柵極和源極選擇柵極123、125。翼部118A由位于襯底100之中或上的水平溝道118B連接。
[0033]在一實(shí)施例中，在形成開口 122后，支撐掩模126可沉積在絕緣材料106的頂層之上。在去除犧牲材料層IlOA進(jìn)而去除104后，支撐掩模126對(duì)存儲(chǔ)裝置提供支撐。支撐掩模126可由任何適當(dāng)?shù)牟牧现圃?，諸如氧化物或氮化物硬掩模材料。如圖2所示，掩模126可為網(wǎng)狀掩模，其包括亮的或敞開的間隙部分126A，間隙部分126A由暗或?qū)嵭木W(wǎng)支撐部分126B圍繞。
[0034]在接下來的步驟中，如圖1E所示，去除狹縫溝槽110中的犧牲材料110A。該去除通過掩模126中的間隙126A選擇性蝕刻(例如，濕蝕刻)溝槽110中的犧牲材料IlOA而不蝕刻裝置中的其它材料或?qū)佣鴮?shí)現(xiàn)。去除溝槽110中的材料IlOA暴露出堆疊中的犧牲材料層104的側(cè)邊緣。
[0035]然后，犧牲材料層104可通過狹縫溝槽110選擇性蝕刻(例如，濕蝕刻)去除，如圖1F所示。這導(dǎo)致暴露的控制柵極102材料的平頂，其由存儲(chǔ)器單元柱151支撐。支撐掩模126對(duì)存儲(chǔ)器單元柱151提供附加支撐?？刂茤艠O102在垂直方向上由其中事先設(shè)置了犧牲材料層104的空氣間隙104A分隔，并且在水平方向上由狹縫溝槽110分隔。
[0036]在形成空氣間隙104A后，控制柵極102的暴露表面被硅化，以在多晶硅控制柵極102的暴露表面上形成娃化物層128。娃化物層128可這樣形成:在暴露的控制柵極多晶娃材料上共形沉積金屬薄層，例如鎢、鈷、鎳或鈦，或者兩個(gè)以上這些材料的組合，并且加熱裝置以使金屬薄層與控制柵極材料反應(yīng)。金屬層可通過掩模126中的間隙126A且通過溝槽110和空氣間隙104A形成。硅化物層128形成在暴露的控制柵極102的上表面102A和下表面102B上以及在控制柵極102與面102D相對(duì)的暴露面102C上，面102D接觸存儲(chǔ)裝置150的電荷存儲(chǔ)區(qū)域112?？刂茤艠O102的上表面102A和下表面102B設(shè)置為基本上平行于襯底100的主表面100A，而控制柵極102的邊緣表面或面102CU02D設(shè)置為基本上垂直于襯底100的主表面100A。硅化物層128也形成在溝槽122中暴露的選擇柵極123、125的側(cè)壁上。
[0037]在完成的裝置中，每個(gè)存儲(chǔ)器單元包括源極電極130和漏極電極132。制造源極電極130和漏極電極132的方法描述在共同在審美國(guó)專利申請(qǐng)序列號(hào)N0.12/827, 947和N0.13/083, 775中，以引用方式結(jié)合于本文。在圖3A所示的柱溝道構(gòu)造中，漏極電極130可形成在垂直存儲(chǔ)器柱151的頂部，并且源極電極132可形成在襯底100中。在圖3B所示的U-狀溝道構(gòu)造中，源極和漏極電極132、130 二者可形成為接觸垂直存儲(chǔ)器柱(一個(gè)或多個(gè))151的翼部118A的頂部上的源極和漏極區(qū)域。
[0038]如圖2和4所示，裝置層級(jí)中相鄰存儲(chǔ)器單元150中的控制柵極102可彼此連接成條134。連接到給定字線的條134可為梳子形狀或指狀，并且連接到相鄰字線的條可相互交錯(cuò)，如圖2所示。如上所述，條134和各控制柵極102可看成字線的部分而不是離散的元件。
[0039]在圖2所示的實(shí)施例中，控制柵極條134圍繞單行存儲(chǔ)器單元150的柱151?？商鎿Q地，如圖4所示，每個(gè)控制柵極102條134可圍繞相鄰NAND串(即存儲(chǔ)器單元)150的兩行柱151 (即翼部118A)。
[0040]在圖3B的U狀溝道構(gòu)造中，U-狀溝道118的水平溝道部分118B連接狹縫溝槽110下的相鄰溝道翼部118A，如圖3B和4所示。因此，U-狀溝道118的水平部分118B基本上垂直于控制柵極102的條134的延長(zhǎng)方向延伸。相鄰存儲(chǔ)器單元的漏極選擇柵極123可通過源極線彼此連接，而相鄰存儲(chǔ)器單元的源極選擇柵極125可通過位線(未示出)彼此連接。盡管U-狀NAND串150示出為控制柵極條134圍繞圖4的兩行柱151構(gòu)造，但是應(yīng)理解，U-狀NAND串150也可采用控制柵極條134圍繞圖2的一行柱151構(gòu)造。
[0041]圖4示出了位于相同裝置層級(jí)的三個(gè)控制柵極條134A、134B和134C?？刂茤艠O條134B位于條134A和134C之間?？刂茤艠O條134A和134C電連接到相同的字線WL，而控制柵極條134B電連接到不同的字線(未示出)，從而條134B在相同的裝置層級(jí)中在條134A和134C之間相互交錯(cuò)。條134A、134B和134C由空氣間隙溝槽110彼此分隔。NAND串150 (由虛線示出)的半導(dǎo)體溝道118的第一翼部118A延伸通過條134C(以及位于條134C之上和之下的其它條，例如圖1F中所示的條134D)且由其圍繞。半導(dǎo)體溝道118的第二翼部118A延伸通過條134B(以及位于條134B之上和之下的其它條，例如圖1F中所示的條134E)且由其圍繞。半導(dǎo)體溝道118的連接部分118B(以虛線示出)位于分開條的空氣間隙溝槽110之下。
[0042]盡管前述涉及特別優(yōu)選的實(shí)施例，但是應(yīng)理解本發(fā)明不限于此。本領(lǐng)域的普通技術(shù)人員可對(duì)所公開實(shí)施例進(jìn)行各種修改，并且這樣的修改旨在包含于本發(fā)明的范圍內(nèi)。本文引用的所有出版物、專利申請(qǐng)和專利通過引用全文結(jié)合于此。
【權(quán)利要求】
1.一種三維存儲(chǔ)裝置，包括: 襯底； 半導(dǎo)體溝道，該半導(dǎo)體溝道的至少一個(gè)端部基本上垂直于該襯底的主表面延伸； 至少一個(gè)電荷存儲(chǔ)區(qū)域，設(shè)置為鄰近半導(dǎo)體溝道；以及 多個(gè)控制柵極電極，具有條形形狀，基本上平行于該襯底的該主表面延伸，其中該多個(gè)控制柵極電極至少包括位于第一裝置層級(jí)中的第一控制柵極電極和位于第二裝置層級(jí)中的第二控制柵極電極，該第二裝置層級(jí)位于該襯底的該主表面之上且在該第一裝置層級(jí)之下； 其中每一個(gè)該多個(gè)控制柵極電極包括: 第一邊緣表面，其基本上無硅化物； 該第一邊緣表面面對(duì)該半導(dǎo)體溝道和該至少一個(gè)電荷存儲(chǔ)區(qū)域；以及 硅化物，位于該控制柵極電極的其余表面上。
2.如權(quán)利要求1所述的裝置，其中該裝置包括NAND串。
3.如權(quán)利要求2所述的裝置，其中每一個(gè)該多個(gè)控制柵極電極包括多晶硅柵極電極，在該多晶硅柵極電極的上表面和下表面上以及不接觸所述至少一個(gè)電荷存儲(chǔ)區(qū)域的該多晶硅柵極電極的至少一個(gè)第二邊緣表面上具有金屬硅化物。
4.如權(quán)利要求3所述的裝置，其中， 該第一邊緣表面包括接觸所述至少一個(gè)電荷存儲(chǔ)區(qū)域的該多晶硅柵極電極的邊緣表面； 該多晶硅柵極電極的該第一邊緣表面和該至少一個(gè)第二邊緣表面設(shè)置為基本上垂直于該襯底的該主表面；并且該上表面和該下表面設(shè)置為基本上平行于該襯底的該主表面。
5.如權(quán)利要求4所述的裝置，其中該至少一個(gè)電荷存儲(chǔ)區(qū)域包括阻擋介電層、電荷捕獲層和隧道介電層，在該半導(dǎo)體溝道和該多個(gè)控制柵極電極之間基本上垂直于該襯底的該主表面延伸。
6.如權(quán)利要求5所述的裝置，其中該多晶硅柵極電極的該第一表面包括直接物理地接觸該阻擋介電層的多晶硅表面。
7.如權(quán)利要求1所述的裝置，其中該硅化物包括T1、N1、Co、Mo或其組合的硅化物。
8.如權(quán)利要求1所述的裝置，其中該半導(dǎo)體溝道具有U-狀側(cè)視截面，其中該U-狀半導(dǎo)體溝道的基本上垂直于該襯底的主表面延伸的兩個(gè)翼部由基本上平行于該襯底的主表面延伸的連接部分連接。
9.如權(quán)利要求8所述的裝置，還包括: 源極或漏極電極中的一個(gè)，從上面接觸該半導(dǎo)體溝道的第一翼部； 源極或漏極電極中的另一個(gè)，從上面接觸該半導(dǎo)體溝道的第二翼部； 第一選擇柵極電極，位于該源極或漏極電極中的所述一個(gè)之下、鄰近該半導(dǎo)體溝道的該第一翼部；以及 第二選擇柵極電極，位于該源極或漏極電極中的所述另一個(gè)之下、鄰近該半導(dǎo)體溝道的該第二翼部。
10.如權(quán)利要求8所述的裝置，還包括位于該第一裝置層級(jí)中的第三和第四控制柵極電極，其中該第三控制柵極電極位于該第一裝置層級(jí)中的該第一控制柵極電極和該第四控制柵極電極之間。
11.如權(quán)利要求10所述的裝置，其中， 該第一控制柵極電極和該第四控制柵極電極電連接到第一字線； 該第三控制柵極電極電連接到與該第一字線不同的第二字線，從而該第三控制柵極電極在該第一裝置層級(jí)中的該第一控制柵極電極和第三控制柵極電極之間相互交錯(cuò)； 該第一、第三和第四控制柵極電極由空氣間隙溝槽彼此分隔； 該半導(dǎo)體溝道的該第一翼部延伸通過該第一控制柵極電極和該第二控制柵極電極且由它們圍繞； 該半導(dǎo)體溝道的該第二翼部延伸通過該第三控制柵極電極且由其圍繞；并且該半導(dǎo)體溝道的該連接部分位于分開該第一控制柵極電極與該第三控制柵極電極的空氣間隙溝槽之下。
12.如權(quán)利要求1所述的裝置，其中， 該半導(dǎo)體溝道具有柱狀，從上面看具有實(shí)心或空心的圓形橫截面；并且 該整個(gè)柱狀半導(dǎo)體溝道基本上垂直于該襯底的該主表面延伸。
13.如權(quán)利要求12所述的裝置，還包括: 源極或漏極電極中的一個(gè)，其從上面接觸該柱狀半導(dǎo)體溝道； 源極或漏極電極中的另一個(gè)，其從下面接觸該柱狀半導(dǎo)體溝道； 第一選擇柵極電極，位于該源極或漏極電極中的該一個(gè)之下、鄰近該半導(dǎo)體溝道的頂部；以及 第二選擇柵極電極，位于該源極或漏極電極中的該另一個(gè)之上、鄰近該半導(dǎo)體溝道的底部。
14.如權(quán)利要求1所述的裝置，其中該第一控制柵極電極位于該第一裝置層級(jí)中，直接在位于該第二裝置層級(jí)中的該第二控制柵極電極之上，并且該第一柵極電極與該第二柵極電極由空氣間隙分隔。
15.一種制造三維存儲(chǔ)裝置的方法，包括: 提供基本上垂直于該襯底的主表面延伸的多個(gè)柱，每個(gè)柱包括芯、第一外殼、第二外殼和第三外殼，該芯包括半導(dǎo)體溝道，該第一外殼包括隧道電介質(zhì)，該第二外殼包括電荷存儲(chǔ)材料，該第三外殼包括阻擋電介質(zhì)； 其中， 每個(gè)柱由該襯底的該主表面之上的第一材料和第二材料的交替層的堆疊圍繞； 該第一材料包括IV族半導(dǎo)體控制柵極材料； 該第二材料包括犧牲材料；并且 該堆疊包括分隔第一柱與第二柱的至少一個(gè)溝槽； 去除該犧牲材料層以在該半導(dǎo)體控制柵極材料層之間形成空氣間隙；并且 在該半導(dǎo)體控制柵極材料層通過去除該犧牲材料暴露的表面上形成硅化物。
16.如權(quán)利要求15所述的方法，其中形成該硅化物的步驟包括在該半導(dǎo)體控制柵極材料層通過去除該犧牲材料暴露的表面上形成金屬層以及退火該金屬層以使該金屬層與該半導(dǎo)體控制柵極材料反應(yīng)而形成該硅化物。
17.如權(quán)利要求16所述的方法，其中該半導(dǎo)體控制柵極材料層接觸該多個(gè)柱的至少一個(gè)柱的第一邊緣表面基本上沒有硅化物，并且該硅化物位于該半導(dǎo)體控制柵極材料層的其余表面上。
18.如權(quán)利要求17所述的方法，其中， 該裝置包括NAND串； 該半導(dǎo)體控制柵極材料層的每一層包括多晶硅柵極電極，該多晶硅柵極電極在該多晶硅柵極電極不接觸該阻擋電介質(zhì)的上表面和下表面以及在至少一個(gè)第二邊緣表面上具有金屬娃化物； 該第一邊緣表面包括該多晶硅柵極電極直接物理地接觸該阻擋電介質(zhì)的邊緣表面；該多晶硅柵極電極的該第一邊緣表面和該至少一個(gè)第二邊緣表面設(shè)置為基本上垂直于該襯底的該主表面；該上表面和該下表面設(shè)置為基本上平行于該襯底的該主表面；并且該硅化物包括T1、N1、Co、Mo或者其組合的硅化物。
19.如權(quán)利要求18所述的方法，其中該半導(dǎo)體溝道具有U-狀側(cè)視截面，其中該U-狀半導(dǎo)體溝道基本上垂直于該襯底的該主表面延伸的兩個(gè)翼部由基本上平行于該襯底的該主表面延伸的連接部分連接。
20.如權(quán)利要求19所述的方法，還包括: 形成源極或漏極電極中的一個(gè)，使其從上面接觸該半導(dǎo)體溝道的該第一翼部； 形成源極或漏極電極中的另一個(gè)，使其從上面接觸該半導(dǎo)體溝道的該第二翼部； 形成第一選擇柵極電極，其位于該源極或漏極電極中的該一個(gè)之下、鄰近該半導(dǎo)體溝道的該第一翼部；以及 形成第二選擇柵極電極，其位于該源極或漏極電極中的該另一個(gè)之下、鄰近該半導(dǎo)體溝道的該第二翼部。
21.如權(quán)利要求18所述的方法，其中， 該半導(dǎo)體溝道具有柱狀，從上面看具有實(shí)心或空心的圓形橫截面；并且 該整個(gè)柱狀半導(dǎo)體溝道基本上垂直于該襯底的該主表面延伸。
22.如權(quán)利要求21所述的方法，還包括: 形成源極或漏極電極中的一個(gè)，使其從上面接觸該柱狀半導(dǎo)體溝道； 形成源極或漏極電極中的另一個(gè)，使其從下面接觸該柱狀半導(dǎo)體溝道； 形成第一選擇柵極電極，其位于該源極或漏極電極中的該一個(gè)之下、鄰近該半導(dǎo)體溝道的頂部；以及 形成第二選擇柵極電極，其位于該源極或漏極電極中的該另一個(gè)之下、鄰近該半導(dǎo)體溝道的底部。
23.如權(quán)利要求16所述的方法，其中提供多個(gè)柱的步驟包括: 在該堆疊中形成多個(gè)溝槽； 用與該第一材料和該第二材料不同的溝槽填充材料填充該多個(gè)溝槽； 蝕刻該堆疊以在該堆疊中形成多個(gè)開口 ； 形成該第三外殼，其包括在該堆疊的該多個(gè)開口中的該阻擋電介質(zhì)； 形成該第二外殼，其包括在該第三外殼內(nèi)的該電荷存儲(chǔ)材料； 形成該第一外殼，其包括在該第二外殼內(nèi)的該隧道電介質(zhì)；以及 形成芯，其包括在該第一外殼內(nèi)的該半導(dǎo)體溝道。
24.如權(quán)利要求23所述的方法，還包括: 在該堆疊之上形成硬掩模； 在該硬掩模中形成間隙；以及 在去除該犧牲材料層的步驟前，通過該硬掩模中的該間隙從該多個(gè)溝槽選擇性地去除該溝槽填充材料。
25.如權(quán)利要求24所述的方法，其中， 選擇性地去除該溝槽填料的步驟包括選擇性地濕蝕刻該溝槽填充材料而不蝕刻該第一材料和該第二材料； 去除該犧牲材料層的步驟包括通過該溝槽選擇性地濕蝕刻該犧牲材料層；并且 在半導(dǎo)體控制柵極材料層的表面上形成金屬層的步驟包括通過該溝槽形成該金屬層。
26.如權(quán)利要求15所述的方法，其中該半導(dǎo)體溝道包括實(shí)心圓柱或者填充有絕緣材料的空心芯。
【文檔編號(hào)】H01L21/28GK104170061SQ201380015009
【公開日】2014年11月26日 申請(qǐng)日期:2013年4月8日 優(yōu)先權(quán)日:2012年4月10日
【發(fā)明者】J.阿爾斯梅爾, P.拉布金 申請(qǐng)人:桑迪士克科技股份有限公司