半導(dǎo)體器件的制作方法
【專利摘要】半導(dǎo)體器件(1)包括襯底(10)、柵極絕緣膜(20)、以及柵電極(30)。襯底(10)包括化合物半導(dǎo)體，并且具有凹部(17)，當(dāng)在厚度方向中的橫截面看時，該凹部(17)在一個主表面(10A)處開口并且具有側(cè)壁表面(17A)。柵極絕緣膜被設(shè)置為以便接觸側(cè)壁表面(17A)的頂部。柵電極(30)被設(shè)置為以便接觸柵極絕緣膜(20)的頂部。襯底(10)包括：第一導(dǎo)電類型的源極區(qū)(15)，其被設(shè)置為在側(cè)壁表面(17A)處被暴露；和第二導(dǎo)電類型的體區(qū)(14)，其被設(shè)置為當(dāng)在源極區(qū)(15)看時與一個主表面相反，與源極區(qū)(15)接觸，并且被暴露在側(cè)壁表面(17A)上。當(dāng)在平面圖中看時，凹部(17A)具有封閉的形狀，并且當(dāng)在凹部(17)中的任意方向中看時，側(cè)壁表面(17A)在各個方向提供向外突出的形狀。結(jié)果，能夠提供允許提高耐壓的半導(dǎo)體器件(1)。
【專利說明】半導(dǎo)體器件

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件，更加具體地，涉及一種允許提高擊穿電壓的半導(dǎo)體器件。

【背景技術(shù)】
[0002]近年來，為了實現(xiàn)半導(dǎo)體器件中的高擊穿電壓、低損耗等等，已經(jīng)開始采用碳化硅作為用于半導(dǎo)體器件的材料。碳化硅是具有比在傳統(tǒng)上已經(jīng)被廣泛地用作用于半導(dǎo)體器件的材料的硅的帶隙大的帶隙的寬帶隙半導(dǎo)體。因此，通過采用碳化硅作為用于半導(dǎo)體器件的材料，半導(dǎo)體器件能夠具有高的擊穿電壓、被減少的導(dǎo)通電阻等等。
[0003]采用碳化硅作為其材料的示例性的半導(dǎo)體器件是MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)等等。MOSFET是根據(jù)預(yù)定的閾值電壓控制溝道區(qū)中存在/不存在反型層以便傳導(dǎo)和中斷電流的半導(dǎo)體器件。例如，日本專利特開N0.2005-328013(專利文獻I)描述其中沿著溝槽壁表面形成溝道區(qū)的溝槽柵極型M0SFET。
[0004]引用列表
[0005]專利文獻
[0006]PTL 1:日本專利特開 N0.2005-328013


【發(fā)明內(nèi)容】

[0007]技術(shù)問題
[0008]然而，通過在日本專利特開N0.2005-328013中描述的M0SFET，難以確保足夠的擊穿電壓。
[0009]鑒于前述問題，已經(jīng)提出本發(fā)明，并且其目的是為了提供允許提高的擊穿電壓的半導(dǎo)體器件。
[0010]問題的解決方案
[0011]發(fā)明人已經(jīng)堅持不懈地研究在溝槽柵極型MOSFET中的臺面的形狀和電場強度之間的關(guān)系。臺面包括η型的源極區(qū)、ρ型的體區(qū)、以及η型的漂移區(qū)。結(jié)果，發(fā)明人已經(jīng)獲得下述知識并且到達(dá)本發(fā)明。具體地，電場被集中在臺面的兩個相鄰的側(cè)表面(換言之，在構(gòu)成柵極溝槽的側(cè)壁表面中的兩個相鄰的側(cè)壁表面)之間的邊界部分處的P型的體區(qū)和η型的漂移區(qū)之間的結(jié)合部分的附近。特別地，當(dāng)臺面的兩個側(cè)表面形成小于180°的角時，在兩個相鄰的側(cè)表面之間的邊界部分處的電場強度變成比臺面的側(cè)表面內(nèi)的電場強度高。
[0012]因此，根據(jù)本發(fā)明的半導(dǎo)體器件包括襯底、柵極絕緣膜、以及柵電極。襯底由化合物半導(dǎo)體制成并且具有凹部，當(dāng)在沿著厚度方向的橫截面中看時，該凹部在其一個主表面處開口并且具有側(cè)壁表面。柵極絕緣膜被設(shè)置在側(cè)壁表面中的每一個上并且與側(cè)壁表面中的每一個接觸。柵電極被設(shè)置在柵極絕緣膜上并且與柵極絕緣膜接觸。襯底包括:源極區(qū)，該源極區(qū)具有第一導(dǎo)電類型并且被設(shè)置為在側(cè)壁表面處被暴露；和體區(qū)，該體區(qū)具有第二導(dǎo)電類型，并且當(dāng)從源極區(qū)看時被設(shè)置為在與該一個主表面相反的一側(cè)與源極區(qū)接觸，使得被暴露在側(cè)壁表面處。當(dāng)在平面圖中看時，凹部具有封閉的形狀。當(dāng)在凹部中從任意方向中看時，側(cè)壁表面在各個方向提供向外突出的形狀。
[0013]根據(jù)本發(fā)明的半導(dǎo)體器件，當(dāng)在平面圖中看時，凹部具有封閉的形狀，并且當(dāng)在凹部中從任意位置看時，側(cè)壁表面在各個方向提供向外突出的形狀。因此，在凹部的側(cè)壁表面中的兩個相鄰的側(cè)壁表面之間的角小于180°。因此，通過緩和在兩個相鄰的側(cè)壁表面之間的邊界部分處的電場強度，能夠提高半導(dǎo)體器件的擊穿電壓。
[0014]優(yōu)選地在上述半導(dǎo)體器件中，當(dāng)在平面圖中看時，凹部具有多邊形的形狀。因此，能夠以高集成度形成單元。
[0015]此外，如果凹部被形成同時使用由兩個或者多個元件構(gòu)成的化合物半導(dǎo)體，則凹部的多個側(cè)壁表面可能具有在極性上不同的面。當(dāng)在多個側(cè)壁表面中的極性不同的情況下，柵電極被饋送有電壓時，電場強度在側(cè)壁表面中變成不平衡以局部地形成具有低擊穿電壓的部分。
[0016]優(yōu)選地，在上述半導(dǎo)體器件中，與多邊形的邊相對應(yīng)的側(cè)壁表面中的至少兩個被形成為包括化合物半導(dǎo)體的結(jié)晶學(xué)的等效面。結(jié)晶學(xué)的等效面具有相同的極性。因此，當(dāng)柵電極被饋送有電壓時，通過抑制側(cè)壁表面中的電場強度的不平衡，能夠抑制局部地形成具有低擊穿電壓的部分。
[0017]優(yōu)選地在上述半導(dǎo)體器件中，凹部具有底壁表面，并且該底壁表面和側(cè)壁表面中的每一個形成大于90°的角。因此，在凹部的底壁表面和側(cè)壁表面之間的邊界部分中能夠緩和電場集中。
[0018]優(yōu)選地，在上述半導(dǎo)體器件中，凹部的側(cè)壁表面包括具有{0-33-8}的面取向的第一面。因此，側(cè)壁表面中的溝道電阻能夠被減少。因此，能夠減少導(dǎo)通電阻。
[0019]優(yōu)選地，在上述半導(dǎo)體器件中，凹部的側(cè)壁表面在微觀上包括第一面，并且側(cè)壁表面在微觀上進一步包括具有{0-11-1}的面取向的第二面。因此，能夠進一步減少側(cè)壁表面中的溝道電阻。因此，能夠進一步減少導(dǎo)通電阻。
[0020]優(yōu)選地，在上述半導(dǎo)體器件中，凹部的側(cè)壁表面的第一面和第二面包括具有{0-11-2}的面取向的組合面。因此，能夠進一步減少側(cè)壁表面中的溝道電阻。因此，能夠進一步減少導(dǎo)通電阻。
[0021]優(yōu)選地，在上述半導(dǎo)體器件中，凹部的側(cè)壁表面在宏觀上相對于{000-1}面具有62° ±10°的偏離角。因此，能夠進一步減少側(cè)壁表面中的溝道電阻。因此，能夠進一步減少導(dǎo)通電阻。
[0022]本發(fā)明的有益效果
[0023]從上面的描述中顯然的是，根據(jù)本發(fā)明中的半導(dǎo)體器件，能夠?qū)崿F(xiàn)提高的擊穿電壓。

【專利附圖】

【附圖說明】
[0024]圖1是示出根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的結(jié)構(gòu)的示意性的橫截面圖。
[0025]圖2是示意性地示出根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的襯底的結(jié)構(gòu)的透視圖。
[0026]圖3(A)是示意性地示出在本發(fā)明的實施例中的半導(dǎo)體器件的襯底的源極區(qū)的結(jié)構(gòu)的平面圖。圖3(B)是示意性地示出單元的結(jié)構(gòu)的平面圖。
[0027]圖4(A)是示意性地示出本發(fā)明的實施例的半導(dǎo)體器件的第一凹部的形狀的平面圖。圖4(B)是示意性地示出本發(fā)明的實施例的半導(dǎo)體器件的第一凹部的形狀的透視圖。
[0028]圖5(A)是示意性地示出本發(fā)明的實施例的半導(dǎo)體器件的第一凹部的形狀的平面圖。圖5(B)是示意性地示出本發(fā)明的實施例的半導(dǎo)體器件的第一凹部的形狀的透視圖。
[0029]圖6是示意性地示出用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法的流程圖。
[0030]圖7是用于圖示用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法的第一步驟的示意性的橫截面圖。
[0031]圖8是用于圖示用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法的第二步驟的示意性的橫截面圖。
[0032]圖9是用于圖示用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法的第三步驟的示意性的橫截面圖。
[0033]圖10是用于圖示用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法的第四步驟的示意性的橫截面圖。
[0034]圖11是用于圖示用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法的第五步驟的(沿著X1-XI的圖2的區(qū)域的)示意性的橫截面圖。
[0035]圖12是用于圖示用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法的第六步驟的示意性的橫截面圖。
[0036]圖13是用于圖示用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法的第七步驟的示意性的橫截面圖。
[0037]圖14是用于圖示用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法的第八步驟的示意性的橫截面圖。
[0038]圖15是示意性地示出本發(fā)明的實施例中的襯底的精細(xì)結(jié)構(gòu)的部分橫截面圖。
[0039]圖16示出六邊形的多型體4H的(000-1)面的晶體結(jié)構(gòu)。
[0040]圖17示出沿著圖16中的線XVI1-XVII的(11_20)面的晶體結(jié)構(gòu)。
[0041]圖18示出在(11-20)面中在具有圖15的組合面的表面的附近的晶體結(jié)構(gòu)。
[0042]圖19是圖15的組合面的從(01-10)面的視圖。
[0043]圖20是示出在執(zhí)行熱蝕刻的情況和沒有執(zhí)行熱蝕刻的情況中的每一個中的在溝道遷移率和在從宏觀上看到的溝道表面與(000-1)面之間的角之間的示例性關(guān)系的曲線圖。
[0044]圖21是示出在溝道遷移率和在溝道方向與〈0-11-2〉方向之間的角之間的示例性關(guān)系的曲線圖。
[0045]圖22示出圖17的修改。

【具體實施方式】
[0046]下面參考附圖描述本發(fā)明的實施例。應(yīng)注意的是，在下面提及的附圖中，相同或者相對應(yīng)的部分被給予相同的附圖標(biāo)記并且沒有被重復(fù)地描述。此外，在本說明書中，由[]表示單獨的取向，由〈> 表示群取向，并且由O表示單獨的面，并且由{}表示群面。另外，應(yīng)當(dāng)通過在數(shù)字上面放(橫條)來結(jié)晶學(xué)指示負(fù)指數(shù)，但是通過在本說明書的數(shù)字之前放負(fù)號來指示。
[0047]首先，將會描述本發(fā)明的一個實施例。首先，下面參考圖1描述用作根據(jù)實施例的半導(dǎo)體器件的MOSFET I的結(jié)構(gòu)。MOSFET I包括由化合物半導(dǎo)體制成并且具有主表面1A的襯底10、柵極絕緣膜20、柵電極30、層間絕緣膜40、歐姆電極50、源極焊盤電極60、漏電極70、以及漏極焊盤電極80。襯底10包括基礎(chǔ)襯底11和半導(dǎo)體層12。在半導(dǎo)體層12中，形成漂移區(qū)13、體區(qū)14、源極區(qū)15、以及高濃度第二導(dǎo)電類型區(qū)16。此外，襯底10被提供有多個第一凹部17 (參見圖1)，多個第一凹部17中的每一個在主表面1A側(cè)開口并且具有第一側(cè)壁表面17A和第一底壁表面17B。此外，襯底10被提供有第二凹部18 (參見圖11)，該第二凹部18在主表面1A側(cè)開口并且具有第二側(cè)壁表面18A和第二底壁表面18B。
[0048]基礎(chǔ)襯底11是由例如碳化硅制成，包含諸如N(氮)的η型雜質(zhì)，并且因此具有η型導(dǎo)電性(第一導(dǎo)電類型)。漂移區(qū)13被形成在基礎(chǔ)襯底11的主表面IlA上。與基礎(chǔ)襯底11 一樣，漂移區(qū)13包含諸如N(氮)的η型雜質(zhì)，并且因此具有η型導(dǎo)電性。其在漂移區(qū)13中的濃度小于在基礎(chǔ)襯底11中的濃度。
[0049]體區(qū)14 (在與基礎(chǔ)襯底11側(cè)相反的一側(cè))被形成在漂移區(qū)13上并且與漂移區(qū)13接觸。體區(qū)14包含諸如Al (鋁)或者B (硼)的ρ型雜質(zhì)，并且因此具有ρ型導(dǎo)電性(第二導(dǎo)電類型)。當(dāng)在襯底10的厚度方向中(即，在平行于圖1的紙面的平面中)的橫截面圖中看時，體區(qū)14被暴露在第一凹部17的第一側(cè)壁表面17Α處,并且被設(shè)置為在第一凹部17被介于其間的情況下面向本身。應(yīng)注意的是，當(dāng)從源極區(qū)15中看時，體區(qū)14被設(shè)置在與主表面1A相反的一側(cè)。
[0050]源極區(qū)15 (在與漂移區(qū)13側(cè)相反的一側(cè))被形成在體區(qū)14并且與體區(qū)14接觸。源極區(qū)15包含諸如P (磷)的η型雜質(zhì)，并且因此具有與基礎(chǔ)襯底11和漂移區(qū)13 —樣的η型導(dǎo)電性(第一導(dǎo)電類型)。此外，源極區(qū)15中的η型雜質(zhì)的濃度高于漂移區(qū)13中的濃度。當(dāng)在襯底10的厚度方向中的橫截面中看時，源極區(qū)15被暴露在第一凹部17的第一側(cè)壁表面17Α處，并且被設(shè)置為在第一凹部17介于其間的情況下面向本身。
[0051]高濃度第二導(dǎo)電類型區(qū)16被形成為在半導(dǎo)體層12中與體區(qū)14和漂移區(qū)13接觸，以便延伸到比第一凹部17更深的區(qū)域。具體地，高濃度第二導(dǎo)電類型區(qū)16被設(shè)置為與歐姆電極50接觸，延伸通過體區(qū)14，并且具有與漂移區(qū)13接觸并且被設(shè)置在相對于第一凹部17的第一底壁表面17Β更加離開主表面1A的位置處的接觸表面(即，高濃度第二導(dǎo)電類型區(qū)16的底表面16Β)。與體區(qū)14 一樣，高濃度第二導(dǎo)電類型區(qū)16包含諸如Al (鋁)的η型雜質(zhì)并且因此具有P型導(dǎo)電性。高濃度第二導(dǎo)電類型區(qū)16中的濃度高于體區(qū)14中的濃度。
[0052]第一凹部17中的每一個被形成為延伸通過源極區(qū)15和體區(qū)14并且到達(dá)漂移區(qū)
13。具體地，第一凹部17被形成使得第一底壁表面17Β被設(shè)置為相對于高濃度第二導(dǎo)電類型區(qū)16的底表面16Β更加靠近歐姆電極50。此外，如在圖1中所示，第一凹部17被形成為使得第一側(cè)壁表面17Α和第一底壁表面17Β形成大于90°的角Θ。換言之，第一凹部17被形成為使得第一側(cè)壁表面17Α和襯底10的主表面1A形成大于90°的角Θ。
[0053]第二凹部18被形成為延伸通過源極區(qū)15并且到達(dá)體區(qū)14。具體地，高濃度第二導(dǎo)電類型區(qū)16被形成為朝著漏電極70從第二凹部18的第二底壁表面18Β延伸。此外，如在圖1中所示，第二側(cè)壁表面18Α和第二底壁表面18Β形成近似于90°的角。在第二凹部18的第二側(cè)壁表面18Α處，源極區(qū)15被暴露。
[0054]接下來，參考圖2和圖3，將會描述第一凹部17和第二凹部18的形狀。如在圖2和圖3中所示，例如，第一凹部17和第二凹部18中的每一個具有六邊形的平面形狀。第一凹部17的第一側(cè)壁表面17A、源極區(qū)15、體區(qū)14、以及漂移區(qū)13被暴露。在第二凹部18的壁表面處，源極區(qū)15被暴露。在第二凹部18的第二底壁表面18B處，體區(qū)14被暴露。
[0055]參考圖3(A)，將會描述源極區(qū)15的平面結(jié)構(gòu)。在此，圖3(A)和圖3(B)是在垂直于襯底10的主表面1A的方向中的相同視野的平面視圖。在圖3㈧中，通過斜線為主表面1A中的源極區(qū)15的暴露部分加陰影以便圖示源極區(qū)15的結(jié)構(gòu)。圖3(B)是用于圖示單元的結(jié)構(gòu)的圖，并且因此沒有通過斜線為源極區(qū)15加陰影。如在圖3㈧中所示，當(dāng)在平面圖中看時，在介于一個確定的第一凹部17和與此一個確定的第一凹部17相鄰的另一個第一凹部17之間的區(qū)域中，在第一凹部17介于其間的情況下彼此面向的源極區(qū)15的部分被相互連接。換言之，當(dāng)在平面圖中看時，源極區(qū)15被設(shè)置為包圍第一凹部17。此外，體區(qū)14被形成為與源極區(qū)15接觸。因此，當(dāng)在平面圖中看時，在介于在一個確定的第一凹部17和與此一個確定的第一凹部17相鄰的另一個第一凹部17之間的區(qū)域中，在第一凹部17介于其間的情況下彼此面向的體區(qū)14的部分被相互連接。換言之，當(dāng)在平面圖中看時，體區(qū)14被設(shè)置為包圍第一凹部17。
[0056]參考圖3(B)，將會描述單元的結(jié)構(gòu)。如在圖3(B)中所示，MOSFET I具有單元18C，其通過相互連接六個頂點的假設(shè)的六角形。這樣的假設(shè)的六角形單元18C具有與其它的六角形單元17C接觸的邊。在單元18C的中心部分處，形成第二凹部18。在各個單元17C的中心部分處，形成第一凹部17。包圍單元18C的頂點25中的每一個是兩個單元17C的頂點中的每一個與一個單元18C的頂點重疊的點。參考圖3㈧和圖3(B)，源極區(qū)15被形成為包括假設(shè)的六角形單元18C和單元17C的頂點。
[0057]此外，多個第一凹部17被設(shè)置為包圍第二凹部18。在實施例的MOSFET I中，第一凹部17被設(shè)置在通過交替的長短虛線指示的假設(shè)的六角形H的邊上以便包圍第二凹部18。此外，參考圖1，柵電極30被形成在第一凹部17中，并且歐姆電極50被形成在第二凹部18中。即，在實施例的MOSFET I中，具有柵電極30的六個單元17C被形成在具有歐姆電極50的一個單元18C周圍。假定一個單元18C和被設(shè)置在單元18C周圍的六個單元17C是一個單位，實施例的MOSFET I具有在其間沒有空間的情況下布置多個這樣的單位的形狀。應(yīng)注意的是，具有歐姆電極50的單元18C用作用于將電流供應(yīng)給源極區(qū)15的接觸單元。具有柵電極30的單元17C中的每一個用作用于經(jīng)由溝道使來自于源極區(qū)15的電流流到漂移區(qū)13的溝道單元。
[0058]參考圖4和圖5，將會描述第一凹部的形狀。
[0059]如在圖4(A)和圖4(B)中所示，當(dāng)在平面圖中看時，被形成在溝道單元17C中的第一凹部17具有封閉的形狀。當(dāng)在平面圖中看時，第一凹部17具有六角形的形狀。通過分別對應(yīng)于六邊形的邊的六個第一側(cè)壁表面17A1至17A6形成具有這樣的六邊形的平面形狀的第一凹部17。由這六個第一側(cè)壁表面中的兩個相鄰的第一側(cè)壁表面(例如，第一側(cè)壁表面17A1和第一側(cè)壁表面17A6)形成的角Θ I至Θ 6中的每一個大于180°。在本實施例中，由兩個相鄰的第一側(cè)壁表面形成的角Θ1至Θ 6中的每一個均是240°。
[0060]此外，分別對應(yīng)于六邊形的邊的六個第一側(cè)壁表面17A1至17A6中的至少兩個被形成為包括化合物半導(dǎo)體的在結(jié)晶學(xué)上的等價面。具體地，上面描述的至少兩個第一側(cè)壁表面17A對應(yīng)于相對于形成化合物半導(dǎo)體的原子的偏振方向(例如,在碳化娃的情況下的c軸方向)在等效晶向中傾斜的面。
[0061]此外，如在圖4(A)中所示，當(dāng)從第一凹部17的任何位置X看時，第一側(cè)壁表面17A1至17A6在各個方向提供向外突出的形狀。換言之，當(dāng)從第一凹部17的任意的位置x看時，在相鄰的兩個第一側(cè)壁表面17A之間的角小于180°。
[0062]如在圖5(A)和圖5(B)中所示，當(dāng)在平面圖中看時，被形成在溝道單元17C中的第一凹部17具有四邊形的形狀。通過四個第一側(cè)壁表面17A1至17A4形成具有這樣的四邊形的平面形狀的第一凹部17。由這四個第一側(cè)壁表面中的兩個相鄰的第一側(cè)壁表面(例如，第一側(cè)壁表面17A1和第一側(cè)壁表面17A4)形成的角Θ I至Θ 4中的每一個大于180°。在本實施例中，由兩個相鄰的第一側(cè)壁表面形成角Θ1至Θ 4中的每一個均是270°。此夕卜，如在圖5(A)中所示，當(dāng)從第一凹部17中的任意的位置X中看時，第一側(cè)壁表面17A1至17A4在各個方向提供向外突出的形狀。
[0063]應(yīng)注意的是，當(dāng)在平面圖中看時，第一凹部17可以具有任何封閉的形狀，諸如三角形形狀、多邊形形狀、或者圓形形狀。也應(yīng)注意的是，當(dāng)在平面圖中看時，第一凹部17的形狀可以是通過相互連接直線部分和彎曲部分形成的封閉的形狀。優(yōu)選地，當(dāng)在平面圖中看時，第一凹部17具有正六邊形的形狀。
[0064]再次參考圖1，柵極絕緣膜20是由例如S12 ( 二氧化硅)構(gòu)成，并且被設(shè)置在第一凹部17的第一側(cè)壁表面17A和第一底壁表面17B和襯底10的主表面1A上并且與第一凹部17的第一側(cè)壁表面17A和第一底壁表面17B和襯底10的主表面1A接觸。
[0065]柵電極30是由具有被添加在其中的雜質(zhì)的諸如多晶硅的導(dǎo)體構(gòu)成，并且被設(shè)置在柵極絕緣膜20上并且與柵極絕緣膜20接觸以便填充第一凹部17。
[0066]層間絕緣膜40是由例如S12(二氧化硅)構(gòu)成，并且被設(shè)置在柵電極30上并且與柵電極30接觸。具體地，層間絕緣膜40使柵電極30與歐姆電極50電絕緣。
[0067]歐姆電極50被形成為與襯底10的主表面10A、源極區(qū)15、體區(qū)14、以及高濃度第二導(dǎo)電類型區(qū)16接觸。具體地，歐姆電極50是由能夠與源極區(qū)15歐姆接觸的材料，諸如NixSiy (硅化鎳)、TixSiy (硅化鈦)、AlxSiy (硅化鋁)、或者TixAlySiz (硅化鈦鋁)構(gòu)成。歐姆電極50被電連接到源極區(qū)15。此外，歐姆電極50被設(shè)置在第二凹部18的第二側(cè)壁表面18A和第二底壁表面18B上并且與第二凹部18的第二側(cè)壁表面18A和第二底壁表面18B接觸。
[0068]漏電極70被形成在基礎(chǔ)襯底11的與其主表面IlA相反的主表面IlB并且與主表面IlB接觸。漏電極70是由例如與歐姆電極50的材料相同的材料制成，并且被電連接到基礎(chǔ)襯底11。
[0069]源極焊盤電極60被設(shè)置在層間絕緣膜40和歐姆電極50上并且與層間絕緣膜40和歐姆電極50接觸。具體地，源極焊盤電極60是由諸如Al (鋁)的導(dǎo)體制成，并且經(jīng)由歐姆電極50被電連接到源極區(qū)15。
[0070]漏極焊盤電極80被設(shè)置在漏電極70上并且與漏電極70接觸。具體地，與源極焊盤電極60 —樣，漏極焊盤電極80是由諸如Al (鋁)的導(dǎo)體構(gòu)成，并且經(jīng)由漏電極70被電連接到基礎(chǔ)襯底11。
[0071]下面描述MOSFET I的第一凹部17的第一側(cè)壁表面17A的結(jié)構(gòu)。
[0072]包括溝道表面CH(參見圖1)的第一側(cè)壁表面17A具有特定的面，使得溝道表面CH也具有特定的面。如在圖15中所示，具有特定的面的第一側(cè)壁表面17A具有面SI (第一面)。面SI具有{0-33-8}的面取向，并且優(yōu)選地具有(0-33-8)的面取向。優(yōu)選地，第一側(cè)壁表面17A在微觀上具有面SI。優(yōu)選地，第一側(cè)壁表面17A在微觀上進一步包括面S2 (第二面)。面S2具有{0-11-1}的面取向，并且優(yōu)選地具有(0-11-1)的面取向。在此，術(shù)語“微觀上”指的是“精密到考慮大約是原子間間距的至少兩倍的大小的程度”。例如，作為用于觀察這樣的微觀結(jié)構(gòu)的方法，能夠使用TEM(透射電子顯微鏡)。
[0073]優(yōu)選地，第一側(cè)壁表面17A具有組合面SR。組合面SR是由周期地重復(fù)的面SI和S2構(gòu)成。例如，通過TEM或者AFM(原子力顯微鏡)能夠觀察這樣的周期性結(jié)構(gòu)。組合面SR具有{0-11-2}的面取向，并且優(yōu)選地具有(0-11-2)的面取向。在這樣的情況下，在宏觀上，組合面SR相對于{000-1}面具有62°的偏離角。在此，術(shù)語“宏觀”指的是“忽視具有近似于原子間間距的大小的精細(xì)結(jié)構(gòu)”。對于這樣的宏觀的偏離角的測量，例如，能夠使用采用一般的X射線衍射的方法。優(yōu)選地，在溝道表面CH中，載流子在溝道方向CD中流動，在溝道方向⑶中進行了上述周期性重復(fù)。
[0074]下面描述組合面SR的詳細(xì)結(jié)構(gòu)。
[0075]通常，如在圖16中所示，關(guān)于Si原子(或者C原子)，當(dāng)從(000-1)面看多型4H的碳化硅單晶時，層A中的原子(附圖中的實線)、被設(shè)置在其下方的層B中的原子(附圖中的虛線)、和被設(shè)置在其下方的層C中的原子(附圖中的點劃線)、以及被設(shè)置在其下方的層B中的原子(在附圖中未示出)被重復(fù)地提供。換言之，在將四個層ABCB視為一個周期的情況下，提供諸如ABCBABCBABCB...的周期性的堆疊結(jié)構(gòu)。
[0076]如在圖17中所示，在(11-20)面(沿著圖16的線XVI1-XVII截取的橫截面)中，構(gòu)成上述一個周期的四個層ABCB中的每一個中的原子沿著(0-11-2)面沒有完全地對準(zhǔn)。在圖17中，(0-11-2)面被圖示為經(jīng)過層B中的原子的位置。在這樣的情況下，理解的是，層A和B中的原子中的每一個從(0-11-2)面偏離。因此，即使當(dāng)碳化硅單晶體的表面的宏觀面取向，即，在忽視其原子級結(jié)構(gòu)的情況下的面取向被限于(0-11-2)，此表面能夠在微觀上具有各種結(jié)構(gòu)。
[0077]如在圖18中所示，通過交替地提供具有(0-33-8)的面取向的面SI和被連接到面SI并且具有不同于各個面SI的面取向的面S2構(gòu)造組合面SR。面SI和S2中的每一個具有是Si原子(或者C原子)的原子間間距的兩倍的長度。應(yīng)注意的是，在面SI和面S2被平均化的情況下的面對應(yīng)于(0-11-2)面(圖17)。
[0078]如在圖19中所示，當(dāng)從(01-10)面看組合面SR時，單晶體結(jié)構(gòu)具有周期地包括等效于立方結(jié)構(gòu)的結(jié)構(gòu)(面Si部分)的部分。具體地，通過交替地提供具有在等效于立方結(jié)構(gòu)的上述結(jié)構(gòu)中的(001)的面取向的面SI和被連接到面SI并且具有不同于各個面SI的面取向的面S2構(gòu)造組合面SR。而且在除了 4H之外的多型結(jié)構(gòu)中，表面因此能夠是由具有在等效于立體方結(jié)構(gòu)的結(jié)構(gòu)中的(001)的面取向的面(圖19中的面SI)和被連接到前述面并且具有不同于各個前述面的面取向的面構(gòu)造而成。多型可以是，例如，6H或者15R。
[0079]參考圖20，下面描述在第一側(cè)壁表面17A的晶面與溝道表面CH中的遷移率MB之間的關(guān)系。在圖20的曲線圖中，水平軸表示通過(000-1)面和具有溝道表面CH的第一側(cè)壁表面17A的宏觀面取向形成的角Dl,而垂直軸表不遷移率MB。點群CH對應(yīng)于通過熱蝕刻完成為具有特定的面的第一側(cè)壁表面17A的情況，然而點群MC對應(yīng)于沒有執(zhí)行熱蝕刻的情況。
[0080]在點群MC中，當(dāng)溝道表面CH的表面具有(0-33-8)的宏觀面取向時，遷移率MS是最大值。這推測是由于下述原因。即，在沒有執(zhí)行熱蝕刻的情況下，即，在溝道表面的微觀結(jié)構(gòu)沒有被特別地控制的情況下，其宏觀面取向?qū)?yīng)于(0-33-8)，因此(0-33-8)的微觀面取向，即，考慮到原子級的(0-33-8)的面取向的形成比率在統(tǒng)計學(xué)上變高。
[0081]另一方面，當(dāng)溝道表面CH的表面的宏觀面取向是(0-11-2)(箭頭EX)時在點群CM中的遷移率MB是最大值。這推測是由于下述原因。即，如在圖18和圖19中所示，均具有(0-33-8)的面取向的多數(shù)面SI是稠密的并且有規(guī)則地布置，并且面S2介于其間，從而在溝道表面CH的表面中(0-33-8)的微觀面取向的比率變高。
[0082]應(yīng)注意的是，遷移率MB具有對組合面的取向依賴性。在圖21中示出的曲線圖中，水平軸表不在溝道方向和〈0-11-2〉方向之間的角D2,而垂直軸表不溝道表面CH中的遷移率MB(以任何單位)。為了曲線圖的可視性，其中互補地提供虛線。從此曲線圖，已經(jīng)發(fā)現(xiàn)為了增加溝道遷移率MB，溝道方向⑶(圖15)優(yōu)選地具有不小于0°并且不大于60°，更加優(yōu)選地，大體上0°的角D2。
[0083]如在圖22中所示，第一側(cè)壁表面17A可以進一步包括除了組合面SR的面S3 (第三面)。在這樣的情況下，相對于{000-1}面的第一側(cè)壁表面17A的偏離角從理想的組合面SR的偏離角，即62°偏離。優(yōu)選地，此偏離小，優(yōu)選地，在±10°的范圍中。被包括在這樣的角范圍中的表面的示例包括具有{0-33-8}面的宏觀面取向的表面。更加優(yōu)選地,相對于(000-1)面的第一側(cè)壁表面17A的偏離角從理想的組合面SR的偏離角，S卩，62°偏離。優(yōu)選地，此偏離小，優(yōu)選地，在±10°的范圍中。被包括在這樣的角范圍中的表面的示例包括具有(0-33-8)面的宏觀面取向的表面。
[0084]更加具體地，第一側(cè)壁表面17A可以包括由被周期性重復(fù)的面S3和組合面SR構(gòu)成的組合面SQ。例如，通過TEM或者AFM(原子力顯微鏡)能夠觀察這樣的周期性的結(jié)構(gòu)。
[0085]下面描述用作根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的MOSFET I的操作。參考圖1，當(dāng)電壓被施加到歐姆電極50和漏電極70之間，同時被施加到柵電極30的電壓小于閾值電壓時，即，當(dāng)其處于截止?fàn)顟B(tài)時，被形成在體區(qū)14和漂移區(qū)13之間的pn結(jié)被反向偏置。因此，M0SFET1是處于非導(dǎo)電狀態(tài)。同時，當(dāng)柵電極30被饋送有等于或者高于閾值電壓的電壓時，沿著體區(qū)14中的第一凹部17的第一側(cè)壁表面17A積累載流子以形成反型層。結(jié)果，源極區(qū)15和漂移區(qū)13被相互電連接，從而電流在歐姆電極50和漏電極70之間流動。以上述方式，MOSFETI操作。
[0086]下面參考圖6至圖14描述用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法。在用于制造本發(fā)明的實施例中的半導(dǎo)體器件的方法中，能夠制造用作上述半導(dǎo)體器件的MOSFET
I。參考圖6，作為步驟(SlO)，首先執(zhí)行襯底制備步驟。在此步驟(SlO)中，執(zhí)行下面描述的步驟(Sll)和(S12)以制備由碳化硅制成的襯底10。
[0087]首先，作為步驟(Sll)，執(zhí)行基礎(chǔ)襯底制備步驟。在此步驟(Sll)中，由例如4H_SiC制成的晶錠(未示出)被切割以制備如在圖7中所示的由碳化硅制成的基礎(chǔ)襯底11。
[0088]接下來，作為步驟(S12)，執(zhí)行外延生長層形成步驟。在此步驟(S12)中，參考圖7，通過在基礎(chǔ)襯底11的主表面IlA上的外延生長形成半導(dǎo)體層12。以這樣的方式，襯底10被制備，其包括基礎(chǔ)襯底11和半導(dǎo)體層12并且具有主表面10A。應(yīng)注意的是，基礎(chǔ)襯底11和半導(dǎo)體層12中的每一個可以是由任何化合物半導(dǎo)體層制成，并且不限于碳化硅。例如，基礎(chǔ)襯底11和半導(dǎo)體層12中的每一個可以是由氮化鎵制成。
[0089]接下來，作為步驟(S21)，執(zhí)行離子注入步驟。在此步驟(S21)中，參考圖8，例如，Al (鋁)離子被首先注入到半導(dǎo)體層12，從而形成ρ型導(dǎo)電性的體區(qū)14。接下來，例如，P (磷)離子以比已經(jīng)注入Al離子的深度淺的深度被注入到半導(dǎo)體層12中，從而形成η型導(dǎo)電性的源極區(qū)15。此外，在半導(dǎo)體層12中，其中沒有形成體區(qū)14和源極區(qū)15的區(qū)域用作漂移區(qū)13。因此，如在圖8中所示，形成包括襯底10的主表面1A的η型的源極區(qū)15、與源極區(qū)15接觸的ρ型的體區(qū)14、以及與體區(qū)14接觸的η型的漂移區(qū)13。
[0090]接下來，作為步驟(S30)，執(zhí)行第一凹部形成步驟。在此步驟(S30)中，參考圖9和圖10，第一凹部17被形成在襯底10中使得在主表面1A側(cè)開口。具體地，參考圖9，使用例如P-CVD (等離子體-化學(xué)氣相沉積)方法首先形成由S12 ( 二氧化硅)制成的掩膜90。掩膜90具有與在襯底10的主表面1A中要形成第一凹部17的區(qū)域一致的開口。接下來，例如，在包含SF6(六氟化硫)氣體和氧氣的氣氛中，借助于電感耦合等離子體反應(yīng)離子刻蝕(ICP-RIE)等等蝕刻襯底10。接下來，參考圖10，例如，在包含諸如氯和氧的鹵素基氣體的氣氛中執(zhí)行熱蝕刻。在完成此蝕刻工藝之后，掩膜90被去除。以這樣的方式，襯底10被提供有具有第一側(cè)壁表面17Α和第一底壁表面17Β的第一凹部17，源極區(qū)15、體區(qū)14、以及漂移區(qū)13在該處被暴露。
[0091]接下來，作為步驟(S40)，執(zhí)行第二凹部形成步驟。在此步驟(S40)中，參考圖11，例如，ICP-RIE等等被采用以蝕刻襯底10以便形成第二凹部18，該第二凹部18在主表面1A側(cè)開口并且具有第二側(cè)壁表面18Α和第二底壁表面18Β。
[0092]接下來，作為步驟(S41)，執(zhí)行高濃度第二導(dǎo)電類型區(qū)形成步驟。在此步驟(S41)中，參考圖11，例如，Al (鋁)離子被注入到半導(dǎo)體層12中的包括第二凹部18的第二底壁表面18Β的區(qū)中，從而形成具有ρ型導(dǎo)電性并且延伸到比第一凹部17更深的區(qū)的高濃度第二導(dǎo)電類型區(qū)16。
[0093]接下來，作為步驟(S42)，執(zhí)行活化退火步驟。在此步驟(S42)中，通過加熱襯底10，在上述步驟(S21)和(S41)中注入的雜質(zhì)被活化以在其中注入有雜質(zhì)的區(qū)域中產(chǎn)生所期待的載流子。
[0094]接下來，作為步驟(S50)，執(zhí)行柵極絕緣膜形成步驟。在此步驟(S50)，參考圖12，例如，通過在包含氧氣的氣氛中加熱襯底10，由S12 (二氧化硅)制成的柵極絕緣膜20被形成在襯底10的主表面10Α、第一凹部17的第一側(cè)壁表面17Α和第一底壁表面17Β、以及第二凹部18的第二側(cè)壁表面18Α和第二底壁表面18Β上并且與襯底10的主表面10Α、第一凹部17的第一側(cè)壁表面17Α和第一底壁表面17Β、以及第二凹部18的第二側(cè)壁表面18Α和第二底壁表面18Β接觸。
[0095]接下來，作為步驟(S60)，執(zhí)行柵電極形成步驟。在此步驟(S60)中，參考圖13，例如，使用LP(低壓)CVD方法形成其中添加有雜質(zhì)的多晶硅膜以便填充第一凹部17。以這樣的方式，柵電極30被設(shè)置在柵極絕緣膜20上并且與柵極絕緣膜20接觸。
[0096]接下來，作為步驟(S70)，執(zhí)行歐姆電極形成步驟。在此步驟(S70)中，首先從其中要形成歐姆電極40的區(qū)域去除柵極絕緣膜20，從而形成暴露源極區(qū)15、體區(qū)14、以及高濃度第二導(dǎo)電類型區(qū)16的區(qū)域。然后，在此區(qū)域中，形成由例如Ni制成的金屬膜。同樣地，由Ni制成的金屬膜被形成在基礎(chǔ)襯底11的與主表面IlA相反的主表面IlB上。然后，通過加熱金屬膜，金屬膜的至少一部分被切割，從而形成都被電連接到襯底10的歐姆電極50和漏電極70。
[0097]接下來，作為步驟(S80)，執(zhí)行層間絕緣膜形成步驟。在此步驟(S80)中，參考圖14，層間絕緣膜40被形成在柵極絕緣膜20和柵電極30上。
[0098]接下來，作為步驟(S90)，執(zhí)行焊盤電極形成步驟。在此步驟(S90)中，參考圖1，例如，采用沉積方法以形成由諸如Al (鋁)的導(dǎo)體制成的源極焊盤電極60，以便覆蓋歐姆電極50和層間絕緣膜40。此外，與源極焊盤電極60 —樣，例如，采用沉積方法以在漏電極70上形成由諸如Al (鋁)的導(dǎo)體制成的漏極焊盤電極80。通過執(zhí)行步驟(SlO)至(S90)，制造MOSFET 1，從而完成用于制造實施例中的半導(dǎo)體器件的方法。
[0099]下面描述根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的功能和作用。
[0100]根據(jù)本發(fā)明的實施例中的MOSFET 1，當(dāng)在平面圖中看時第一凹部17具有封閉的形狀，并且當(dāng)從第一凹部17的任意位置中看時，第一側(cè)壁表面17A在各個方向提供向外突出的形狀。因此，在第一凹部17的第一側(cè)壁表面17A中的兩個相鄰第一側(cè)壁表面17A之間的角變成大于180°。因此，通過緩和在兩個相鄰的第一側(cè)壁表面17A之間的邊界部分處的電場強度，能夠提高MOSFET I的擊穿電壓。
[0101]此外，在本發(fā)明的實施例的MOSFET I中，當(dāng)在平面圖中看時第一凹部17具有六邊形的形狀。因此，能夠以高集成度形成單元。
[0102]此外，在本發(fā)明的實施例的MOSFET I中，與六邊形的邊相對應(yīng)的第一側(cè)壁表面17A中的至少兩個被形成為包括結(jié)晶學(xué)的等效面。結(jié)晶學(xué)的等效面具有相同的極性。因此，當(dāng)柵電極30被饋送有電壓時，通過抑制在第一側(cè)壁表面17A中的電場強度的不平衡，能夠抑制局部地形成具有低擊穿電壓的部分。
[0103]優(yōu)選地在半導(dǎo)體器件中，第一凹部17具有第一底壁表面17B,并且第一底壁表面17B和各個第一側(cè)壁表面17A形成大于90°的角。因此，在第一凹部17的第一底壁表面17B和第一側(cè)壁表面17A之間的邊界部分中能夠緩和電場集中。
[0104]此外，在本發(fā)明的實施例的MOSFET I中，第一凹部17具有第一底壁表面17B，并且第一底壁表面17B和各個第一側(cè)壁表面17A形成大于90°的角。因此，在第一凹部17的第一底壁表面17B和第一側(cè)壁表面17A之間的邊界部分中能夠緩和電場集中。
[0105]此外，在本發(fā)明的實施例的MOSFET I中，第一凹部17的第一側(cè)壁表面17A包括具有{0-33-8}的面取向的第一面SI。因此，能夠減少第一側(cè)壁表面17A中的溝道電阻。因此，能夠減少導(dǎo)通電阻。
[0106]此外，在本發(fā)明的實施例的MOSFET I中，第一凹部17的第一側(cè)壁表面17A在微觀上包括第一面SI，并且第一側(cè)壁表面17A在微觀上進一步包括具有{0-11-1}的面取向的第二面S2。因此，能夠進一步減少第一側(cè)壁表面17A的溝道電阻。因此，能夠進一步減少導(dǎo)通電阻。
[0107]此外，在本發(fā)明的實施例的MOSFET I中，第一凹部17的第一側(cè)壁表面17A的第一面SI和第二面S2包括具有{0-11-2}的面取向的組合面。因此，能夠進一步減少第一側(cè)壁表面17A中的溝道電阻。因此，能夠進一步減少導(dǎo)通電阻。
[0108]此外，在本發(fā)明的實施例的MOSFET I中，襯底10的第一凹部17的第一側(cè)壁表面17A在宏觀上具有相對于{000-1}面的62° ±10°的偏離角。因此，能夠進一步減少第一側(cè)壁表面17A中的溝道電阻。因此，能夠進一步減少導(dǎo)通電阻。
[0109]在此公開的實施例在任何方面是說明性的并且是非限制性的。本發(fā)明的范圍通過權(quán)利要求的范圍而不是在上面描述的實施例來限定，并且旨在包括等效于權(quán)利要求的范圍內(nèi)的意義和范圍的任何修改。
[0110]工業(yè)適用性
[0111]本發(fā)明的半導(dǎo)體器件特別地有利地可應(yīng)用于被要求允許高擊穿電壓的半導(dǎo)體器件。
[0112]附圖標(biāo)記列表:
[0113]I =MOSFET ；10:襯底；11:基礎(chǔ)襯底；10A, 11A, IlB:主表面；12:半導(dǎo)體層；13:漂移區(qū)；14:體區(qū)；15:源極區(qū)；16:高濃度第二導(dǎo)電類型區(qū)；16B:底表面；17:第一凹部；17A:第一側(cè)壁表面；17B:第一底壁表面；17C:溝道單元；18:第二凹部；18A:第二側(cè)壁表面；18B:第二底壁表面；18C:接觸單元；20:柵極絕緣膜；30:柵電極；35:電場緩和區(qū)；40:層間絕緣膜；50:歐姆電極；60:源極焊盤電極；70:漏電極；80:漏極焊盤電極；90:掩膜；S1:面(第一面);S2:面(第二面);SQ, SR:組合面。
【權(quán)利要求】
1.一種半導(dǎo)體器件,包括: 襯底,所述襯底由化合物半導(dǎo)體制成并且具有凹部,所述凹部在所述襯底的一個主表面處開口并且具有側(cè)壁表面； 柵極絕緣膜，所述柵極絕緣膜被設(shè)置在所述側(cè)壁表面中的每一個上并且與所述側(cè)壁表面中的每一個接觸；以及 柵電極，所述柵電極被設(shè)置在所述柵極絕緣膜上并且與所述柵極絕緣膜接觸， 所述襯底包括: 源極區(qū)，所述源極區(qū)具有第一導(dǎo)電類型，并且當(dāng)在沿著厚度方向的橫截面中看時，被設(shè)置為暴露在所述側(cè)壁表面處；以及 體區(qū)，所述體區(qū)具有第二導(dǎo)電類型，并且當(dāng)從所述源極區(qū)看時，被設(shè)置為在與所述一個主表面相反的一側(cè)與所述源極區(qū)接觸，以便暴露在所述側(cè)壁表面處， 當(dāng)在平面圖中看時，所述凹部具有封閉的形狀， 當(dāng)在所述凹部中從任意位置看時，所述側(cè)壁表面在每個方向上提供向外突出的形狀。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，當(dāng)在平面圖中看時，所述凹部具有多邊形的形狀。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，與所述多邊形的邊相對應(yīng)的所述側(cè)壁表面中的至少兩個側(cè)壁表面被形成為包括所述化合物半導(dǎo)體的結(jié)晶學(xué)等效面。
4.根據(jù)權(quán)利要求1至3中的任一項所述的半導(dǎo)體器件，其中，所述凹部具有底壁表面，并且所述側(cè)壁表面中的每一個與所述底壁表面形成大于90°的角。
5.根據(jù)權(quán)利要求1至4中的任一項所述的半導(dǎo)體器件，其中，所述凹部的所述側(cè)壁表面包括具有{0-33-8}的面取向的第一面。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述凹部的所述側(cè)壁表面在微觀上包括所述第一面，并且所述側(cè)壁表面在微觀上進一步包括具有{0-11-1}的面取向的第二面。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述凹部的所述側(cè)壁表面的所述第一面和所述第二面包括具有{0-11-2}的面取向的組合面。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述凹部的所述側(cè)壁表面在宏觀上相對于{000-1}面具有62° ±10°的偏離角。
【文檔編號】H01L21/336GK104185902SQ201380014995
【公開日】2014年12月3日 申請日期:2013年4月5日 優(yōu)先權(quán)日:2012年5月18日
【發(fā)明者】增田健良, 日吉透, 和田圭司 申請人:住友電氣工業(yè)株式會社