半導(dǎo)體器件的制作方法
【專利摘要】半導(dǎo)體器件(1)包括襯底(10)、柵極絕緣膜(20)以及柵電極(30)。襯底(10)是由化合物半導(dǎo)體制成并且具有多個(gè)第一凹部(17)，所述多個(gè)第一凹部中的每一個(gè)在其一個(gè)主表面(10A)處開(kāi)口并且具有第一側(cè)壁表面(17A)。柵極絕緣膜(20)被設(shè)置為接觸第一側(cè)壁表面(17A)的頂部。柵電極(30)被設(shè)置為接觸柵極絕緣膜(20)的頂部。襯底(10)包括：第一導(dǎo)電類型的源極區(qū)(15)，當(dāng)在沿著厚度方向的橫截面中看時(shí)，該源極區(qū)(15)被設(shè)置為將第一凹部(17)夾在中間并且彼此面對(duì)；和第二導(dǎo)電類型的體區(qū)(14)，該體區(qū)(14)具被設(shè)置為將第一凹部(17)夾在中間的情況并且彼此面對(duì)。在介于被第一凹部(17)和與第一凹部(17)相鄰的另一第一凹部(17)夾在中間的區(qū)域中，彼此面對(duì)的源極區(qū)(15)的部分被彼此連接。因此，能夠提供允許單元的尺寸減小的半導(dǎo)體器件(1)。
【專利說(shuō)明】半導(dǎo)體器件

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件，更加具體地，涉及一種允許減小尺寸的半導(dǎo)體器件。

【背景技術(shù)】
[0002]近年來(lái)，為了實(shí)現(xiàn)半導(dǎo)體器件中的高擊穿電壓、低損耗等等，已經(jīng)開(kāi)始采用碳化硅作為用于半導(dǎo)體器件的材料。碳化硅是帶隙大于在傳統(tǒng)上已經(jīng)被廣泛地用作用于半導(dǎo)體器件的材料的硅的帶隙的寬帶隙半導(dǎo)體。因此，通過(guò)采用碳化硅作為用于半導(dǎo)體器件的材料，半導(dǎo)體器件能夠具有高擊穿電壓、減小的導(dǎo)通電阻等等。
[0003]采用碳化硅作為其材料的示例性半導(dǎo)體器件是MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)等等。MOSFET是根據(jù)預(yù)定的閾值電壓控制溝道區(qū)域中的反型層的存在/不存在，以便傳導(dǎo)和中斷電流的半導(dǎo)體器件。例如，日本專利特開(kāi)N0.2005-328013(專利文獻(xiàn)I)描述其中沿著溝槽壁表面形成溝道區(qū)域的溝槽柵極型M0SFET。
[0004]引用列表
[0005]專利文獻(xiàn)
[0006]PTL 1:日本專利特開(kāi) N0.2005-328013


【發(fā)明內(nèi)容】

[0007]技術(shù)問(wèn)題
[0008]在日本專利特開(kāi)N0.2005-328013中描述的MOSFET中，提供與被柵極溝槽包圍的單元中的每一個(gè)歐姆接觸的歐姆電極。在此MOSFET中，需要在各個(gè)單元上確保其中要形成歐姆電極的區(qū)域。這使其難以達(dá)到單元的減小尺寸。
[0009]鑒于前述問(wèn)題，已經(jīng)提出本發(fā)明，并且其目的是為了提供允許減小單元尺寸的半導(dǎo)體器件。
[0010]問(wèn)題的解決方案
[0011]根據(jù)本發(fā)明的半導(dǎo)體器件包括襯底、柵極絕緣膜以及柵電極。襯底是由化合物半導(dǎo)體制成并且具有多個(gè)第一凹部，多個(gè)第一凹部中的每一個(gè)在其一個(gè)主表面處開(kāi)口并且具有第一側(cè)壁表面。柵極絕緣膜被設(shè)置在第一側(cè)壁表面上并且與第一側(cè)壁表面接觸。柵電極被設(shè)置在柵極絕緣膜上并且與柵極絕緣膜接觸。襯底包括:源極區(qū)，該源極區(qū)具有第一導(dǎo)電類型，并且當(dāng)在沿著厚度方向的橫截面中看時(shí)，被設(shè)置為暴露在第一側(cè)壁表面處并且在第一凹部介于之間的情況下面對(duì)本身；和體區(qū)，該體區(qū)具有第二導(dǎo)電類型，并且當(dāng)從源極區(qū)看時(shí)，被設(shè)置為在與該一個(gè)主表面相反的一側(cè)與源極區(qū)接觸，以便暴露在第一側(cè)壁表面處并且在第一凹部介于之間的情況下面對(duì)本身。當(dāng)在平面圖中看時(shí)，在介于第一凹部和與第一凹部相鄰的另一凹部之間的區(qū)域中，在第一凹部介于之間的情況下彼此面對(duì)的源極區(qū)的部分被相互連接。
[0012]根據(jù)本發(fā)明的半導(dǎo)體器件，當(dāng)在平面圖中看時(shí)，在介于第一凹部和與第一凹部相鄰的另一第一凹部之間的區(qū)域中，在第一凹部介于之間的情況下彼此面對(duì)的源極區(qū)的部分被相互連接。因此，通過(guò)提供與在第一凹部介于之間的情況下彼此面對(duì)的源極區(qū)的部分中的一個(gè)接觸的歐姆電極，在沒(méi)有提供用于其另一部分的歐姆電極的情況下，電流能夠在源極區(qū)的所有部分中流動(dòng)。結(jié)果，被提供有歐姆電極的單元的數(shù)目能夠減小，從而實(shí)現(xiàn)單元的尺寸減小。
[0013]優(yōu)選地，在上述半導(dǎo)體器件中，襯底被進(jìn)一步提供有具有第二側(cè)壁表面的第二凹部。源極區(qū)暴露在第二側(cè)壁表面處。半導(dǎo)體器件進(jìn)一步包括歐姆電極，該歐姆電極被形成在第二側(cè)壁表面上并且與源極區(qū)歐姆接觸。
[0014]根據(jù)上述半導(dǎo)體器件，歐姆電極被提供為與第二凹部的第二側(cè)壁表面接觸。因此，被提供有歐姆電極的單元和其中形成溝道的單元被獨(dú)立地提供，從而進(jìn)一步實(shí)現(xiàn)單元的尺寸減小。
[0015]優(yōu)選地，上述半導(dǎo)體器件進(jìn)一步包括高濃度第二導(dǎo)電類型區(qū)，其與歐姆電極和體區(qū)接觸。因此，與高濃度第二導(dǎo)電類型區(qū)接觸的體區(qū)的電勢(shì)能夠被固定到所期待的值。
[0016]優(yōu)選地，在上述半導(dǎo)體器件中，高濃度第二導(dǎo)電類型區(qū)具有底表面，該底表面被設(shè)置在相對(duì)于第一凹部的第一底壁表面更加遠(yuǎn)離該一個(gè)主表面的位置處。因此，耗盡層從在高濃度第二導(dǎo)電類型區(qū)和第一導(dǎo)電類型的漂移區(qū)之間的Pn結(jié)延伸，從而緩和第一凹部的第一底壁表面上的電場(chǎng)集中。
[0017]優(yōu)選地在上述半導(dǎo)體器件中，當(dāng)在平面圖中看時(shí)，在介于第一凹部和與第一凹部相鄰的另一第一凹部之間的區(qū)域中，在第一凹部介于之間的情況下彼此面對(duì)的體區(qū)的部分被相互連接。因此，能夠緩和在形成第一凹部的第一側(cè)壁表面的兩個(gè)相鄰的第一側(cè)壁表面之間的邊界中的電場(chǎng)集中。
[0018]優(yōu)選地，在上述半導(dǎo)體器件中，襯底進(jìn)一步被提供有第三凹部，該第三凹部在一個(gè)主表面處開(kāi)口并且具有第三側(cè)壁表面。襯底進(jìn)一步包括電場(chǎng)緩和區(qū)，其具有第二導(dǎo)電類型并且被設(shè)置為與第三凹部的第三側(cè)壁表面和體區(qū)接觸。從而通過(guò)提供在電場(chǎng)緩和方面專門化的單元，能夠更加穩(wěn)固地抑制電場(chǎng)集中。
[0019]優(yōu)選地，在上述半導(dǎo)體器件中，電場(chǎng)緩和區(qū)具有相對(duì)于第一凹部的第一底壁表面被設(shè)置在更加遠(yuǎn)離該一個(gè)主表面的位置處的底表面。因此，耗盡層從第二導(dǎo)電類型的電場(chǎng)緩和區(qū)和第一導(dǎo)電類型的漂移區(qū)之間的Pn結(jié)延伸，從而緩和在第一凹部的第一底壁表面上的磁場(chǎng)集中。本發(fā)明的有益效果
[0020]從上面的描述中顯然的是，根據(jù)本發(fā)明中的半導(dǎo)體器件，能夠?qū)崿F(xiàn)單元的減小尺寸。

【專利附圖】

【附圖說(shuō)明】
[0021]圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的示意性的橫截面圖。
[0022]圖2是示意性地示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的襯底的結(jié)構(gòu)的透視圖。
[0023]圖3(A)是示意性地示出第一實(shí)施例的半導(dǎo)體器件的襯底的源極區(qū)的結(jié)構(gòu)的平面圖。圖3(B)是示意性地示出單元的結(jié)構(gòu)的平面圖。
[0024]圖4是示意性地示出用于制造第一實(shí)施例中的半導(dǎo)體器件的方法的流程圖。
[0025]圖5是用于圖示用于制造第一實(shí)施例中的半導(dǎo)體器件的方法的第一步驟的示意性的橫截面圖。
[0026]圖6是用于圖示用于制造第一實(shí)施例中的半導(dǎo)體器件的方法的第二步驟的示意性的橫截面圖。
[0027]圖7是用于圖示用于制造第一實(shí)施例中的半導(dǎo)體器件的方法的第三步驟的示意性的橫截面圖。
[0028]圖8是用于圖示用于制造第一實(shí)施例中的半導(dǎo)體器件的方法的第四步驟的示意性的橫截面圖。
[0029]圖9是用于圖示用于制造第一實(shí)施例中的半導(dǎo)體器件的方法的第五步驟的示意性的橫截面圖(沿著IX-1X的圖2的區(qū)域的橫截面圖)。
[0030]圖10是用于圖示用于制造第一實(shí)施例中的半導(dǎo)體器件的方法的第六步驟的示意性的橫截面圖。
[0031]圖11是用于圖示用于制造第一實(shí)施例中的半導(dǎo)體器件的方法的第七步驟的示意性的橫截面圖。
[0032]圖12是用于圖示用于制造第一實(shí)施例中的半導(dǎo)體器件的方法的第八步驟的示意性的橫截面圖。
[0033]圖13是示出第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的示意性的橫截面圖。
[0034]圖14是示意性地示出第二實(shí)施例的半導(dǎo)體器件的襯底的結(jié)構(gòu)的平面圖。
[0035]圖15是用于圖示用于制造第二實(shí)施例中的半導(dǎo)體器件的方法的示意性的橫截面圖(沿著XV-XV的圖14的區(qū)域的橫截面圖)。

【具體實(shí)施方式】
[0036]下面參考附圖描述本發(fā)明的實(shí)施例。應(yīng)注意的是，在下面提及的附圖中，相同或者相對(duì)應(yīng)的部分被給予相同的附圖標(biāo)記并且沒(méi)有被重復(fù)地描述。此外，在本說(shuō)明書中，由[]表示單獨(dú)的取向，由〈> 表示群取向，并且由O表示單獨(dú)的面，并且由{}表示群面。另外，負(fù)指數(shù)應(yīng)當(dāng)通過(guò)在數(shù)字上面放(橫條)被結(jié)晶學(xué)指示，但是通過(guò)在本說(shuō)明書的數(shù)字之前放負(fù)號(hào)指示。
[0037](第一實(shí)施例)
[0038]首先，將會(huì)描述是本發(fā)明的一個(gè)實(shí)施例的第一實(shí)施例。首先，參考圖1，下面描述用作根據(jù)第一實(shí)施例的半導(dǎo)體器件的MOSFET I的結(jié)構(gòu)。MOSFET I包括由化合物半導(dǎo)體制成并且具有主表面1A的襯底10、柵極絕緣膜20、柵電極30、層間絕緣膜40、歐姆電極50、源極焊盤電極60、漏電極70、以及漏極焊盤電極80。襯底10包括基礎(chǔ)襯底11和半導(dǎo)體層
12。在半導(dǎo)體層12中，形成漂移區(qū)13、體區(qū)14、源極區(qū)15、以及高濃度第二導(dǎo)電類型區(qū)16。此外，襯底10被提供有多個(gè)第一凹部17 (參見(jiàn)圖9)，多個(gè)第一凹部17中的每一個(gè)在主表面1A側(cè)開(kāi)口并且具有第一側(cè)壁表面17A和第一底壁表面17B。此外,襯底10被提供有第二凹部18 (參見(jiàn)圖9)，該第二凹部18在主表面1A側(cè)開(kāi)口并且具有第二側(cè)壁表面18A和第二底壁表面18B。
[0039]基礎(chǔ)襯底11是由例如碳化硅制成，包含諸如N(氮)的η型雜質(zhì)，并且因此具有η型導(dǎo)電性(第一導(dǎo)電類型)。漂移區(qū)13被形成在基礎(chǔ)襯底11的主表面IlA上。與基礎(chǔ)襯底11 一樣，漂移區(qū)13包含諸如N(氮)的η型雜質(zhì)，并且因此具有η型導(dǎo)電性。其在漂移區(qū)13中的濃度小于基礎(chǔ)襯底11中的濃度。
[0040]體區(qū)14(在與基礎(chǔ)襯底11側(cè)相反的一側(cè))被形成在漂移區(qū)13上并且與漂移區(qū)13接觸。體區(qū)14包含諸如Al(鋁)或者B(硼)的P型雜質(zhì)，并且因此具有P型導(dǎo)電性(第二導(dǎo)電類型)。當(dāng)在襯底10的厚度方向中的橫截面圖(即，在平行于圖1的紙面的平面中)中看時(shí)，體區(qū)14暴露在第一凹部17的第一側(cè)壁表面17A處，并且被設(shè)置為在第一凹部17介于之間的情況下面對(duì)本身。應(yīng)注意的是，當(dāng)從源極區(qū)15中看時(shí)，體區(qū)14被設(shè)置在與主表面1A相反的一側(cè)。
[0041]源極區(qū)15 (在與漂移區(qū)13側(cè)相反的一側(cè))被形成在體區(qū)14上并且與體區(qū)14接觸。源極區(qū)15包含諸如P(磷)的η型雜質(zhì)，并且因此具有與基礎(chǔ)襯底11和漂移區(qū)13 —樣的η型導(dǎo)電性(第一導(dǎo)電類型)。此外，源極區(qū)15中的η型雜質(zhì)的濃度高于漂移區(qū)13中的濃度。當(dāng)在襯底10的厚度方向中的橫截面中看時(shí)，源極區(qū)15暴露在第一凹部17的第一側(cè)壁表面17Α處，并且被設(shè)置為在第一凹部17介于之間的情況下面對(duì)本身。
[0042]高濃度第二導(dǎo)電類型區(qū)16被形成為與半導(dǎo)體層12中的體區(qū)14和漂移區(qū)13接觸以便延伸到比第一凹部17更深的區(qū)域。具體地，高濃度第二導(dǎo)電類型區(qū)16被設(shè)置為與歐姆電極50接觸，延伸通過(guò)體區(qū)14，并且具有與漂移區(qū)13接觸并且被設(shè)置在相對(duì)于第一凹部17的第一底壁表面17Β更加遠(yuǎn)離主表面1A的位置處的接觸表面(即，高濃度第二導(dǎo)電類型區(qū)16的底表面16Β)。與體區(qū)14 一樣，高濃度第二導(dǎo)電類型區(qū)16包含諸如Al (鋁)的ρ型雜質(zhì)并且因此具有P型導(dǎo)電性。其在高濃度第二導(dǎo)電類型區(qū)16中的濃度高于體區(qū)14中的濃度。
[0043]第一凹部17中的每一個(gè)被形成以通過(guò)源極區(qū)15和體區(qū)14延伸并且到達(dá)漂移區(qū)
13。具體地,第一凹部17被形成為使得第一底壁表面17Β被設(shè)置為相對(duì)于高濃度第二導(dǎo)電類型區(qū)16的底表面16Β更加靠近歐姆電極50。此外，如在圖1中所示，第一凹部17被形成為使得第一側(cè)壁表面17Α與第一底壁表面17Β形成大于90°的角Θ。換言之，第一凹部17被形成為使得第一側(cè)壁表面17Α與襯底10的主表面1A形成大于90°的角Θ。
[0044]第二凹部18被形成以通過(guò)源極區(qū)15延伸并且到達(dá)體區(qū)14。具體地，高濃度第二導(dǎo)電類型區(qū)16被形成為朝著漏電極70從第二凹部18的第二底壁表面18Β延伸。此外，如在圖1中所示，第二側(cè)壁表面18Α和第二底壁表面18Β形成近似于90°的角。在第二凹部18的第二側(cè)壁表面18Α處，源極區(qū)15被暴露。
[0045]接下來(lái)，參考圖2和圖3，將會(huì)描述第一凹部17和第二凹部18的形狀。如在圖2和圖3中所示，例如，第一凹部17和第二凹部18中的每一個(gè)具有六邊形的平面形狀。在第一凹部17的第一側(cè)壁表面17Α處暴露源極區(qū)15、體區(qū)14、以及漂移區(qū)13。在第二凹部18的壁表面處，源極區(qū)15被暴露。在第二凹部18的第二底壁表面18Β處，體區(qū)14被暴露。
[0046]參考圖3(A)，將會(huì)描述源極區(qū)15的平面結(jié)構(gòu)。在此，圖3(A)和圖3(B)是在垂直于襯底10的主表面1A的方向中的相同視野的平面視圖。在圖3㈧中，通過(guò)斜線對(duì)主表面1A中的源極區(qū)15的暴露部分加陰影以便圖示源極區(qū)15的結(jié)構(gòu)。圖3(B)是用于圖示單元的結(jié)構(gòu)的圖，并且因此沒(méi)有通過(guò)斜線對(duì)源極區(qū)15加陰影。如在圖3(A)中所示，當(dāng)在平面圖中看時(shí)，在介于一個(gè)特定的第一凹部17和與此一個(gè)特定的第一凹部17相鄰的另一個(gè)第一凹部17之間的區(qū)域中，在第一凹部17介于之間的情況下彼此面對(duì)的源極區(qū)15的部分被相互連接。換言之，當(dāng)在平面圖中看時(shí)，源極區(qū)15被提供為包圍第一凹部17。此外，體區(qū)14被形成為源極區(qū)15接觸。因此，當(dāng)在平面圖中看時(shí)，在介于一個(gè)特定的第一凹部17和與此一個(gè)特定的第一凹部17相鄰的另一個(gè)第一凹部17之間的區(qū)域中，在第一凹部17介于之間的情況下彼此面對(duì)的體區(qū)14的部分被相互連接。換言之，當(dāng)在平面圖中看時(shí)，體區(qū)14被提供為包圍第一凹部17。
[0047]參考圖3(B)，將會(huì)描述單元的結(jié)構(gòu)。如在圖3(B)中所示，MOSFET I具有單元18C，其是通過(guò)相互連接六個(gè)頂點(diǎn)的假設(shè)的六角形。這樣的假設(shè)的六角形單元18C具有與其它的六角形單元17C接觸的邊。在單元18C的中心部分處，形成第二凹部18。在各個(gè)單元17C的中心部分處，形成第一凹部17。包圍單元18C的頂點(diǎn)25中的每一個(gè)是兩個(gè)單元17C的頂點(diǎn)中的每一個(gè)與一個(gè)單元18C的頂點(diǎn)重疊的點(diǎn)。參考圖3(A)和圖3 (B)，源極區(qū)15被形成為包括假設(shè)的六角形單元18C和單元17C的頂點(diǎn)。
[0048]此外，多個(gè)第一凹部17被設(shè)置為包圍第二凹部18。在第一實(shí)施例的MOSFET I中，第一凹部17被設(shè)置在通過(guò)交替的長(zhǎng)短虛線指示的假設(shè)的六角形H的邊上以便包圍第二凹部18。此外，參考圖1，柵電極30被形成在第一凹部17中，并且歐姆電極50被形成在第二凹部18中。即，在第一實(shí)施例的MOSFET I中，具有柵電極30的六個(gè)單元17C被形成在具有歐姆電極50的一個(gè)單元18C周圍。假定被設(shè)置在單元18C周圍的一個(gè)單元18C和六個(gè)單元17C是一個(gè)單元，第一實(shí)施例的MOSFET I具有多個(gè)這樣的單元在其間沒(méi)有被布置有空間的形狀。應(yīng)注意的是，具有歐姆電極50的單元18C用作用于將電流供應(yīng)給源極區(qū)15的接觸單元。具有柵電極30的各個(gè)單元17C用作用于經(jīng)由溝道將來(lái)自于源極區(qū)15的電流流到漂移區(qū)13的溝道單元。
[0049]再次參考圖1，柵極絕緣膜20是由例如S12 (二氧化硅)制成，并且被設(shè)置在第一凹部17的第一側(cè)壁表面17A和第一底壁表面17B和襯底10的主表面1A上并且與第一凹部17的第一側(cè)壁表面17A和第一底壁表面17B和襯底10的主表面1A接觸。
[0050]柵電極30是由諸如其中添加有雜質(zhì)的多晶硅的導(dǎo)體制成，并且被設(shè)置在柵極絕緣膜20上并且與柵極絕緣膜20接觸以便填充第一凹部17。
[0051]層間絕緣膜40是由例如S12(二氧化硅)制成，并且被設(shè)置在柵電極30上并且與柵電極30接觸。具體地，層間絕緣膜40使柵電極30與歐姆電極50電絕緣。
[0052]歐姆電極50被形成為與襯底10的主表面10A、源極區(qū)15、體區(qū)14、以及高濃度第二導(dǎo)電類型區(qū)16接觸。具體地，歐姆電極50是由能夠與源極區(qū)15歐姆接觸的材料，諸如NixSiy (硅化鎳)、TixSiy (硅化鈦)、AlxSiy (硅化鋁)、或者TixAlySiz (硅化鈦鋁)制成。歐姆電極50被電連接到源極區(qū)15。此外，歐姆電極50被設(shè)置在第二凹部18的第二側(cè)壁表面18A和第二底壁表面18B上并且與第二凹部18的第二側(cè)壁表面18A和第二底壁表面18B接觸。
[0053]漏電極70被形成在基礎(chǔ)襯底11的與其主表面IlA相反的主表面IlB上并且與基礎(chǔ)襯底11的與其主表面IlA相反的主表面IlB接觸。漏電極70是由例如與歐姆電極50的材料相同的材料制成，并且被電連接到基礎(chǔ)襯底11。
[0054]源極焊盤電極60被設(shè)置在層間絕緣膜40和歐姆電極50上并且接觸層間絕緣膜40和歐姆電極50。具體地，源極焊盤電極60是由諸如Al (鋁)的導(dǎo)體制成，并且經(jīng)由歐姆電極50被電連接到源極區(qū)15。
[0055]漏極焊盤電極80被設(shè)置在漏電極70上并且與漏電極70接觸。具體地，與源極焊盤電極60 —樣，漏極焊盤電極80是由諸如Al (鋁)的導(dǎo)體制成，并且經(jīng)由漏電極70被電連接到基礎(chǔ)襯底11。
[0056]應(yīng)注意的是，在MOSFET I中，第一凹部17的第一側(cè)壁表面17A包括具有{0-33-8}的面取向的第一面。更加具體地，第一凹部17的第一側(cè)壁表面17A微觀地包括第一面，并且第一側(cè)壁表面17A微觀地進(jìn)一步包括具有{0-11-1}的面取向的第二面。更加具體地，第一凹部17的第一側(cè)壁表面17A的第一面和第二面包括具有{0-11-2}的面取向的第二面。更加具體地，第一凹部17的第一側(cè)壁表面17A的第一面和第二面包括具有{0-11-2}的面取向的組合的平面。因此，第一側(cè)壁表面17A中的溝道電阻能夠被減小。因此，導(dǎo)通電阻能夠被減小。
[0057]此外，在MOSFET I中，第一凹部17的第一側(cè)壁表面17A相對(duì)于{000-1}面在宏觀上具有62° ±10°的偏離角。因此，第一側(cè)壁表面17A中的溝道電阻能夠進(jìn)一步被減小。因此，導(dǎo)通電阻能夠進(jìn)一步被減小。
[0058]下面描述用作根據(jù)第一實(shí)施例的半導(dǎo)體器件的MOSFET I的操作。參考圖1，當(dāng)電壓被施加到歐姆電極50和漏電極70之間，同時(shí)被施加到柵電極30的電壓小于閾值電壓時(shí)，即，當(dāng)其處于截止?fàn)顟B(tài)時(shí)，被形成在體區(qū)14和漂移區(qū)13之間的pn結(jié)被反向偏置。因此，M0SFET1是處于非導(dǎo)電狀態(tài)。同時(shí)，當(dāng)柵電極30被饋送有等于或者高于閾值電壓的電壓時(shí)，沿著體區(qū)14中的第一凹部17的第一側(cè)壁表面17A積累載流子以形成反型層。結(jié)果，源極區(qū)15和漂移區(qū)13被相互電連接，從而電流在歐姆電極50和漏電極70之間流動(dòng)。以上述方式，MOSFET I操作。
[0059]下面參考圖4至圖13描述用于制造第一實(shí)施例中的半導(dǎo)體器件的方法。在用于制造第一實(shí)施例中的半導(dǎo)體器件的方法中，用作上述半導(dǎo)體器件的MOSFET I能夠被制造。參考圖4，作為步驟(SlO)，襯底制備步驟被首先執(zhí)行。在此步驟(SlO)中，執(zhí)行下面描述的步驟(Sll)和(S12)以制備由碳化硅制成的襯底10。
[0060]首先，作為步驟(Sll)，執(zhí)行基礎(chǔ)襯底制備步驟。在此步驟(Sll)中，由例如，4H-SiC制成的晶錠(未示出)被切割以制備由如在圖5中所示的由碳化硅制成的基礎(chǔ)襯底11。
[0061]接下來(lái)，作為步驟(S12)，執(zhí)行外延生長(zhǎng)層形成步驟。在此步驟(S12)中，參考圖5，通過(guò)在基礎(chǔ)襯底11的主表面IlA上的外延生長(zhǎng)形成半導(dǎo)體層12。以這樣的方式，制備襯底10，其包括基礎(chǔ)襯底11和半導(dǎo)體層12并且具有主表面10A。應(yīng)注意的是，基礎(chǔ)襯底11和半導(dǎo)體層12中的每一個(gè)可以是由任何化合物半導(dǎo)體層制成，并且不限于碳化硅。例如，基礎(chǔ)襯底11和半導(dǎo)體層12中的每一個(gè)可以是由氮化鎵制成。
[0062]接下來(lái)，作為步驟(S21)，執(zhí)行離子注入步驟。在此步驟(S21)中，參考圖6，例如，Al (鋁)離子被首先注入到半導(dǎo)體層12，從而形成ρ型導(dǎo)電性的體區(qū)14。接下來(lái)，例如，P(磷)離子以比其中已經(jīng)注入Al離子的深度更淺的深度被注入到半導(dǎo)體層12中，從而形成η型導(dǎo)電性的源極區(qū)15。此外，在半導(dǎo)體層12中，其中沒(méi)有形成體區(qū)14和源極區(qū)15的區(qū)域用作漂移區(qū)13。因此，如在圖6中所示，包括襯底10的主表面1A的η型源極區(qū)15、與源極區(qū)15接觸的ρ型的體區(qū)14、以及與體區(qū)14接觸的η型的漂移區(qū)13被形成。
[0063]接下來(lái)，作為步驟(S30)，執(zhí)行第一凹部形成步驟。在此步驟(S30)中，參考圖7和圖8，第一凹部17被形成在襯底10中以便在主表面1A側(cè)開(kāi)口。具體地，參考圖7，使用例如P-CVD (等離子體-化學(xué)氣相沉積)方法首先形成由S12 ( 二氧化硅)制成的掩膜90。掩膜90具有與襯底10的主表面1A中的其中要形成第一凹部17的區(qū)域一致的開(kāi)口。接下來(lái)，例如，在包含SF6(六氟化硫)氣體和氧氣的氣氛中，借助于電感耦合等離子體反應(yīng)離子刻蝕(ICP-RIE)等等蝕刻襯底10。接下來(lái)，參考圖8，例如，在包含諸如氯的鹵素基氣體和氧的氣氛中執(zhí)行熱蝕刻。在完成此蝕刻工藝之后，掩膜90被去除。以這樣的方式，襯底10被提供有具有第一側(cè)壁表面17A和第一底壁表面17B的第一凹部17,在該處源極區(qū)15、體區(qū)14、以及漂移區(qū)13被暴露。
[0064]接下來(lái)，作為步驟(S40)，執(zhí)行第二凹部形成步驟。在此步驟(S40)中，參考圖9，例如，ICP-RIE等等被采用以蝕刻襯底10以便形成第二凹部18，該第二凹部18在主表面1A處開(kāi)口并且具有第二側(cè)壁表面18A和第二底壁表面18B。
[0065]接下來(lái)，作為步驟(S41)，執(zhí)行高濃度第二導(dǎo)電類型區(qū)形成步驟。在此步驟(S41)中，參考圖9，例如，Al (鋁)離子被注入到包括半導(dǎo)體層12的第二凹部18的第二底壁表面18B的區(qū)域中，從而形成具有ρ型導(dǎo)電性并且延伸到比第一凹部17更深的區(qū)域的高濃度第二導(dǎo)電類型區(qū)16。
[0066]接下來(lái)，作為步驟(S42)，執(zhí)行活化退火步驟。在此步驟(S42)中，通過(guò)加熱襯底10，在上述步驟(S21)和(S41)中注入的雜質(zhì)被活化以在其中注入有雜質(zhì)的區(qū)域中產(chǎn)生所期待的載流子。
[0067]接下來(lái)，作為步驟(S50)，執(zhí)行柵極絕緣膜形成步驟。在此步驟(S50)，參考圖10，例如，通過(guò)在包含氧氣的氣氛中加熱襯底10，由S12 (二氧化硅)制成的柵極絕緣膜20被形成在襯底10的主表面10A、第一凹部17的第一側(cè)壁表面17A和第一底壁表面17B、以及第二凹部18的第二側(cè)壁表面18A和第二底壁表面18B上，并且與襯底10的主表面10A、第一凹部17的第一側(cè)壁表面17A和第一底壁表面17B、以及第二凹部18的第二側(cè)壁表面18A和第二底壁表面18B接觸。
[0068]接下來(lái)，作為步驟(S60)，執(zhí)行柵電極形成步驟。在此步驟(S60)中，參考圖11，例如，使用LP(低壓)CVD方法形成其中添加有雜質(zhì)的多晶硅膜以便填充第一凹部17。以這樣的方式，柵電極30被設(shè)置在柵極絕緣膜20上并且與柵極絕緣膜20接觸。
[0069]接下來(lái)，作為步驟(S70)，執(zhí)行歐姆電極形成步驟。在此步驟(S70)中，首先從其中要形成歐姆電極40的區(qū)域去除柵極絕緣膜20，從而形成暴露源極區(qū)15、體區(qū)14、以及高濃度第二導(dǎo)電類型區(qū)16的區(qū)域。然后，在此區(qū)域中，形成由例如Ni制成的金屬膜。同樣地，由Ni制成的金屬膜被形成在基礎(chǔ)襯底11的主與主表面IlA相反的表面IlB上。然后，通過(guò)加熱金屬膜，金屬膜的至少一部分被切割，從而形成都被電連接到襯底10的歐姆電極50和漏電極70。
[0070]接下來(lái)，作為步驟(S80)，執(zhí)行層間絕緣膜形成步驟。在此步驟(S80)中，參考圖12，層間絕緣膜40被形成在柵極絕緣膜20和柵電極30上。
[0071]接下來(lái)，作為步驟(S90)，執(zhí)行焊盤電極形成步驟。在此步驟(S90)中，參考圖1，例如，沉積方法被采用以形成是由諸如Al(鋁)的導(dǎo)體制成的源極焊盤電極60，以便覆蓋歐姆電極50和層間絕緣膜40。此外，與源極焊盤電極60 —樣，例如，沉積方法被采用以在漏電極70上形成是由諸如Al (鋁)的導(dǎo)體制成的漏極焊盤電極80。通過(guò)執(zhí)行上述步驟(SlO)至(S90)，MOSFET I被制造，從而完成用于制造第一實(shí)施例中的半導(dǎo)體器件的方法。
[0072]下面描述根據(jù)第一實(shí)施例的半導(dǎo)體器件的功能和作用。
[0073]根據(jù)本發(fā)明的實(shí)施例中的MOSFET 1，當(dāng)在平面圖中看時(shí)，在介于第一凹部17和與第一凹部17相鄰的另一第一凹部17之間的區(qū)域中，在第一凹部17介于之間的情況下彼此面對(duì)的源極區(qū)15的部分被相互連接。因此，通過(guò)提供與在第一凹部17介于之間的情況下彼此面對(duì)的源極區(qū)15的部分中的一個(gè)接觸的歐姆電極50，在沒(méi)有為其其它部分提供歐姆電極50的情況下，電流能夠流入源極區(qū)15的所有部分。結(jié)果，能夠減小被提供有歐姆電極50的單元的數(shù)目，從而實(shí)現(xiàn)單元的尺寸減小。
[0074]第一實(shí)施例中的MOSFET I的襯底10進(jìn)一步被提供有具有第二側(cè)壁表面18A的第二凹部18，并且歐姆電極50被提供為與第二凹部18的第二側(cè)壁表面18A接觸。因此，被提供有歐姆電極50的單元和其中形成溝道的單元被獨(dú)立地提供，從而實(shí)現(xiàn)單元的尺寸減小。
[0075]第一實(shí)施例中的MOSFET I進(jìn)一步包括與歐姆電極50接觸的高濃度第二導(dǎo)電類型區(qū)16和體區(qū)14。因此，體區(qū)14的電勢(shì)能夠被固定到所期待的值。
[0076]此外，在第一實(shí)施例中的MOSFET I中，高濃度第二導(dǎo)電類型區(qū)16的底表面16B被設(shè)置在相對(duì)于第一凹部17的底表面17B更加遠(yuǎn)離一個(gè)主體表面1A的位置處。因此，耗盡層從在高濃度第二導(dǎo)電類型區(qū)16和第一導(dǎo)電類型的漂移區(qū)13之間的pn結(jié)延伸，從而緩和第一凹部17的第一底壁表面17B的電場(chǎng)集中。
[0077]此外，在第一實(shí)施例中的MOSFET I中，當(dāng)在平面圖中看時(shí)，在介于第一凹部17和與第一凹部17相鄰的另一凹部17之間的區(qū)域中，在第一凹部17介于之間的情況下彼此面對(duì)的體區(qū)14的部分被彼此連接。因此，能夠緩和在形成第一凹部17的第一側(cè)壁表面17A的兩個(gè)相鄰的第一側(cè)壁表面17A之間的邊界中的電場(chǎng)集中。此外，源極區(qū)15和體區(qū)14也被形成而且在介于相鄰的第一凹部17之間的區(qū)域中，從而增加能夠被用作溝道的區(qū)域。因此，能夠減小導(dǎo)通電阻。
[0078](第二實(shí)施例)
[0079]下面描述本發(fā)明的另一實(shí)施例，S卩，第二實(shí)施例。首先，下面描述用作根據(jù)第二實(shí)施例的半導(dǎo)體器件的MOSFET 2的結(jié)構(gòu)。參考圖14，MOSFET 2基本上具有與第一實(shí)施例的MOSFET I相同的結(jié)構(gòu)。然而，MOSFET 2不同于MOSFET I之處在于MOSFET 2包括如在圖14中所示的接觸單元18C和溝道單元17C之間的無(wú)源單元19C。要注意的是，無(wú)源單元19C指的是主要具有電場(chǎng)緩和功能的單元。
[0080]參考圖15，除了第一凹部17和第二凹部18之外，襯底10被提供有第三凹部19，該第三凹部19在主表面19A處開(kāi)口。第三凹部19具有第三側(cè)壁表面19A和第三底壁表面19B。在第二實(shí)施例中，從襯底10的主表面1A到第三底壁表面19B的距離基本上與從襯底10的主表面10到第一底壁表面17B的距離相同。從襯底10的主表面1A到第三底壁表面19B的距離可能比從襯底10的主表面1A到第一底壁表面17B的距離長(zhǎng)。
[0081]參考圖13，電場(chǎng)緩和區(qū)35被設(shè)置為與第三側(cè)壁表面19A和第三底壁表面19B接觸。電場(chǎng)緩和區(qū)35具有與體區(qū)14的導(dǎo)電類型相同的導(dǎo)電類型，并且具有比體區(qū)14的雜質(zhì)濃度高的雜質(zhì)濃度。此外，電場(chǎng)緩和區(qū)35與源極區(qū)15、體區(qū)14、以及漂移區(qū)13接觸。此外，電場(chǎng)緩和區(qū)35的底表面35B被設(shè)置在相對(duì)于第一凹部17的第一底壁表面17B更加遠(yuǎn)離襯底10的主表面1A的位置處。換言之，電場(chǎng)緩和區(qū)35的底表面35B被設(shè)置為更加靠近相對(duì)于第一底壁表面的漏電極70。
[0082]在第三凹部19中，絕緣膜20被形成為與第三側(cè)壁表面19A和第三底壁表面19B接觸。絕緣膜20是例如Si02。第三凹部19沒(méi)有被提供有柵電極30，不同于第一凹部17。第三凹部17被填充有絕緣膜20、40。因此，沒(méi)有溝道被形成在具有第三凹部19的單元(無(wú)源單元19C)中。
[0083]參考圖14，在第二實(shí)施例的MOSFET 2中，無(wú)源單元19C被周期性地提供為與接觸單元18C相鄰。無(wú)源單元19C的數(shù)目小于溝道單元17C的數(shù)目，并且接觸單元18C的數(shù)目也小于溝道單元17C的數(shù)目。如在圖15中所示，當(dāng)在平面圖中看實(shí)施例的MOSFET 2時(shí)，五個(gè)溝道單元17C和一個(gè)無(wú)源單元19C被設(shè)置在一個(gè)接觸單元18C周圍。假定一個(gè)接觸單元18C、五個(gè)溝道單元17C、以及一個(gè)無(wú)源單元19C是一個(gè)單位，當(dāng)在平面圖中看時(shí)，第二實(shí)施例的MOSFET 2具有布置了這樣的單元而在其間沒(méi)有空間的結(jié)構(gòu)。
[0084]下面描述用于制造用作第二實(shí)施例的半導(dǎo)體器件的MOSFET 2的方法。用于制造第二實(shí)施例中的MOSFET 2的方法基本上與用于制造第一實(shí)施例的MOSFET I的方法相同。然而，用于制造MOSFET 2的方法不同于用于制造MOSFET I的方法，不同之處在于用于制造MOSFET 2的方法包括形成電場(chǎng)緩和區(qū)35的步驟。
[0085]例如，在執(zhí)行活化退火步驟(S42)之后，執(zhí)行電場(chǎng)緩沖區(qū)域形成步驟。在此步驟中，Al (鋁)離子被注入到在包括第三凹部19的第三側(cè)壁表面19A和第三底壁表面19B的區(qū)域處的半導(dǎo)體層12，從而形成延伸到比第一凹部17的第一底壁表面17B更深的區(qū)域的電場(chǎng)緩和區(qū)35。
[0086]下面描述根據(jù)第二實(shí)施例的半導(dǎo)體器件的功能和作用。
[0087]根據(jù)第二實(shí)施例中的MOSFET 2，襯底10進(jìn)一步包括具有第二導(dǎo)電類型并且被設(shè)置為與第三凹部19的第三側(cè)壁表面19A和體區(qū)14接觸的電場(chǎng)緩和區(qū)35。通過(guò)提供在電場(chǎng)緩和中專門化的單元，能夠更加穩(wěn)固地抑制電場(chǎng)集中。
[0088]在根據(jù)第二實(shí)施例的MOSFET 2中，電場(chǎng)緩和區(qū)35的底表面35B被設(shè)置在相對(duì)于第一凹部17的底表面17B更加遠(yuǎn)離一個(gè)主表面1A的位置處。因此，耗盡層從在第二導(dǎo)電類型的電場(chǎng)緩和區(qū)35和第一導(dǎo)電類型的漂移區(qū)13之間的pn結(jié)延伸，從而緩和對(duì)第一凹部17的第一底壁表面17B的電場(chǎng)集中。
[0089]在此公開(kāi)的實(shí)施例在任何方面是說(shuō)明性的并且是非限制性的。本發(fā)明的范圍通過(guò)權(quán)利要求的范圍而不是在上面描述的實(shí)施例來(lái)限定，并且旨在包括等效于權(quán)利要求的范圍內(nèi)的意義和范圍的任何修改。
[0090]工業(yè)適用性
[0091]本發(fā)明的半導(dǎo)體器件可特別地有利地應(yīng)用于被要求允許尺寸減小的半導(dǎo)體器件。
[0092]附圖標(biāo)記列表:
[0093]I, 2 =MOSFET ；10:襯底；11:基礎(chǔ)襯底；10A, 11A, IlB:主表面；12:半導(dǎo)體層；13:漂移區(qū)；14:體區(qū)；15:源極區(qū)；16:高濃度第二導(dǎo)電類型區(qū)；16B:底表面；17:第一凹部；17A:第一側(cè)壁表面；17B:第一底壁表面；17C:溝道單元；18:第二凹部；18A:第二側(cè)壁表面；18B:第二底壁表面；18C:接觸單元；19:第三凹部；19A:第三側(cè)壁表面；19B:第三底壁表面；19C:無(wú)源單元；20:柵極絕緣膜；30:柵電極；35:電場(chǎng)緩和區(qū)；40:層間絕緣膜；50:歐姆電極；60:源極焊盤電極；70:漏電極；80:漏極焊盤電極；90:掩膜。
【權(quán)利要求】
1.一種半導(dǎo)體器件,包括: 襯底，所述襯底是由化合物半導(dǎo)體制成并且具有多個(gè)第一凹部，所述多個(gè)第一凹部中的每一個(gè)在其一個(gè)主表面處開(kāi)口并且具有第一側(cè)壁表面； 柵極絕緣膜，所述柵極絕緣膜被設(shè)置在所述第一側(cè)壁表面上并且與所述第一側(cè)壁表面接觸；以及 柵電極，所述柵電極被設(shè)置在所述柵極絕緣膜上并且與所述柵極絕緣膜接觸； 所述襯底包括: 源極區(qū)，當(dāng)所述源極區(qū)具有第一導(dǎo)電類型，并且當(dāng)在沿著厚度方向的橫截面中看時(shí)，被設(shè)置為暴露在所述第一側(cè)壁表面處并且在第一凹部介于之間的情況下面對(duì)本身；和 體區(qū)，所述體區(qū)具有第二導(dǎo)電類型，并且當(dāng)從所述源極區(qū)看時(shí)，被設(shè)置為在與所述一個(gè)主表面相反的一側(cè)與所述源極區(qū)接觸，以便暴露在所述第一側(cè)壁表面處并且在所述第一凹部介于之間的情況下面對(duì)本身， 當(dāng)在平面圖中看時(shí)，在介于所述第一凹部和與所述第一凹部相鄰的另一第一凹部之間的區(qū)域中，在所述第一凹部介于之間的情況下彼此面對(duì)的所述源極區(qū)的各部分被相互連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中 所述襯底進(jìn)一步被提供有具有第二側(cè)壁表面的第二凹部，并且 所述源極區(qū)暴露在所述第二側(cè)壁表面處， 所述半導(dǎo)體器件進(jìn)一步包括歐姆電極，所述歐姆電極被形成在所述第二側(cè)壁表面上并且與所述源極區(qū)歐姆接觸。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，進(jìn)一步包括高濃度第二導(dǎo)電類型區(qū)，所述高濃度第二導(dǎo)電類型區(qū)與所述歐姆電極和所述體區(qū)接觸。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述高濃度第二導(dǎo)電類型區(qū)具有底表面，所述底表面被設(shè)置在相對(duì)于所述第一凹部的第一底壁表面更加遠(yuǎn)離所述一個(gè)主表面的位置處。
5.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的半導(dǎo)體器件，其中，當(dāng)在平面圖中看時(shí)，在介于所述第一凹部和與所述第一凹部相鄰的另一第一凹部之間的區(qū)域中，在所述第一凹部介于之間的情況下彼此面對(duì)的所述體區(qū)的各部分被相互連接。
6.根據(jù)權(quán)利要求1至5中的任一項(xiàng)所述的半導(dǎo)體器件，其中 所述襯底進(jìn)一步被提供有第三凹部，所述第三凹部在所述一個(gè)主表面處開(kāi)口并且具有第三側(cè)壁表面，并且 所述襯底進(jìn)一步包括電場(chǎng)緩和區(qū)，所述電場(chǎng)緩和區(qū)具有第二導(dǎo)電類型并且被設(shè)置為與所述第三凹部的所述第三側(cè)壁表面和所述體區(qū)接觸。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述電場(chǎng)緩和區(qū)具有相對(duì)于所述第一凹部的第一底壁表面被設(shè)置在更加遠(yuǎn)離所述一個(gè)主表面的位置處的底表面。
【文檔編號(hào)】H01L29/12GK104185901SQ201380014966
【公開(kāi)日】2014年12月3日 申請(qǐng)日期:2013年4月5日 優(yōu)先權(quán)日:2012年5月18日
【發(fā)明者】增田健良, 和田圭司, 日吉透 申請(qǐng)人:住友電氣工業(yè)株式會(huì)社