集成電路結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型的實(shí)施例涉及一種集成電路結(jié)構(gòu)，包括：經(jīng)過在襯底上的薄掩埋氧化物上面的有源半導(dǎo)體層形成的隔離溝槽；以及所述有源半導(dǎo)體層的向所述隔離溝槽中延伸的橫向外延生長區(qū)域。
【專利說明】集成電路結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型主要地涉及制作絕緣體上硅集成電路，并且更具體地涉及避免與半導(dǎo)體絕緣體上硅集成電路中的襯底的與接觸有關(guān)的短接。
【背景技術(shù)】
[0002]由于典型的基于絕緣體上硅(SOI)的晶體管制作工藝需要有限的氫氟(HF)酸預(yù)算，因此在薄掩埋氧化物(BOX)的情況下，尤其對于超薄本體和BOX(UTBB)襯底而言，可能在斷片(divot)完全或者部分暴露襯底。這可能經(jīng)過在淺溝槽隔離(STI)之上穿過的并且連接源極/漏極(S/D)與襯底的未對準(zhǔn)接觸引起SOI/襯底短接。由于薄Β0Χ，因此接觸蝕刻具有很有限度的余地。
[0003]因此在本領(lǐng)域中需要改進(jìn)對由于未對準(zhǔn)接觸經(jīng)過掩埋氧化物穿透所致的從源極/漏極區(qū)域到襯底的短接的防范。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型的一些實(shí)施例旨在至少部分地解決上述技術(shù)問題。
[0005]根據(jù)本實(shí)用新型的一個(gè)方面，提供一種集成電路結(jié)構(gòu)，包括:經(jīng)過在襯底上的薄掩埋氧化物上面的有源半導(dǎo)體層形成的隔離溝槽；以及所述有源半導(dǎo)體層的向所述隔離溝槽中延伸的橫向外延生長區(qū)域。
[0006]優(yōu)選地，所述橫向外延生長區(qū)域向所述隔離溝槽中突出至如下橫向距離，所述橫向距離足以防止在沿著所述橫向外延生長區(qū)域穿過的傳導(dǎo)材料與所述襯底的側(cè)壁之間的接觸。
[0007]優(yōu)選地，所述橫向外延生長區(qū)域突出至約5納米的橫向距離。
[0008]優(yōu)選地，集成電路結(jié)構(gòu)還包括:電介質(zhì)，所述電介質(zhì)填充所述隔離溝槽的在所述橫向外延生長區(qū)域周圍的部分。
[0009]優(yōu)選地，填充所述隔離溝槽的在所述橫向外延生長區(qū)域周圍的部分的所述電介質(zhì)接觸所述襯底的側(cè)壁。
[0010]優(yōu)選地，集成電路結(jié)構(gòu)還包括:在所述有源半導(dǎo)體層上的焊盤氧化物和焊盤氮化物，所述隔離溝槽經(jīng)過所述焊盤氧化物和所述焊盤氮化物延伸，其中所述橫向外延生長從所述有源半導(dǎo)體層的被所述隔離溝槽暴露的邊緣突出。
[0011]優(yōu)選地，集成電路結(jié)構(gòu)還包括:在所述有源半導(dǎo)體層的包括所述橫向外延生長區(qū)域的部分上形成的源極/漏極區(qū)域。
[0012]優(yōu)選地，集成電路結(jié)構(gòu)還包括:在所述隔離溝槽中的保形襯墊；以及有機(jī)電介質(zhì)，所述有機(jī)電介質(zhì)填充所述隔離溝槽的未填充部分至所述有源半導(dǎo)體層以下的水平面。
[0013]經(jīng)過在襯底上的掩埋氧化物上面的有源硅層向襯底中并且經(jīng)過有源硅層上的任何焊盤電介質(zhì)蝕刻隔離溝槽。有源硅層的橫向外延生長向隔離溝槽中形成突出物至至少約5納米的橫向距離，并且用電介質(zhì)填充隔離溝槽的在突出物周圍的部分。在有源硅層的包括電介質(zhì)的部分上形成凸起源極/漏極區(qū)域。作為結(jié)果，在凸起源極/漏極區(qū)域的邊緣周圍穿過的未對準(zhǔn)接觸在隔離溝槽中保持從襯底的側(cè)壁間隔開。
[0014]在進(jìn)行以下具體描述之前，闡述貫穿本專利文獻(xiàn)使用的某些字眼和短語的定義可以是有利的:術(shù)語“包括”及其派生詞意味著包括而不限于；術(shù)語“或者”為包含意義，
這意味著和/或；短語“與......關(guān)聯(lián)”和“與之關(guān)聯(lián)”及其派生短語可以意味著包括、
在......內(nèi)包括、與......互連、包含、在......內(nèi)包含、連接到或者與......連接、耦
合到或者與......耦合、與......可連通、與......配合、交織、并置、與......鄰近、限
制于或者由......限制、具有、具有......性質(zhì)等；并且術(shù)語“控制器”意味著控制至少一
個(gè)操作的任何設(shè)備、系統(tǒng)或者其部分，可以在硬件、固件或者軟件或者它們中的至少兩項(xiàng)的某一組合中實(shí)施這樣的設(shè)備。應(yīng)當(dāng)注意，無論本地還是遠(yuǎn)程都可以集中或者分布與任何特定控制器關(guān)聯(lián)的功能。貫穿本專利文獻(xiàn)提供用于某些字眼和短語的定義，本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，在如果不是多數(shù)則為許多實(shí)例中，這樣的定義適用于這樣定義的字眼和短語的先前以及將來使用。
[0015]通過使用根據(jù)本實(shí)用新型的一些實(shí)施例的技術(shù)方案，可以至少部分地解決前述技術(shù)問題并且獲得相應(yīng)的技術(shù)效果。
【專利附圖】

【附圖說明】
[0016]為了更完整理解本公開內(nèi)容及其優(yōu)點(diǎn)，現(xiàn)在參照結(jié)合附圖進(jìn)行的以下描述，在附圖中，相似標(biāo)號代表相似部分。
[0017]圖1是根據(jù)本公開內(nèi)容的一個(gè)實(shí)施例的半導(dǎo)體集成電路結(jié)構(gòu)的部分的截面圖，該結(jié)構(gòu)使用側(cè)向外延來避免與襯底的與接觸有關(guān)的短接；并且
[0018]圖2A至圖2K是根據(jù)本公開內(nèi)容的一個(gè)實(shí)施例的在使用側(cè)向外延以避免與襯底的與接觸有關(guān)的短接期間半導(dǎo)體集成電路的部分的截面圖；并且
[0019]圖3是圖示根據(jù)本公開內(nèi)容的一個(gè)實(shí)施例的使用側(cè)向外延以避免與襯底的與接觸有關(guān)的短接的工藝的高級流程圖。
【具體實(shí)施方式】
[0020]本專利文獻(xiàn)中的以下討論的圖1至圖3以及用來描述本公開內(nèi)容的原理的各種實(shí)施例僅為舉例說明而不應(yīng)以任何方式解釋為限制公開內(nèi)容的范圍。本領(lǐng)域技術(shù)人員將理解，可以在任何適當(dāng)布置的系統(tǒng)中實(shí)施本公開內(nèi)容的原理。
[0021 ] 在一個(gè)集成電路結(jié)構(gòu)的截面中，具有與UTBB襯底的接觸短接，其中，豎直接觸與源極/漏極區(qū)域中未對準(zhǔn)，并且穿透薄BOX以接觸在薄BOX以下的STI和襯底的側(cè)壁二者，從而使源極/漏極與襯底短接。
[0022]圖1是根據(jù)本公開內(nèi)容的一個(gè)實(shí)施例的半導(dǎo)體集成電路結(jié)構(gòu)的部分的截面圖，該結(jié)構(gòu)使用側(cè)向外延來避免與襯底的與接觸有關(guān)的短接。集成電路結(jié)構(gòu)200包括形成有薄BOX層202和STI區(qū)域203的襯底(例如p型區(qū)域)201。在BOX層202上形成半導(dǎo)體(例如硅)層204，并且通過側(cè)向外延來生長突出物205以延伸穿過BOX層202的邊緣并且在STI區(qū)域203的部分之上懸置。在半導(dǎo)體層204上(包括在突出物205上)形成與柵極(在圖1的示例中包括柵極電極、阻擋層和柵極絕緣體)和相接側(cè)壁間隔物208 (在圖1中圖示為包括多層)相鄰的凸起源極/漏極區(qū)域206。
[0023]在接觸209與相應(yīng)源極/漏極區(qū)域206未對準(zhǔn)時(shí)，接觸的向下延伸至(或者甚至進(jìn)入)STI區(qū)域203的部分210未接觸襯底210。突出物205提供在源極/漏極區(qū)域206的邊緣與襯底201的側(cè)壁之間的橫向間隔(在與STI區(qū)域203的界面)。作為結(jié)果，未出現(xiàn)從源極/漏極區(qū)域到襯底的短接。突出物205通過側(cè)向外延而產(chǎn)生的橫向距離即使對于薄BOX層202仍然允許數(shù)量隨著側(cè)向外延而顯著增加的接觸反應(yīng)離子蝕刻(RIE)過蝕刻。
[0024]圖2A至圖2K是根據(jù)本公開內(nèi)容的一個(gè)實(shí)施例的在使用側(cè)向外延以避免與襯底的與接觸有關(guān)的短接的工藝期間半導(dǎo)體集成電路的部分的截面圖。圖3是圖示根據(jù)本公開內(nèi)容的一個(gè)實(shí)施例的使用側(cè)向外延以避免與襯底的與接觸有關(guān)的短接的工藝的高級流程圖。盡管僅圖示晶體管區(qū)域，但是本領(lǐng)域技術(shù)人員將理解，在集成電路裸片上和在晶片內(nèi)的許多不同裸片上為許多不同晶體管使用相同工藝并行形成相同結(jié)構(gòu)。
[0025]本領(lǐng)域技術(shù)人員將認(rèn)識到，圖2A至圖2K的結(jié)構(gòu)盡管一般被繪制用于圖示近似相對尺寸或者尺度、但是未按比例繪制。本領(lǐng)域技術(shù)人員還將認(rèn)識到，在附圖中未圖示或者這里未描述用于形成集成電路的完全工藝和關(guān)聯(lián)結(jié)構(gòu)。取而代之，為了簡化和清楚，僅描繪和描述如本公開內(nèi)容特有的或者為了理解本公開內(nèi)容而必需的用于形成集成電路和關(guān)聯(lián)結(jié)構(gòu)的工藝這么多。此外，雖然在附圖中圖示并且這里描述各種步驟，但是未暗示關(guān)于這樣的步驟的順序或者存在或者不存在居間步驟的限制。除非明確指定，僅出于說明的目的而而這樣完成被描繪或者描述為依次的步驟而未排除如果未完全則至少部分以并行或者重疊方式實(shí)際執(zhí)行相應(yīng)步驟這樣的可能性。
[0026]首先參照圖2A，工藝400始于集成電路結(jié)構(gòu)300包括摻雜半導(dǎo)體區(qū)域301 (例如P型半導(dǎo)體材料)、在半導(dǎo)體區(qū)域301上的BOX層302、在BOX層302上形成的有源半導(dǎo)體層303 (例如未摻雜硅)以及在有源半導(dǎo)體層303上形成的焊盤氧化物304和焊盤氮化物305。如圖2B中所示，運(yùn)用光刻和優(yōu)選定向蝕刻(例如RIE)形成用于STI區(qū)域的溝槽(步驟401)。然后如圖2C中所示在溝槽中沉積保形襯墊306 (步驟402)。
[0027]如圖2D中所示，用有機(jī)電介質(zhì)層(0DL)307填充蝕刻的溝槽的剩余未填充部分(步驟403)。然后如圖2E中所示，去除ODL至有源半導(dǎo)體層303的下邊界以下(步驟404)。如圖2F中所示，去除襯墊306的在0DL307的水平面上方的部分(步驟405)，并且如圖2G中所示，剝離剩余ODL材料(步驟406)。然后如圖2H中所示,執(zhí)行側(cè)向或者橫向娃外延(步驟407)以從有源半導(dǎo)體層303向溝槽中生長突出物308。生長突出物308至充分橫向距離以引起懸置，該懸置排除向下穿過突出物308的末端的任何傳導(dǎo)材料與襯底301的側(cè)壁的物理接觸。然后如圖21中所示，執(zhí)行溝槽內(nèi)的剩余襯墊材料的可選去除(步驟408)。
[0028]然后如圖2J中所示，用電介質(zhì)309填充STI溝槽并且執(zhí)行化學(xué)機(jī)械拋光(CMP)以平坦化集成電路結(jié)構(gòu)300的上表面(步驟409)。然后如圖2K中所示，從有源半導(dǎo)體材料303的表面去除焊盤氧化物304和焊盤氮化物305 (步驟410)。然后可以如以上描述的那樣形成柵極結(jié)構(gòu)、側(cè)壁間隔物和凸起源極/漏極區(qū)域、繼而為與凸起源極/漏極區(qū)域中的至少一個(gè)區(qū)域的接觸。
[0029]本公開內(nèi)容運(yùn)用有源圖案化和RIE以在與STI區(qū)域的界面掩蔽硅。硅的橫向外延僅在未掩蔽區(qū)域上、在這一,清況下僅在有源區(qū)域周圍形成。僅約5納米(nm)的橫向外延足以防范在源極/漏極區(qū)域與襯底之間的接觸短接。本公開內(nèi)容的解決方案提供良好均勻性和厚度控制，并且在仍然保持相同隔離性質(zhì)之時(shí)用外延擴(kuò)大有源區(qū)域。如果有則僅需現(xiàn)有制作工藝的少量修改。
[0030] 雖然已經(jīng)用一個(gè)示例實(shí)施例描述本公開內(nèi)容，但是可以讓本領(lǐng)域技術(shù)人員想到各種改變和修改。旨在于本公開內(nèi)容涵蓋如落入所附權(quán)利要求的范圍內(nèi)的這樣的改變和修改。
【權(quán)利要求】
1.一種集成電路結(jié)構(gòu)，其特征在于，包括: 經(jīng)過在襯底上的薄掩埋氧化物上面的有源半導(dǎo)體層形成的隔離溝槽；以及 所述有源半導(dǎo)體層的向所述隔離溝槽中延伸的橫向外延生長區(qū)域。
2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，所述橫向外延生長區(qū)域向所述隔離溝槽中突出至如下橫向距離，所述橫向距離足以防止在沿著所述橫向外延生長區(qū)域穿過的傳導(dǎo)材料與所述襯底的側(cè)壁之間的接觸。
3.根據(jù)權(quán)利要求2所述的集成電路結(jié)構(gòu)，其特征在于，所述橫向外延生長區(qū)域突出至約5納米的橫向距離。
4.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，還包括: 電介質(zhì)，所述電介質(zhì)填充所述隔離溝槽的在所述橫向外延生長區(qū)域周圍的部分。
5.根據(jù)權(quán)利要求4所述的集成電路結(jié)構(gòu)，其特征在于，填充所述隔離溝槽的在所述橫向外延生長區(qū)域周圍的部分的所述電介質(zhì)接觸所述襯底的側(cè)壁。
6.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，還包括: 在所述有源半導(dǎo)體層上的焊盤氧化物和焊盤氮化物，所述隔離溝槽經(jīng)過所述焊盤氧化物和所述焊盤氮化物延伸，其中所述橫向外延生長從所述有源半導(dǎo)體層的被所述隔離溝槽暴露的邊緣突出。
7.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，還包括: 在所述有源半導(dǎo)體層的包括所述橫向外延生長區(qū)域的部分上形成的源極/漏極區(qū)域。
8.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，還包括: 在所述隔離溝槽中的保形襯墊；以及 有機(jī)電介質(zhì)，所述有機(jī)電介質(zhì)填充所述隔離溝槽的未填充部分至所述有源半導(dǎo)體層以下的水平面。
【文檔編號】H01L27/12GK203721726SQ201320516896
【公開日】2014年7月16日 申請日期:2013年8月21日 優(yōu)先權(quán)日:2012年10月9日
【發(fā)明者】N·勞貝特, 柳青, S·波諾斯 申請人:意法半導(dǎo)體公司, 國際商業(yè)機(jī)器公司