陣列基板和顯示裝置制造方法
【專利摘要】本實(shí)用新型公開了一種陣列基板和顯示裝置，該陣列基板包括：襯底基板和形成于所述襯底基板上的像素區(qū)和周邊區(qū)，所述周邊區(qū)位于所述像素區(qū)的周邊，所述像素區(qū)包括：非晶硅薄膜晶體管，所述周邊區(qū)包括：低溫多晶硅結(jié)構(gòu)。所述顯示裝置，包括上述陣列基板。本實(shí)用新型提供的陣列基板和顯示裝置的技術(shù)方案中，陣列基板包括襯底基板和形成于襯底基板上的像素區(qū)和周邊區(qū)，周邊區(qū)位于像素區(qū)的周邊，像素區(qū)包括非晶硅薄膜晶體管，周邊區(qū)包括低溫多晶硅結(jié)構(gòu)，由于像素區(qū)采用了非晶硅薄膜晶體管，因此克服了現(xiàn)有技術(shù)中低溫多晶硅陣列基板存在的像素區(qū)漏電流過大的問題，從而降低了像素區(qū)的漏電流。周邊區(qū)中設(shè)置了LTPS結(jié)構(gòu)，從而實(shí)現(xiàn)了顯示裝置的窄邊框設(shè)計(jì)。
【專利說明】陣列基板和顯示裝置
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及顯示【技術(shù)領(lǐng)域】，特別涉及一種陣列基板和顯示裝置。
【背景技術(shù)】
[0002]在顯示【技術(shù)領(lǐng)域】，非晶娃(a-Si)技術(shù)和低溫多晶娃(Low TemperaturePoly-silicon，簡(jiǎn)稱:LTPS)技術(shù)應(yīng)用較為廣泛。其中，隨著顯示技術(shù)的發(fā)展，LTPS技術(shù)憑借其高效能和高清晰的特點(diǎn)，得到了越來越廣泛的應(yīng)用。
[0003]現(xiàn)有技術(shù)中，當(dāng)采用LTPS技術(shù)制成陣列基板時(shí)，其像素區(qū)存在漏電流過大的問題；當(dāng)采用非晶硅(a-Si)技術(shù)制成陣列基板時(shí)，其周邊區(qū)的構(gòu)圖結(jié)構(gòu)使得顯示裝置難以實(shí)現(xiàn)窄邊框設(shè)計(jì)。
[0004]綜上所述，現(xiàn)有技術(shù)中還沒有一種在降低像素區(qū)漏電流的同時(shí)能夠使得顯示裝置實(shí)現(xiàn)窄邊框設(shè)計(jì)的技術(shù)方案。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型提供一種陣列基板和顯示裝置，用于降低像素區(qū)的漏電流，并實(shí)現(xiàn)顯示裝置的窄邊框設(shè)計(jì)。
[0006]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種陣列基板，包括:襯底基板和形成于所述襯底基板上的像素區(qū)和周邊區(qū)，所述周邊區(qū)位于所述像素區(qū)的周邊，所述像素區(qū)包括:非晶硅薄膜晶體管，所述周邊區(qū)包括:低溫多晶硅結(jié)構(gòu)。
[0007]可選地，所述非晶硅薄膜晶體管包括底柵型非晶硅薄膜晶體管。
[0008]可選地，所述低溫多晶硅結(jié)構(gòu)包括低溫多晶硅薄膜晶體管。
[0009]可選地，所述低溫多晶硅薄膜晶體管包括頂柵型低溫多晶硅薄膜晶體管。
[0010]可選地，所述襯底基板上形成有緩沖層，所述緩沖層位于所述像素區(qū)和所述周邊區(qū)。
[0011]可選地，所述非晶硅薄膜晶體管包括非晶硅有源層圖形，所述低溫多晶硅薄膜晶體管包括低溫多晶硅有源層圖形，所述非晶硅有源層圖形和所述低溫多晶硅有源層圖形同層設(shè)置。
[0012]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種顯示裝置，包括:上述陣列基板。
[0013]本實(shí)用新型具有以下有益效果:
[0014]本實(shí)用新型提供的陣列基板和顯示裝置的技術(shù)方案中，陣列基板包括襯底基板和形成于襯底基板上的像素區(qū)和周邊區(qū)，周邊區(qū)位于像素區(qū)的周邊，像素區(qū)包括a-si薄膜晶體管，周邊區(qū)包括LTPS結(jié)構(gòu)，由于像素區(qū)采用了 a-si薄膜晶體管，因此克服了現(xiàn)有技術(shù)中LTPS陣列基板存在的像素區(qū)漏電流過大的問題，從而降低了像素區(qū)的漏電流。周邊區(qū)中設(shè)置了 LTPS結(jié)構(gòu)，從而實(shí)現(xiàn)了顯示裝置的窄邊框設(shè)計(jì)。
【專利附圖】

【附圖說明】[0015]圖1為本實(shí)用新型實(shí)施例一提供的一種陣列基板的結(jié)構(gòu)示意圖；[0016]圖2為本實(shí)用新型實(shí)施例三提供的一種陣列基板的制造方法的流程圖[0017]圖3a為實(shí)施例三三中形成a-Si薄膜晶體管的柵極的示意圖；[0018]圖3b為實(shí)施例三三中形成柵絕緣層的示意圖；[0019]圖3c為實(shí)施例三三中形成a-Si材料層的示意圖；[0020]圖3d為實(shí)施例三三中形成LTPS材料層的示意圖；[0021]圖3e為實(shí)施例三三中形成a-Si圖形和LTPS圖形的示意圖；[0022]圖3f為實(shí)施例三中形成柵絕緣圖形的示意圖；[0023]圖3g為實(shí)施例三三中形成LTPS薄膜晶體管的柵極的示意圖；[0024]圖3h為實(shí)施例三三中形成LDD圖形的示意圖；[0025]圖3i為實(shí)施例三中形成η型摻雜圖形的示意圖；[0026]圖3j為實(shí)施例三三中形成P型摻雜圖形的示意圖；[0027]圖3k為實(shí)施例三三中形成ILD圖形的示意圖；[0028]圖31為實(shí)施例二中形成源極、漏極和源漏極圖形的不意圖；[0029]圖3m為實(shí)施例三中形成鈍化層的示意圖。
【具體實(shí)施方式】
[0030]為使本領(lǐng)域的技術(shù)人員更好地理解本實(shí)用新型的技術(shù)方案，下面結(jié)合附圖對(duì)本實(shí)用新型提供的陣列基板和顯示裝置進(jìn)行詳細(xì)描述。
[0031]圖1為本實(shí)用新型實(shí)施例一提供的一種陣列基板的結(jié)構(gòu)示意圖，如圖1所示，該陣列基板包括:襯底基板I和形成于襯底基板I上的像素區(qū)和周邊區(qū)，周邊區(qū)位于像素區(qū)的周邊，像素區(qū)包括:非晶硅(a-Si)薄膜晶體管，周邊區(qū)包括:低溫多晶硅(LTPS)結(jié)構(gòu)。
[0032]需要說明的是:圖1中的像素區(qū)和周邊區(qū)均僅畫出了部分結(jié)構(gòu)，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)清楚圖1中所畫像素區(qū)和周邊區(qū)均不應(yīng)成為對(duì)像素區(qū)結(jié)構(gòu)和周邊區(qū)結(jié)構(gòu)的限制；另外，圖1中的虛線僅為了能夠清楚的`表示出像素區(qū)和周邊區(qū)，并非陣列基板結(jié)構(gòu)的一部分。
[0033]本實(shí)施例中，優(yōu)選地，a-Si薄膜晶體管包括底柵型a-Si薄膜晶體管，LTPS結(jié)構(gòu)包括LTPS薄膜晶體管。其中，LTPS薄膜晶體管包括頂柵型LTPS薄膜晶體管。
[0034]在實(shí)際應(yīng)用中，可選地，a-Si薄膜晶體管還可以包括:頂柵型薄膜晶體管，而LTPS薄膜晶體管還可以包括:底柵型LTPS薄膜晶體管。
[0035]本實(shí)施例中，a-Si薄膜晶體管包括a-Si有源層圖形，LTPS薄膜晶體管包括LTPS有源層圖形。優(yōu)選地，a-Si有源層圖形和LTPS有源層圖形同層設(shè)置。
[0036]可選地，襯底基板I上形成有緩沖層2，緩沖層2位于像素區(qū)和周邊區(qū)。緩沖層2可有效提高LTPS薄膜晶體管的性能。
[0037]本實(shí)施例中，具體地，像素區(qū)可包括:柵線和數(shù)據(jù)線限定的像素單元，像素單元包括:a_Si薄膜晶體管和與該a-Si薄膜晶體管連接的像素電極3。本實(shí)施例中，a_Si薄膜晶體管包括底柵型a-Si薄膜晶體管，具體地，a-Si薄膜晶體管可包括:柵極4、a_Si有源層圖形5、源極6和漏極7，柵極4形成于緩沖層2之上，a-Si有源層圖形5形成于柵極4之上，源極6和漏極7均形成于a-Si有源層圖形5之上，漏極7與像素電極3連接。其中，a-Si有源層圖形5包括:a-Si圖形51和位于a-Si圖形51之上的N+a-Si圖形52和N+a-Si圖形53，源極6位于N+a-Si圖形52之上，漏極7位于N+a-Si圖形53之上，N+a-Si圖形52可減小源極6的接觸電阻，N+a-Si圖形53可減小漏極7的接觸電阻。陣列基板還可包括:柵絕緣層8，柵絕緣層8位于柵極4與a-Si有源層圖形5之間，柵絕緣層8覆蓋整個(gè)襯底基板1，因此柵絕緣層8位于像素區(qū)和周邊區(qū)中，柵絕緣層8可用于保護(hù)像素區(qū)的柵極4并提升LTPS薄膜晶體管的性能。陣列基板還可以包括:鈍化層9，鈍化層9位于源極6和漏極7之上，且覆蓋整個(gè)襯底基板1，因此鈍化層9位于像素區(qū)和周邊區(qū)中。漏極7上方的鈍化層9上設(shè)置有過孔，像素電極3填充于過孔中，以實(shí)現(xiàn)像素電極3與漏極7連接。
[0038]本實(shí)施例中，具體地，周邊區(qū)可包括:LTPS薄膜晶體管10和LTPS薄膜晶體管11。LTPS薄膜晶體管10包括:LTPS有源層圖形101、柵極102、源漏極圖形103和源漏極圖形104，LTPS有源層圖形101位于柵絕緣層8之上，源漏極圖形103和源漏極圖形104位于LTPS有源層圖形101之上，柵極102位于LTPS有源層圖形101之上，且柵極102位于源漏極圖形103和源漏極圖形104之間。LTPS有源層圖形101包括:LTPS子圖形1011、位于LTPS子圖形1011兩側(cè)的η型摻雜圖形1012和η型摻雜圖形1013。LTPS薄膜晶體管11包括:LTPS有源層圖形111、柵極112、源漏極圖形113和源漏極圖形114，LTPS有源層圖形111位于柵絕緣層8之上，源漏極圖形113和源漏極圖形114位于LTPS有源層圖形111之上，柵極112位于LTPS有源層圖形111之上，且柵極112位于源漏極圖形113和源漏極圖形114之間。LTPS有源層圖形111包括:LTPS子圖形1111、位于LTPS子圖形1111兩側(cè)的P型摻雜圖形1112和P型摻雜圖形1113。陣列基板還包括:柵絕緣圖形12，柵絕緣圖形12位于LTPS有源層圖形101和LTPS有源層圖形111之上，且位于柵極102和柵極112之下。陣列基板還包括:內(nèi)保護(hù)層(Inter Layer Dielectric,簡(jiǎn)稱:ILD)圖形13, ILD圖形13位于柵極102和柵極112之上。柵絕緣圖形12和ILD圖形13上設(shè)置有多個(gè)過孔，源漏極圖形103填充于過孔中以實(shí)現(xiàn)源漏極圖形103和η型摻雜圖形1012連接，源漏極圖形104填充于過孔中以實(shí)現(xiàn)源漏極圖形104和η型摻雜圖形1013連接，源漏極圖形113填充于過孔中以實(shí)現(xiàn)源漏極圖形113和P型摻雜圖形1112連接，源漏極圖形114填充于過孔中以實(shí)現(xiàn)源漏極圖形114和P型摻雜圖形1113連接。本實(shí)施例中，LTPS有源層圖形101和LTPS有源層圖形111 一體成型，源漏極圖形104和源漏極圖形113 —體成型。在實(shí)際應(yīng)用中，源漏極圖形104和源漏極圖形113還可以單獨(dú)設(shè)置，即源漏極圖形104和源漏極圖形113不接觸；在實(shí)際應(yīng)用中，LTPS有源層圖形101和LTPS有源層圖形111也可以單獨(dú)設(shè)置，即LTPS有源層圖形101和LTPS有源層圖形111不接觸。作為一種優(yōu)選方案，本實(shí)施例中，源漏極圖形103可以為漏極,源漏極圖形104可以為源極,源漏極圖形113可以為源極,源漏極圖形114可以為漏極。
[0039]本實(shí)施例中，由于LTPS有源層圖形101包括:η型摻雜圖形1012和η型摻雜圖形1013，LTPS有源層圖形111包括:ρ型摻雜圖形1112和ρ型摻雜圖形1113，因此LTPS薄膜晶體管10和LTPS薄膜晶體管11組成互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal OxideSemiconductor,以下簡(jiǎn)稱:CM0S),該CMOS的優(yōu)點(diǎn)在于功耗低。
[0040]在實(shí)際應(yīng)用中，可選地，周邊區(qū)的所有LTPS薄膜晶體管中的LTPS有源層圖形中均可以僅包括η型摻雜圖形，或者周邊區(qū)的所有LTPS薄膜晶體管中的LTPS有源層圖形中均可以僅包括P型摻雜圖形。
[0041]在實(shí)際應(yīng)用中，可選地，LTPS結(jié)構(gòu)還可以包括:LTPS有源層圖形和金屬線，優(yōu)選地，金屬線位于LTPS有源層圖形之上。金屬線可包括:金屬測(cè)試線和/或金屬引線。需要說明的是:此種情況不再具體畫出。
[0042]本實(shí)施例提供的陣列基板包括襯底基板和形成于襯底基板上的像素區(qū)和周邊區(qū)，周邊區(qū)位于像素區(qū)的周邊，像素區(qū)包括a-si薄膜晶體管，周邊區(qū)包括LTPS結(jié)構(gòu)，由于像素區(qū)采用了 a-si薄膜晶體管，因此克服了現(xiàn)有技術(shù)中LTPS陣列基板存在的像素區(qū)漏電流過大的問題，從而降低了像素區(qū)的漏電流。周邊區(qū)中設(shè)置了 LTPS結(jié)構(gòu)，從而實(shí)現(xiàn)了顯示裝置的窄邊框設(shè)計(jì)。
[0043]本實(shí)用新型實(shí)施例二提供了一種顯示裝置，該顯示裝置包括:陣列基板。其中，陣列基板可采用上述實(shí)施例一中的陣列基板，此處不再具體描述。優(yōu)選地，顯示裝置可以為高級(jí)超維場(chǎng)轉(zhuǎn)換(Advanced Super Dimension Switch,簡(jiǎn)稱:ADS)裝置。
[0044]本實(shí)用新型實(shí)施例三提供了一種陣列基板的制造方法，該方法包括:在襯底基板上形成像素區(qū)和周邊區(qū)，周邊區(qū)位于像素區(qū)的周邊，像素區(qū)包括a-Si薄膜晶體管，周邊區(qū)包括LTPS結(jié)構(gòu)。
[0045]本實(shí)施例中，優(yōu)選地，LTPS結(jié)構(gòu)包括LTPS薄膜晶體管。則在襯底基板上形成像素區(qū)和周邊區(qū)具體可包括:在襯底基板上形成a-Si薄膜晶體管和LTPS薄膜晶體管。其中，在襯底基板上形成a-Si薄膜晶體管和LTPS薄膜晶體管包括:在襯底基板上形成非晶硅薄膜晶體管的柵極、源極、漏極和非晶硅有源層圖形以及LTPS薄膜晶體管的柵極、源漏極圖形和低溫多晶硅有源層圖形，非晶硅有源層圖形和低溫多晶硅有源層圖形同層設(shè)置。
[0046]本實(shí)施例提供的陣列基板的制造方法包括在襯底基板上形成像素區(qū)和周邊區(qū)，周邊區(qū)位于像素區(qū)的周邊，像素區(qū)包括a-Si薄膜晶體管，周邊區(qū)包括LTPS結(jié)構(gòu)，由于像素區(qū)采用了 a-si薄膜晶體管，因此克服了現(xiàn)有技術(shù)中LTPS陣列基板存在的像素區(qū)漏電流過大的問題，從而降低了像素區(qū)的漏電流。周邊區(qū)中設(shè)置了 LTPS結(jié)構(gòu)，從而實(shí)現(xiàn)了顯示裝置的窄邊框設(shè)計(jì)。
[0047]下面通過實(shí)施例三對(duì)本實(shí)用新型提供的陣列基板的制造方法進(jìn)行詳細(xì)描述。本實(shí)施例以a-Si薄膜晶體管包括底柵型a-Si薄膜晶體管以及LTPS薄膜晶體管包括頂柵型LTPS薄膜晶體管為例進(jìn)行描述。
[0048]圖2為本實(shí)用新型實(shí)施例三提供的一種陣列基板的制造方法的流程圖，如圖2所示，該方法包括:
[0049]步驟101、在襯底基板上形成a-Si薄膜晶體管的柵極。
[0050]圖3a為實(shí)施例三中形成a-Si薄膜晶體管的柵極的示意圖，如圖3a所示，在襯底基板I上形成柵極金屬層，對(duì)柵極金屬層進(jìn)行構(gòu)圖工藝，在襯底基板I上形成柵極4?？蛇x地，在形成柵極4之前，還可以在襯底基板I上形成緩沖層2，該緩沖層2位于柵極4的下方。
[0051]步驟102、在a-Si薄膜晶體管的柵極的上方形成柵絕緣層。
[0052]圖3b為實(shí)施例三中形成柵絕緣層的示意圖，如圖3b所示，通過化學(xué)氣相淀積在柵極4的上方形成柵絕緣層8。
[0053]步驟103、在像素區(qū)形成a-Si圖形以及在周邊區(qū)形成LTPS圖形，a_Si有源層圖形包括a-Si圖形。
[0054]本實(shí)施例中，步驟103具體包括:[0055]步驟1031、在柵絕緣層的上方形成a-Si材料層。
[0056]圖3c為實(shí)施例三中形成a-Si材料層的示意圖，如圖3c所示,通過化學(xué)氣相淀積在柵絕緣層8上形成a-Si材料層14。
[0057]步驟1032、通過UV基板(glass)對(duì)像素區(qū)進(jìn)行遮擋，對(duì)位于周邊區(qū)的a_Si材料層進(jìn)行激光晶化處理，以在周邊區(qū)形成LTPS材料層。
[0058]圖3d為實(shí)施例三中形成LTPS材料層的示意圖，如圖3d所示，通過UV基板(glass)對(duì)像素區(qū)進(jìn)行遮擋，對(duì)位于周邊區(qū)的a-Si材料層進(jìn)行激光晶化處理，以在周邊區(qū)形成LTPS材料層15。
[0059]步驟1033、對(duì)位于像素區(qū)的a-Si材料層和位于周邊區(qū)的LTPS材料層進(jìn)行構(gòu)圖工藝，在像素區(qū)形成a-Si圖形以及在周邊區(qū)形成LTPS圖形。
[0060]圖3e為實(shí)施例三中形成a-Si圖形和LTPS圖形的示意圖，如圖3e所示，通過構(gòu)圖工藝在像素區(qū)形成a-Si圖形51以及在周邊區(qū)形成LTPS圖形16?？蛇x地，若a_Si有源層圖形5還包括:N+a-Si圖形52和N+a-Si圖形53，則步驟1033之后還包括:通過化學(xué)氣相淀積在a-Si圖形51上方形成N+a-Si材料層，對(duì)N+a_Si材料層進(jìn)行構(gòu)圖工藝，以在a_Si圖形51上形成N+a-Si圖形52和N+a-Si圖形53。
[0061]步驟104、在LTPS圖形的上方形成柵絕緣圖形。
[0062]圖3f為實(shí)施例三中形成柵絕緣圖形的示意圖，如圖3f所示，通過化學(xué)氣相淀積在LTPS圖形上方形成柵絕緣層，對(duì)柵絕緣層進(jìn)行構(gòu)圖工藝，以在LTPS圖形16的上方形成柵絕緣圖形12。柵絕緣圖形12的 材料為SiNx。
[0063]步驟105、在柵絕緣圖形的上方形成LTPS薄膜晶體管的柵極。
[0064]圖3g為實(shí)施例三中形成LTPS薄膜晶體管的柵極的示意圖，如圖3g所示,通過物理氣相淀積在柵絕緣圖形12的上方形成柵極金屬層，對(duì)柵極金屬層進(jìn)行構(gòu)圖工藝，在柵絕緣圖形12上形成柵極102和柵極112。
[0065]步驟106、對(duì)LTPS圖形進(jìn)行摻雜處理，形成LTPS有源層圖形。
[0066]本實(shí)施例中，步驟106具體包括:
[0067]步驟1061、對(duì)LTPS 圖形 16進(jìn)行輕摻雜漏極(Lightly Doped Drain region,簡(jiǎn)稱:LDD)摻雜，形成LDD圖形161以及位于柵極102下方的LTPS子圖形1011和位于柵極112下方的LTPS子圖形1111，如圖3h所示，圖3h為實(shí)施例三中形成LDD圖形的示意圖。
[0068]具體地，在襯底基板上涂覆一層光刻膠，通過構(gòu)圖工藝在像素區(qū)中形成光刻膠圖形，該光刻膠圖形覆蓋像素區(qū)，以用于保護(hù)像素區(qū)中的各結(jié)構(gòu)圖形J^LTPS圖形16進(jìn)行LDD摻雜；去除光刻膠圖形。
[0069]步驟1062、對(duì)LDD圖形161進(jìn)行η型摻雜，形成η型摻雜圖形1012和η型摻雜圖形1013,如圖3i所示，圖3i為實(shí)施例三中形成η型摻雜圖形的示意圖。
[0070]具體地，在襯底基板上涂覆一層光刻膠，通過構(gòu)圖工藝在非摻雜區(qū)中形成光刻膠圖形，該光刻膠圖形覆蓋非摻雜區(qū)，以用于保護(hù)非摻雜區(qū)中的各結(jié)構(gòu)圖形^LDD圖形161進(jìn)行η型摻雜；去除光刻膠圖形。
[0071]步驟1063、對(duì)LDD圖形161進(jìn)行ρ型摻雜，形成P型摻雜圖形1112和ρ型摻雜圖形1113,如圖3j所示，圖3j為實(shí)施例三中形成ρ型摻雜圖形的示意圖。
[0072]具體地，在襯底基板上涂覆一層光刻膠，通過構(gòu)圖工藝在非摻雜區(qū)中形成光刻膠圖形，該光刻膠圖形覆蓋非摻雜區(qū)，以用于保護(hù)非摻雜區(qū)中的各結(jié)構(gòu)圖形^LDD圖形161進(jìn)行P型摻雜；去除光刻膠圖形。
[0073]綜上所述，通過步驟106形成的LTPS有源層圖形101包括:LTPS子圖形1011、位于LTPS子圖形1011兩側(cè)的η型摻雜圖形1012和η型摻雜圖形1013，形成的LTPS有源層圖形111包括=LTPS子圖形1111、位于LTPS子圖形1111兩側(cè)的ρ型摻雜圖形1112和ρ型摻雜圖形1113。
[0074]步驟107、在LTPS薄膜晶體管的柵極的上方形成ILD圖形。
[0075]圖3k為實(shí)施例三中形成ILD圖形的示意圖，如圖3k所示，在柵極102和柵極112的上方沉積ILD材料層，對(duì)ILD材料層進(jìn)行構(gòu)圖工藝，形成ILD圖形13。
[0076]步驟108、對(duì)LTPS有源層圖形進(jìn)行去氫工藝。
[0077]步驟109、在a-Si有源層圖形的上方形成a_Si薄膜晶體管的源極和漏極，以及在LTPS有源層圖形的上方形成LTPS薄膜晶體管的源漏極圖形。
[0078]圖31為實(shí)施例三中形成源極、漏極和源漏極圖形的示意圖，如圖31所示，步驟109具體包括:在ILD圖形上方形成源漏極金屬層，對(duì)源漏極金屬層進(jìn)行構(gòu)圖工藝，形成源極6、漏極7、源漏極圖形103、源漏極圖形104、源漏極圖形113和源漏極圖形114。進(jìn)一步地，在執(zhí)行步驟109之前還包括:在ILD圖形上形成多個(gè)過孔，源漏極圖形103填充于過孔中以實(shí)現(xiàn)源漏極圖形103和η型摻雜圖形1012連接，源漏極圖形104填充于過孔中以實(shí)現(xiàn)源漏極圖形104和η型摻雜圖形1013連接，源漏極圖形113填充于過孔中以實(shí)現(xiàn)源漏極圖形113和P型摻雜圖形1112連接，源漏極圖形114填充于過孔中以實(shí)現(xiàn)源漏極圖形114和ρ型摻雜圖形1113連接。
[0079]步驟110、在a-Si薄`膜晶體管的源極和漏極以及LTPS薄膜晶體管的源漏極圖形的上方形成鈍化層(PVX)。
[0080]圖3m為實(shí)施例三中形成鈍化層的示意圖，如圖3m所示,在源極6、漏極7、源漏極圖形103、源漏極圖形104、源漏極圖形113和源漏極圖形114的上方形成鈍化層9，該鈍化層9覆蓋整個(gè)陣列基板。
[0081]步驟111、在鈍化層的上方形成像素電極，該像素電極與漏極連接。
[0082]如圖1所示，步驟111具體可包括:在鈍化層9上形成過孔，過孔位于漏極7上方；在鈍化層9上形成像素電極材料層；對(duì)像素電極材料層進(jìn)行構(gòu)圖工藝，形成像素電極3，該像素電極3填充于過孔中以實(shí)現(xiàn)與漏極7的連接。
[0083]優(yōu)選地，本實(shí)用新型所述的構(gòu)圖工藝可包括:光刻膠涂覆、曝光、顯影、刻蝕、光刻膠剝離等工藝。
[0084]需要說明的是:本實(shí)施例中各步驟的執(zhí)行順序可根據(jù)實(shí)際需要進(jìn)行變更。
[0085]本實(shí)施例提供的陣列基板的制造方法包括在襯底基板上形成像素區(qū)和周邊區(qū)，周邊區(qū)位于像素區(qū)的周邊，像素區(qū)包括a-Si薄膜晶體管，周邊區(qū)包括LTPS結(jié)構(gòu)，由于像素區(qū)采用了 a-si薄膜晶體管，因此克服了現(xiàn)有技術(shù)中LTPS陣列基板存在的像素區(qū)漏電流過大的問題，從而降低了像素區(qū)的漏電流。周邊區(qū)中設(shè)置了 LTPS結(jié)構(gòu)，從而實(shí)現(xiàn)了顯示裝置的窄邊框設(shè)計(jì)。
[0086]可以理解的是，以上實(shí)施方式僅僅是為了說明本實(shí)用新型的原理而采用的示例性實(shí)施方式，然而本實(shí)用新型并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本實(shí)用新型的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種陣列基板，包括:襯底基板和形成于所述襯底基板上的像素區(qū)和周邊區(qū)，所述周邊區(qū)位于所述像素區(qū)的周邊，其特征在于，所述像素區(qū)包括:非晶硅薄膜晶體管，所述周邊區(qū)包括:低溫多晶硅結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述非晶硅薄膜晶體管包括底柵型非晶硅薄膜晶體管。
3.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述低溫多晶硅結(jié)構(gòu)包括低溫多晶硅薄膜晶體管。
4.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述低溫多晶硅薄膜晶體管包括頂柵型低溫多晶硅薄膜晶體管。
5.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述襯底基板上形成有緩沖層，所述緩沖層位于所述像素區(qū)和所述周邊區(qū)。
6.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述非晶硅薄膜晶體管包括非晶硅有源層圖形，所述低溫多晶硅薄膜晶體管包括低溫多晶硅有源層圖形，所述非晶硅有源層圖形和所述低溫多晶硅有源層圖形同層設(shè)置。
7.—種顯示裝置，其特征在于，包括:上述權(quán)利要求1至6任一所述的陣列基板。
【文檔編號(hào)】H01L29/786GK203386754SQ201320502762
【公開日】2014年1月8日 申請(qǐng)日期:2013年8月16日 優(yōu)先權(quán)日:2013年8月16日
【發(fā)明者】李月, 董學(xué), 薛海林, 陳小川 申請(qǐng)人:北京京東方光電科技有限公司