多層電感器的制造方法
【專利摘要】本文中公開了一種多層電感器，該多層電感器包括：多層本體，由交替的多層磁性片和內(nèi)部電極形成；一對外部端子，被設(shè)置在多層本體的兩個端部上；內(nèi)部電極，通過過孔層間連接以形成線圈，其中，上層與下層內(nèi)部電極之間的間隔Ts與單個的內(nèi)部電極的厚度Te之間的比率（Ts/Te）和內(nèi)部電極的內(nèi)部寬度Fw與多層本體的寬度W之間的比率（Fw/W）是根據(jù)上層與下層內(nèi)部電極之間產(chǎn)生的寄生電容C、內(nèi)部電極與外部端子之間產(chǎn)生的寄生電容C、與內(nèi)部電極的層的數(shù)量成比例的電感L以及與線圈的內(nèi)部橫截面積成比例的電感L來確定的。
【專利說明】多層電感器
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求于2013年7月9日提交的題為"Multilayer Inductor"的韓國專利 申請第10-2013-0080407號的優(yōu)先權(quán)，其全部內(nèi)容通過引用結(jié)合于本申請中。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明涉及一種多層電感器，且更具體地，涉及一種包括在多層電感器中的內(nèi)部 電極的布置結(jié)構(gòu)。

【背景技術(shù)】
[0004] 電感器是連同電阻器和電容器一起構(gòu)成電子電路的重要的無源元件之一，電感器 被用在電子設(shè)備中的諸如DC-DC變換器的電源電路中或者被廣泛地用作用于消除噪聲或 者構(gòu)成LC諧振電路的組件。
[0005] 同時，與IT技術(shù)的發(fā)展一致，電子設(shè)備在尺寸和厚度上日益減小，并且也增加了 對更小和更薄的設(shè)備的市場需求。因此，已經(jīng)開發(fā)出了具有薄膜結(jié)構(gòu)的電感器產(chǎn)品，并且已 提出了作為這種產(chǎn)品中的一種的多層電感器。
[0006] 然而，隨著芯片尺寸的減小，降低了這種多層電感器的性能，并且具體地，不可避 免地降低了作為指示產(chǎn)品性能的指標(biāo)的品質(zhì)因數(shù)(在下文中，稱之為'Q特性'）。
[0007] S卩，具有通常結(jié)構(gòu)的多層電感器包括：多層本體，由多層的多個磁性片形成，該磁 性片具有在其一個表面上形成的線圈圖案的內(nèi)部電極；以及一對外部端子，設(shè)置在多層本 體的兩個端部上。隨著芯片尺寸的減小，縮小了內(nèi)部電極的層間間隔和內(nèi)部電極與外部端 子之間的間隔，使得上層與下層內(nèi)部電極之間以及內(nèi)部電極與外部端子之間產(chǎn)生的寄生電 容（C)增加，降低了 Q特性。
[0008] 此外，為了實現(xiàn)高電感，線圈圖案被設(shè)計為是加長的；然而，當(dāng)AC電源施加至電感 器時產(chǎn)生的電阻值（即，AC電阻（R s))增加從而導(dǎo)致了磁體迅速的磁飽和，致使電感迅速降 低（DC偏置特性的降低）。
[0009] 因此，為了防止電感（L)的迅速劣化并且將Q特性恒定地維持在預(yù)定值以上，專利 文獻(xiàn)(韓國專利公開第10-2010-0127878號)公開了用于通過使用無磁性片代替一些磁性層 片來增加磁飽和水平的方法。
[0010] 然而，在專利文獻(xiàn)中使用無磁性片代替一些磁性層片的情況下，同樣減少了內(nèi)部 電極的層的數(shù)量，降低了電感（L)的總體值，并且因此，使Q特性劣化。
[0011][現(xiàn)有技術(shù)文獻(xiàn)]
[0012] (專利文獻(xiàn)1):韓國專利公開第10-2010-0127878號


【發(fā)明內(nèi)容】

[0013] 本發(fā)明的目的是提供一種多層電感器，該多層電感器能夠通過最優(yōu)化上層與下層 內(nèi)部電極之間的間隔T s、內(nèi)部電極的厚度（?；)、內(nèi)部電極的內(nèi)部寬度Fw、多層本體的寬度W 等來最大化Q特性。
[0014] 根據(jù)本發(fā)明的示例性實施方式，提供一種多層電感器包括：多層本體，由交替的多 層磁性片和成線圈圖案的內(nèi)部電極形成；以及一對外部端子，設(shè)置在多層本體的兩個端部 上，其中，上層與下層內(nèi)部電極之間的間隔T s大于單個內(nèi)部電極的厚度?；。
[0015] 上層與下層內(nèi)部電極之間的間隔Ts與內(nèi)部電極的厚度Te之間的比率（T s/Te)的范 圍可以從2.0至3.0。
[0016] 內(nèi)部電極的內(nèi)部寬度Fw與多層本體的寬度W之間的比率（Fw/W)的范圍可以從0.6 至 0· 7。
[0017] 放置在最下層的內(nèi)部電極與多層本體的下表面之間的距離B?？梢源笥诜胖迷谧?上層的內(nèi)部電極與多層本體的上表面之間的距離T。。
[0018] 放置在最上層的內(nèi)部電極與多層本體的上表面之間的距離Tc與放置在最下層的 內(nèi)部電極與多層本體的下表面之間的距離B。之間的比率（?7Β。）的范圍可以從0. 1至0. 9。
[0019] 根據(jù)本發(fā)明的示例性實施方式，還提供了一種多層電感器，包括：多層本體，由交 替的多層磁性片和內(nèi)部電極形成；以及一對外部端子，設(shè)置在多層本體的兩個端部上；內(nèi) 部電極通過過孔層間連接以形成線圈；其中，上層與下層內(nèi)部電極之間的間隔?。慌c單個內(nèi) 部電極的厚度T e之間的比率（Ts/Te)的范圍在2.0至3.0之間，并且內(nèi)部電極的內(nèi)部寬度F w 與多層本體的寬度W之間的比率（Fw/W)的范圍在0. 6至0. 7之間。
[0020] 放置在最上層的內(nèi)部電極與多層本體的上表面之間的距離T。與放置在最下層的 內(nèi)部電極與多層本體的下表面之間的距離B。之間的比率（?7Β。）的范圍可以從0. 1至0. 9。

【專利附圖】

【附圖說明】
[0021] 圖1是根據(jù)本發(fā)明的實施方式的多層電感器的外部透視圖；
[0022] 圖2是沿圖1中的直線1-1'截取的截面圖；以及
[0023] 圖3至圖5示出了電感（L)、AC電阻（Rs)和Q特性隨頻率范圍的曲線圖。

【具體實施方式】
[0024] 在下文中，將參考附圖詳細(xì)地描述示例性實施方式，使得本發(fā)明所屬領(lǐng)域的普通 技術(shù)人員能夠很容易地實踐它們。
[0025] 本說明書和權(quán)利要求中所使用的術(shù)語和詞匯不應(yīng)當(dāng)被解釋為限于通常的含義或 者詞典上的定義，而是應(yīng)當(dāng)基于根據(jù)發(fā)明人可以適當(dāng)?shù)囟x術(shù)語的概念而被解釋為與本發(fā) 明的技術(shù)范圍有關(guān)的含義和概念，以最適當(dāng)?shù)孛枋鏊蛩阎挠糜趯崿F(xiàn)本發(fā)明的最佳 方法。
[0026] 因此，在實施方式和本發(fā)明的附圖中所描述的構(gòu)造僅僅是最優(yōu)選的實施方式而并 不代表本發(fā)明的所有技術(shù)精神。因此，本發(fā)明應(yīng)當(dāng)被解釋為包括在提交本申請的同時包括 在本發(fā)明的精神和范圍中的所有改變、等同物和替代。
[0027] 圖1是根據(jù)本發(fā)明的實施方式的多層電感器的外部透視圖，以及圖2是沿著圖1 中的直線1-1'截取的截面圖。在附圖中，組件并非按比例示出的，而是放大了一些元件的 尺寸以幫助理解本發(fā)明。
[0028] 參考圖1和圖2,多層電感器100可包括多層本體110和設(shè)置在多層本體110的兩 個端部上的一對外部端子120。
[0029] 這里，多層本體110是由多層基于Ni-Zn-Cu的鐵氧體制成的多個磁性片等形成 的，并且隨后對它們加壓并燒結(jié)，并且相鄰的磁性片被集成為其間的分界線不會很容易地 顯現(xiàn)出來。
[0030] 螺旋狀纏繞的線圈被設(shè)置在多層本體110內(nèi)。形成在每一個磁性片的一個表面上 的內(nèi)部電極111相連時，可以形成線圈。即，形成在每個磁性片的一個表面上的內(nèi)部電極 111劃分線圈的繞組，以及各個層的內(nèi)部電極111通過穿透磁性片的過孔(未示出）層間連 接至相鄰的內(nèi)部電極111，從而形成具有預(yù)定的內(nèi)部橫截面積的線圈。
[0031] 每個內(nèi)部電極111可通過以絲網(wǎng)印刷法將金屬漿料(例如，從由諸如Ni、Al、Fe、 Cu、Ti、Cr、Au、Ag、Pd和Pt所組成的組中選擇的至少一種金屬或其金屬化合物）印刷在每 個磁性片上來形成。
[0032] 當(dāng)內(nèi)部電極111被印刷時，其轉(zhuǎn)角部分可以以直角彎曲或者可以是成曲形彎曲 的。在內(nèi)部電極111的轉(zhuǎn)角部分以直角彎曲的情況下，線圈的內(nèi)部橫截面積以最大量增加， 實現(xiàn)高容量電感。另一方面，在內(nèi)部電極111的轉(zhuǎn)角部分成曲形彎曲的情況下，能夠增強(qiáng)電 流流動性以改善DC電阻特性R dc。
[0033] 此外，為了防止由于隨著設(shè)備尺寸的減少所增加的寄生電容C (具體地，上層與下 層內(nèi)部電極111之間產(chǎn)生的寄生電容C)導(dǎo)致的Q特性劣化，優(yōu)選地，盡可能地增加上層與 下層內(nèi)部電極111之間的間隔T s。
[0034] 因此，根據(jù)本發(fā)明的實施方式的多層電感器100,上層與下層內(nèi)部電極111之間的 間隔T s大于內(nèi)部電極111的厚度Te。S卩，隨著相鄰導(dǎo)體之間距離的減小寄生電容C增加， 因此，在本發(fā)明的實施方式中，其中印制有內(nèi)部電極111的磁性片被形成為較厚，以增加上 層與下層內(nèi)部電極111之間的間隔T s，使得間隔Ts大于內(nèi)部電極111的厚度?；。
[0035] 然而，芯片尺寸是有限的，因此如果磁性片過厚，同樣也減少了內(nèi)部電極111的層 的數(shù)量，即，降低了電感L，致使多層電感器100的Q特性劣化。
[0036] 因此，在根據(jù)本發(fā)明的實施方式的多層電感器100中，優(yōu)選地，考慮到上層與下層 內(nèi)部電極111之間產(chǎn)生的寄生電容C和與內(nèi)部電極111的層數(shù)成比例的電感L，來適當(dāng)?shù)卦O(shè) 定上層與下層內(nèi)部電極111之間的間隔T s與內(nèi)部電極111的厚度Te之間的比率（Ts/Te)。
[0037] 同時，根據(jù)以下式子1，電感器的Q特性受到將AC電力施加至電感器時產(chǎn)生的電阻 值艮（在下文中，稱之為AC電阻）的影響。因此，優(yōu)選地，在確定上層與下層內(nèi)部電極111 之間的間隔T s與內(nèi)部電極111的厚度Τε之間的比率（Ts/Te)時應(yīng)考慮AC電阻R s。
[0038] [式子 1]
[0039]

【權(quán)利要求】
1. 一種多層電感器，包括： 多層本體，所述多層本體通過交替地層疊磁性片和成線圈圖案的內(nèi)部電極來形成；以 及 一對外部端子，設(shè)置在所述多層本體的兩個端部， 其中，上層內(nèi)部電極與下層內(nèi)部電極之間的間隔Ts大于單個內(nèi)部電極的厚度?；。
2. 根據(jù)權(quán)利要求1所述的多層電感器，其中，所述上層內(nèi)部電極與所述下層內(nèi)部電極 之間的所述間隔Ts與所述內(nèi)部電極的所述厚度?；之間的比率T s/X的范圍是從2. 0至3. 0。
3. 根據(jù)權(quán)利要求1所述的多層電感器，其中，所述內(nèi)部電極的內(nèi)部寬度Fw與所述多層 本體的寬度W之間的比率F w/W的范圍是從0. 6至0. 7。
4. 根據(jù)權(quán)利要求1所述的多層電感器，其中，放置在最下層的內(nèi)部電極與所述多層本 體的下表面之間的距離B。大于放置在最上層的內(nèi)部電極與所述多層本體的上表面之間的 距離T c。
5. 根據(jù)權(quán)利要求4所述的多層電感器，其中，放置在所述最上層的內(nèi)部電極與所述多 層本體的所述上表面之間的距離T。與放置在所述最下層的內(nèi)部電極與所述多層本體的所 述下表面之間的距離B。之間的比率?7Β。的范圍是從0. 1至0. 9。
6. -種多層電感器，包括：通過交替地層疊多層磁性片和內(nèi)部電極形成的多層本體； 以及一對外部端子，設(shè)置在所述多層本體的兩個端部上，所述內(nèi)部電極通過過孔而層間連 接以形成線圈， 其中，上層內(nèi)部電極與下層內(nèi)部電極之間的間隔Ts與單個內(nèi)部電極的厚度Te之間的比 率Ts/X的范圍是從2. 0至3. 0,并且所述內(nèi)部電極的內(nèi)部寬度Fw與所述多層本體的寬度W 之間的比率Fw/W的范圍是從0. 6至0. 7。
7. 根據(jù)權(quán)利要求6所述的多層電感器，其中，放置在最上層的內(nèi)部電極與所述多層本 體的上表面之間的距離T。與放置在最下層的內(nèi)部電極與所述多層本體的下表面之間的距 離B。之間的比率?7Β。的范圍是從0· 1至0· 9。
【文檔編號】H01F37/00GK104282426SQ201310693079
【公開日】2015年1月14日 申請日期:2013年12月17日 優(yōu)先權(quán)日:2013年7月9日
【發(fā)明者】林鳳燮 申請人:三星電機(jī)株式會社