一種陣列結(jié)構(gòu)及其制作方法、陣列基板和顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種陣列結(jié)構(gòu)及其制作方法、基于該陣列結(jié)構(gòu)的陣列基板和顯示裝置，其中陣列結(jié)構(gòu)的制作方法是在柵絕緣層上形成源漏極金屬層之前還包括：對源漏極金屬信號接入端子所在位置對應(yīng)的柵絕緣層進(jìn)行刻蝕，在柵絕緣層上形成過孔結(jié)構(gòu)；或者在柵絕緣層上形成源漏極金屬層之后還包括：在源漏極金屬信號接入端子所在位置對應(yīng)的源漏極金屬層上形成過孔結(jié)構(gòu)，過孔結(jié)構(gòu)的兩側(cè)具有緩和的斜坡。通過對源漏極金屬層下方的柵絕緣層進(jìn)行刻蝕，降低源漏極金屬層上方的導(dǎo)電膜層的高度；或者對源漏極金屬層進(jìn)行刻蝕，形成兩側(cè)具有緩和斜坡的過孔結(jié)構(gòu)，交替布線中SD基和Gate基上方的ITO高度相同，使得導(dǎo)電球受力更加均勻，提高導(dǎo)線性能。
【專利說明】一種陣列結(jié)構(gòu)及其制作方法、陣列基板和顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，特別涉及一種陣列結(jié)構(gòu)及其制作方法、基于該陣列結(jié)構(gòu)的陣列基板和顯示裝置。
【背景技術(shù)】
[0002]目前隨著液晶顯示面板分辨率的不斷提高，特別是對于小尺寸的液晶顯示面板而言，提高分辨率就意味著增加指單位長度內(nèi)包含的像素點的數(shù)量，即PPI (Pixels PerInch，每英寸像素的數(shù)目)，因此在相同空間下引線的數(shù)目就會隨之增加。
[0003]現(xiàn)有技術(shù)一般是通過對ICXIntegrated Circuit,集成電路)采用交替布線的方法來盡量壓縮布線空間，以應(yīng)對IC引腳越來越多的問題，圖1為柵電極層(Gate層)和源漏金屬層(SD層)交替布線的示意圖，其中01為Gate層，02為SD層。通過Gate層和SD金屬層交替布線，再在其上方進(jìn)行曝光刻蝕，形成過孔，最后通過IT0(Indium Tin Oxides,銦錫金屬氧化物)層導(dǎo)出，如圖2所示，圖2中左側(cè)和右側(cè)分別為采用交替布線時Gate層和SD金屬層的截面示意圖，其中03為柵絕緣層，即GI層，04為鈍化層，即PVX層，05為導(dǎo)電膜層，即ITO層。但是交替布線的方法存在以下問題，由于在Gate基和SD基設(shè)計Pad(信號接入端子)時形成不同的結(jié)構(gòu)，最終形成的Pad高度不同,造成IC Bonding Pad與IC引腳接觸不良，Gate層和SD金屬層交替布線出現(xiàn)接觸不良的示意圖如圖3所示。圖3中可以看出SD金屬層的高度高于Gate層的高度，導(dǎo)致SD基和Gate基上方的ITO高度存在高度差，圖3中06為導(dǎo)電球，07為IC引腳。
[0004]因此，基于上述現(xiàn)有技術(shù)的方法由于SD基和Gate基上方的ITO聞度不同，最后在相鄰IC引腳上對應(yīng)的ITO與IC Bonding Pad之間出現(xiàn)不同的高度差，導(dǎo)致導(dǎo)電球與ITO的接觸面積不同，受力不均勻，產(chǎn)生不良Bonding狀態(tài)，降低導(dǎo)電性能。

【發(fā)明內(nèi)容】

[0005](一)要解決的技術(shù)問題
[0006]本發(fā)明要解決的技術(shù)問題是如何解決交替布線過程中SD基和Gate基上方的ITO高度不同的問題。
[0007](二)技術(shù)方案
[0008]為解決上述技術(shù)問題，本發(fā)明提供了一種陣列結(jié)構(gòu)的制作方法，在柵絕緣層上形成源漏極金屬層之前還包括:對源漏極金屬信號接入端子所在位置對應(yīng)的柵絕緣層進(jìn)行刻蝕，在所述柵絕緣層上形成過孔結(jié)構(gòu)。
[0009]進(jìn)一步地，所述對源漏極金屬信號接入端子所在位置對應(yīng)的柵絕緣層進(jìn)行刻蝕之后還包括:在具有過孔結(jié)構(gòu)的柵絕緣層上方逐層形成源漏極金屬層、鈍化層以及導(dǎo)電膜層。
[0010]進(jìn)一步地，形成源漏極金屬層之后還包括:對所述源漏極金屬層在所述過孔結(jié)構(gòu)所對應(yīng)的位置進(jìn)行與所述過孔結(jié)構(gòu)相同的刻蝕，繼續(xù)在所述源漏極金屬層上形成鈍化層，也進(jìn)行相同的刻蝕，最后形成導(dǎo)電膜層。[0011]為解決上述技術(shù)問題，本發(fā)明還提供了一種陣列結(jié)構(gòu)，該陣列結(jié)構(gòu)是通過以上所述的陣列結(jié)構(gòu)制作方法得到的。
[0012]為解決上述技術(shù)問題，本發(fā)明還提供了一種顯示裝置，包括陣列基板和彩膜基板，其中所述陣列基板是在玻璃基板上形成以上所述的陣列結(jié)構(gòu)得到的。
[0013]為解決上述技術(shù)問題，本發(fā)明還提供了一種陣列結(jié)構(gòu)的制作方法，在柵絕緣層上形成源漏極金屬層之后還包括:在所述源漏極金屬信號接入端子所在位置對應(yīng)的源漏極金屬層上形成過孔結(jié)構(gòu)，所述過孔結(jié)構(gòu)的兩側(cè)具有緩和斜坡。
[0014]進(jìn)一步地，所述過孔結(jié)構(gòu)包括主孔以及主孔兩側(cè)的補(bǔ)償孔，所述補(bǔ)償孔小于所述主孔，且上述主孔為全透光，所述補(bǔ)償孔為非全透光。
[0015]進(jìn)一步地，所述過孔結(jié)構(gòu)包括主孔以及主孔兩側(cè)的半透膜，所述主孔為全透光，所半透膜為非全透光。
[0016]進(jìn)一步地，所述半透膜包括多級不同透過率的次半透膜，并且所述次半透膜的透過率從所述主孔為起始端向兩側(cè)逐級遞減分布。
[0017]進(jìn)一步地，在所述源漏極金屬層通過濕法刻蝕，形成主孔和補(bǔ)償孔或主孔和半透膜的過孔結(jié)構(gòu)，之后在所述源漏極金屬層上形成具有斜坡的光刻膠，所述光刻膠的高度從兩側(cè)向所述主孔逐漸降低，并對所述光刻膠進(jìn)行曝光以及對所述源漏極金屬層進(jìn)行干法刻蝕。
[0018]進(jìn)一步地，對所述源漏極金屬層進(jìn)行干法刻蝕之后還包括:在所述源漏極金屬層上形成鈍化層并在所述過孔結(jié)構(gòu)對應(yīng)的位置也進(jìn)行相同的斜坡刻蝕，最后形成導(dǎo)電膜層。
[0019]為解決上述技術(shù)問題，本發(fā)明還提供了一種陣列結(jié)構(gòu)，該陣列結(jié)構(gòu)是通過以上所述的陣列結(jié)構(gòu)制作方法得到的。
[0020]為解決上述技術(shù)問題，本發(fā)明還提供了一種顯示裝置，包括陣列基板和彩膜基板，其中所述陣列基板是在玻璃基板上形成以上所述的陣列結(jié)構(gòu)得到的。
[0021](三)有益效果
[0022]本發(fā)明實施例提供了一種陣列結(jié)構(gòu)及其制作方法、基于該陣列結(jié)構(gòu)的陣列基板和顯示裝置，其中陣列結(jié)構(gòu)的制作方法是在柵絕緣層上形成源漏極金屬層之前還包括:對源漏極金屬信號接入端子所在位置對應(yīng)的柵絕緣層進(jìn)行刻蝕，在柵絕緣層上形成過孔結(jié)構(gòu)；或者在柵絕緣層上形成源漏極金屬層之后還包括:在源漏極金屬信號接入端子所在位置對應(yīng)的源漏極金屬層上形成過孔結(jié)構(gòu)，過孔結(jié)構(gòu)的兩側(cè)具有緩和的斜坡。通過對源漏極金屬層下方的柵絕緣層進(jìn)行刻蝕，降低源漏極金屬層上方的導(dǎo)電膜層的高度；或者對源漏極金屬層進(jìn)行刻蝕，形成兩側(cè)具有緩和斜坡的過孔結(jié)構(gòu)，交替布線中SD基和Gate基上方的ITO高度相同，使得導(dǎo)電球受力更加均勻，提高導(dǎo)線性能。
【專利附圖】

【附圖說明】
[0023]圖1為現(xiàn)有技術(shù)中Gate層和SD層交替布線的示意圖；
[0024]圖2為現(xiàn)有技術(shù)中采用交替布線時Gate層和SD金屬層的截面示意圖；
[0025]圖3為現(xiàn)有技術(shù)中Gate層和SD金屬層交替布線出現(xiàn)接觸不良的示意圖；
[0026]圖4是本發(fā)明實施例一提供的一種陣列結(jié)構(gòu)的制作方法的流程示意圖；
[0027]圖5為本發(fā)明實施例二提供的一種陣列結(jié)構(gòu)的截面示意圖；[0028]圖6為本發(fā)明實施例二中IC引腳與IC Bonding Pad之間通過ACF膠相連的示意圖；
[0029]圖7為本發(fā)明實施例二中提供的陣列基板的示意圖；
[0030]圖8為本發(fā)明實施例三中采用主孔+補(bǔ)償孔的設(shè)計方式示意圖；
[0031]圖9為本發(fā)明實施例三中采用主孔+半透膜的設(shè)計方式示意圖；
[0032]圖10為本發(fā)明實施例三中源漏極金屬層上形成具有斜坡的光刻膠的示意圖；
[0033]圖11為本發(fā)明實施例三中主孔中間以及兩側(cè)具有斜坡的光刻膠在過孔處的光強(qiáng)分布示意圖；
[0034]圖12為本發(fā)明實施例三中濕法刻蝕后得到的結(jié)果示意圖；
[0035]圖13為本發(fā)明實施例三中干法刻蝕后得到的結(jié)果示意圖；
[0036]圖14為本發(fā)明實施例三提供的陣列結(jié)構(gòu)的制作方法的步驟流程圖；
[0037]圖15為本發(fā)明實施例四提供的陣列結(jié)構(gòu)的截面示意圖；
[0038]圖16為本發(fā)明實施例四提供的陣列基板的示意圖。
【具體實施方式】
[0039]下面結(jié)合附圖和實施例，對本發(fā)明的【具體實施方式】作進(jìn)一步詳細(xì)描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0040]實施例一
[0041]本發(fā)明實施例提供了一種陣列結(jié)構(gòu)的制作方法，在柵絕緣層上形成源漏極金屬層之前還包括:對源漏極金屬信號接入端子所在位置對應(yīng)的柵絕緣層進(jìn)行刻蝕，在柵絕緣層上形成過孔結(jié)構(gòu)。
[0042]該陣列結(jié)構(gòu)的制作方法通過在制作源漏極金屬層之前，即進(jìn)行柵絕緣層(即GIMASK)制作時，將源漏極金屬層信號接入端子(即SD Pad)對應(yīng)位置的柵絕緣層也做同樣的MASK處理，經(jīng)過GI刻蝕之后，消除SD Pad高度的升高，從而降低Gate基和SD基上導(dǎo)電膜層(ITO)的高度差，使連接相鄰IC引腳的ITO具有相同的高度，使得導(dǎo)電球受力更加均勻，提聞導(dǎo)線性能。
[0043]優(yōu)選地，本實施例中對源漏極金屬信號接入端子(SD Pad)所在位置對應(yīng)的柵絕緣層進(jìn)行刻蝕之后還包括:在具有過孔結(jié)構(gòu)的柵絕緣層(GI)上方逐層形成源漏極金屬層(SD)、鈍化層(PVX)以及導(dǎo)電膜層(ΙΤ0)。
[0044]進(jìn)一步地，本實施例提供的方法形成源漏極金屬層(SD)、鈍化層(PVX)以及導(dǎo)電膜層(ΙΤ0)之后還包括:對源漏極金屬層(SD)在過孔結(jié)構(gòu)所對應(yīng)的位置進(jìn)行與過孔結(jié)構(gòu)相同的刻蝕，繼續(xù)在源漏極金屬層(SD)上形成鈍化層(PVX)和導(dǎo)電膜層(ΙΤ0),并在過孔結(jié)構(gòu)對應(yīng)的位置也進(jìn)行相同的刻蝕。
[0045]需要說明的是，最后在導(dǎo)電膜層、鈍化層、源漏極金屬層以及柵絕緣層上刻蝕得到的過孔依次減小。
[0046]對于該方法的步驟流程示意圖如圖4所示，具體包括以下步驟:
[0047]步驟S1、在玻璃基板上形成柵絕緣層；
[0048]步驟S2、對柵絕緣層對應(yīng)SD Pad的位置進(jìn)行刻蝕，形成過孔結(jié)構(gòu)；
[0049]步驟S3、在柵絕緣層和過孔結(jié)構(gòu)上方依次形成SD層和PVX層，并在過孔結(jié)構(gòu)對應(yīng)的位置進(jìn)行與過孔結(jié)構(gòu)相同的刻蝕，最后形成ITO層。
[0050]上述步驟是對SD基一側(cè)的處理流程，而在Gate基一側(cè)仍然是現(xiàn)有結(jié)構(gòu)，即在玻璃基板形成柵電極層，將Gate基周圍的柵電極層刻蝕掉，形成柵電極01，在柵電極上方形成柵絕緣層(GI )，并將Gate基上方的GI層刻蝕形成過孔，然后再依次在GI層上方經(jīng)過沉積，并在對應(yīng)過孔位置進(jìn)行刻蝕，最后形成ITO層。
[0051]上述方法通過刻蝕掉柵絕緣層(GI)中源漏極金屬信號接入端子(SD Pad)對應(yīng)的部分，當(dāng)沉積SD金屬層時，使得SD Pad位置處的SD金屬層更加緊貼玻璃表面，以緩解由于GI的存在將GI基上方ITO墊高的效果。之后再進(jìn)行后續(xù)圖層(即SD層、PVX層和ITO層)的沉積和刻蝕，最后得到的ITO層高度較現(xiàn)有技術(shù)有所降低，能夠?qū)崿F(xiàn)降低Gate基和SD基上方ITO層的高度差，保證IC引腳與IC Bonding Pad之間的空間均勻性，兩者之間的導(dǎo)電球受力更加均勻，提高導(dǎo)線性能。
[0052]實施例二
[0053]基于上述陣列結(jié)構(gòu)的制作方法，本發(fā)明實施例二還提供了一種陣列結(jié)構(gòu)，截面示意圖如圖5所不，圖5的左側(cè)與圖2的左側(cè)相同，都是對Gate基過孔設(shè)計，圖5的右側(cè)是對SD基進(jìn)行改進(jìn)之后的示意圖，其中01為Gate層，02為SD層，03為GI層，04為PVX層，05為ITO層。
[0054]需要說明的是，IC引腳與IC Bonding Pad之間通過ACF膠(AnisotropicConductive Film，各向異性膠)相連的示意圖如圖6所示，其中Ql為IC引腳，Q2為ICBonding Pad, 07為導(dǎo)電球，IC Bonding Pad下方為TFT基板,用U表不。
[0055]另外，基于上述陣列結(jié)構(gòu)，本實施例還提供了一種顯示裝置，包括陣列基板和彩膜基板，其中的陣列基板是在玻璃基板上形成本發(fā)明實施例二中陣列結(jié)構(gòu)得到的。
[0056]其中的陣列基板示意圖如圖7所示，是在玻璃基板00上形成上述的陣列結(jié)構(gòu)。
[0057]本實施例提供的陣列基板，能夠?qū)崿F(xiàn)降低Gate基和SD基上方ITO層的高度差，保證IC引腳與IC Bonding Pad之間的空間均勻性，兩者之間的導(dǎo)電球受力更加均勻，提高導(dǎo)線性能。
[0058]實施例三
[0059]本發(fā)明實施例三還提供了一種陣列結(jié)構(gòu)的制作方法，在柵絕緣層(GI層)上形成源漏極金屬層(SD層)之后還包括:在源漏極金屬信號接入端子(SD Pad)所在位置對應(yīng)的源漏極金屬層(SD層)上形成過孔結(jié)構(gòu)，過孔結(jié)構(gòu)的兩側(cè)具有緩和斜坡。
[0060]該方法是在玻璃基板上形成GI層之后，再沉積一層SD層，之后將SD Pad所在位置對應(yīng)的SD層刻蝕掉，同樣可以降低SD基上ITO層的高度，能夠?qū)崿F(xiàn)降低Gate基和SD基上方ITO層的高度差，保證IC引腳與IC Bonding Pad之間的空間均勻性，兩者之間的導(dǎo)電球受力更加均勻，提高導(dǎo)線性能。
[0061]優(yōu)選地，本實施例中的過孔結(jié)構(gòu)包括主孔以及主孔兩側(cè)的補(bǔ)償孔，補(bǔ)償孔小于主孔，且上述主孔為全透光，補(bǔ)償孔為非全透光，采用主孔+補(bǔ)償孔的設(shè)計方式示意圖如圖8所示，其中A為主孔，BI和B2為補(bǔ)償孔，補(bǔ)償孔的尺寸一般是遠(yuǎn)小于曝光機(jī)的分辨率的，通過補(bǔ)償孔能夠透過的光可以對中間的主孔透過的光進(jìn)行疊加和增強(qiáng)，同時主孔的光強(qiáng)能夠緩慢降低。
[0062]或者過孔結(jié)構(gòu)包括主孔以及主孔兩側(cè)的半透膜，主孔為全透光，所半透膜為非全透光，采用主孔+半透膜的設(shè)計方式示意圖如圖9所示，其中A為主孔，Cl和C2為半透膜。
[0063]進(jìn)一步地，半透膜Cl和C2包括多級不同透過率的次半透膜，本實施例中是以三級為例，即圖9中的Cll?C13和C21?C23，并且上述次半透膜從主孔為起始端向兩側(cè)逐級遞減分布，即C13、C12、Cll的透過率是遞減的，C23、C22、C21的透過率是也遞減的。這種在主孔+半透膜的設(shè)計方式能夠保證主孔周邊的光強(qiáng)并給急轉(zhuǎn)直下，而是逐漸向周圍有光強(qiáng)的過渡，即緩和延伸的光強(qiáng)。
[0064]優(yōu)選地，對于上述兩種方案都是在源漏極金屬層通過濕法刻蝕，形成主孔和補(bǔ)償孔或主孔和半透膜的過孔結(jié)構(gòu)，之后進(jìn)一步包括:在源漏極金屬層上形成具有斜坡的光刻膠，光刻膠的高度從兩側(cè)向主孔逐漸降低，如圖10所示。在SD層上方對應(yīng)SD Pad的光刻膠為空的，向兩側(cè)是逐漸增高的斜坡，也就是從兩側(cè)向SD Pad對應(yīng)的位置遞減。對于主孔中間以及兩側(cè)具有斜坡的光刻膠在過孔處的光強(qiáng)分布如圖11所示，其中PR為光刻膠。
[0065]涂覆光刻膠之后在進(jìn)行濕法刻蝕，得到如圖12所示的結(jié)果。但是本實施例提供的制作工藝是在濕法刻蝕后，還進(jìn)一步地對光刻膠進(jìn)行曝光以及對源漏極金屬層進(jìn)行干法刻蝕，由于光刻膠為斜坡形的，在干法刻蝕過程中光刻膠可有刻蝕作用，隨著干刻的進(jìn)行，光刻膠的厚度逐漸降低，最終形成SD層比較緩和的結(jié)構(gòu)，經(jīng)過附加的干法刻蝕后得到的結(jié)果如圖13所示。SD層具有緩和的斜坡使得SD Pad形貌于圓球類似，增大了導(dǎo)電球與ITO層的接觸面積，也增大了 ITO和SD金屬的接觸面積，導(dǎo)電性更好。
[0066]優(yōu)選地，對源漏極金屬層(SD層)進(jìn)行干法刻蝕之后還包括:在源漏極金屬層上形成鈍化層(PVX)并在過孔結(jié)構(gòu)對應(yīng)的位置也進(jìn)行相同的斜坡刻蝕，最后形成導(dǎo)電膜層(ITO層)。
[0067]對于本實施例中提供的步驟流程圖如圖14所示，具體包括以下步驟:
[0068]步驟SI’、在玻璃基板上形成GI層；
[0069]步驟S2’、在GI層上形成SD層，并對SD Pad對應(yīng)位置的SD層進(jìn)行濕法刻蝕和干法刻蝕，形成過孔結(jié)構(gòu)；
[0070]步驟S3 ’、在SD層上形成PVX層，并在過孔結(jié)構(gòu)對應(yīng)的位置進(jìn)行與過孔結(jié)構(gòu)相同的刻蝕，最后形成ITO層。
[0071]本實施例中上述提供的也是對SD基上方的各層圖形工藝，對于Gate基一側(cè)同實施例一中所述，此處不再贅述。
[0072]上述方法通過刻蝕掉柵絕緣層(GI)中源漏極金屬信號接入端子(SD Pad)對應(yīng)的部分，當(dāng)沉積SD金屬層時，使得SD Pad位置處的SD金屬層更加緊貼玻璃表面，以緩解由于GI的存在將GI基上方ITO墊高的效果。之后再進(jìn)行后續(xù)圖層(即SD層、PVX層和ITO層)的沉積和刻蝕，最后得到的ITO層高度較現(xiàn)有技術(shù)有所降低，能夠?qū)崿F(xiàn)降低Gate基和SD基上方ITO層的高度差，保證IC引腳與IC Bonding Pad之間的空間均勻性，兩者之間的導(dǎo)電球受力更加均勻，提高導(dǎo)線性能。
[0073]實施例四
[0074]基于上述陣列結(jié)構(gòu)的制作方法，本發(fā)明實施例四還提供了一種陣列結(jié)構(gòu)，截面示意圖如圖15所示，圖15的左側(cè)與圖2和圖5的左側(cè)相同，都是對Gate基過孔設(shè)計，圖15的右側(cè)是對SD基進(jìn)行改進(jìn)之后的示意圖。與圖5不同之處在于，圖15中并未對GI層進(jìn)行刻蝕，而是將多余高度的SD層刻蝕。[0075]另外，基于上述陣列結(jié)構(gòu)，本實施例還提供了一種顯示裝置，包括陣列基板和彩膜基板，其中的陣列基板是在玻璃基板上形成本發(fā)明實施例二中陣列結(jié)構(gòu)得到的。其中的陣列基板示意圖如圖16所示，是在玻璃基板00上形成實施例三提供的陣列結(jié)構(gòu)。
[0076]本實施例提供的陣列基板，能夠?qū)崿F(xiàn)降低Gate基和SD基上方ITO層的高度差，保證IC引腳與IC Bonding Pad之間的空間均勻性，兩者之間的導(dǎo)電球受力更加均勻，提高導(dǎo)線性能。
[0077]以上實施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
【權(quán)利要求】
1.一種陣列結(jié)構(gòu)的制作方法，其特征在于，在柵絕緣層上形成源漏極金屬層之前還包括:對源漏極金屬信號接入端子所在位置對應(yīng)的柵絕緣層進(jìn)行刻蝕，在所述柵絕緣層上形成過孔結(jié)構(gòu)。
2.如權(quán)利要求1所述的陣列結(jié)構(gòu)的制作方法，其特征在于，所述對源漏極金屬信號接入端子所在位置對應(yīng)的柵絕緣層進(jìn)行刻蝕之后還包括:在具有過孔結(jié)構(gòu)的柵絕緣層上方逐層形成源漏極金屬層、鈍化層以及導(dǎo)電膜層。
3.如權(quán)利要求2所述的陣列結(jié)構(gòu)的制作方法，其特征在于，形成源漏極金屬層之后還包括:對所述源漏極金屬層在所述過孔結(jié)構(gòu)所對應(yīng)的位置進(jìn)行與所述過孔結(jié)構(gòu)相同的刻蝕，繼續(xù)在所述源漏極金屬層上形成鈍化層，也進(jìn)行相同的刻蝕，最后形成導(dǎo)電膜層。
4.一種陣列結(jié)構(gòu)，其特征在于，所述陣列結(jié)構(gòu)是通過所述權(quán)利要求1-3所述的陣列結(jié)構(gòu)制作方法得到的。
5.一種顯示裝置，包括陣列基板和彩膜基板，其特征在于，所述陣列基板是在玻璃基板上形成權(quán)利要求4所述的陣列結(jié)構(gòu)得到的。
6.一種陣列結(jié)構(gòu)的制作方法，其特征在于，在柵絕緣層上形成源漏極金屬層之后還包括:在所述源漏極金屬信號接入端子所在位置對應(yīng)的源漏極金屬層上形成過孔結(jié)構(gòu)，所述過孔結(jié)構(gòu)的兩側(cè)具有緩和斜坡。
7.如權(quán)利要求6所述的陣列結(jié)構(gòu)的制作方法，其特征在于，所述過孔結(jié)構(gòu)包括主孔以及主孔兩側(cè)的補(bǔ)償孔，所述補(bǔ)償孔小于所述主孔，且上述主孔為全透光，所述補(bǔ)償孔為非全透光。
8.如權(quán)利要求6所述的陣列結(jié)構(gòu)的制作方法，其特征在于，所述過孔結(jié)構(gòu)包括主孔以及主孔兩側(cè)的半透膜，所述主孔為全透光，所半透膜為非全透光。
9.如權(quán)利要求8所述的陣列結(jié)構(gòu)的制作方法，其特征在于，所述半透膜包括多級不同透過率的次半透膜，并且所述次半透膜的透過率從所述主孔為起始端向兩側(cè)逐級遞減分布。
10.如權(quán)利要求7或8所述的陣列結(jié)構(gòu)的制作方法，其特征在于，在所述源漏極金屬層通過濕法刻蝕，形成主孔和補(bǔ)償孔或主孔和半透膜的過孔結(jié)構(gòu)，之后在所述源漏極金屬層上形成具有斜坡的光刻膠，所述光刻膠的高度從兩側(cè)向所述主孔逐漸降低，并對所述光刻膠進(jìn)行曝光以及對所述源漏極金屬層進(jìn)行干法刻蝕。
11.如權(quán)利要求10所述的陣列結(jié)構(gòu)的制作方法，其特征在于，對所述源漏極金屬層進(jìn)行干法刻蝕之后還包括:在所述源漏極金屬層上形成鈍化層并在所述過孔結(jié)構(gòu)對應(yīng)的位置也進(jìn)行相同的斜坡刻蝕，最后形成導(dǎo)電膜層。
12.—種陣列結(jié)構(gòu)，其特征在于，所述陣列結(jié)構(gòu)是通過所述權(quán)利要求7-12所述的陣列結(jié)構(gòu)制作方法得到的。
13.—種顯示裝置，包括陣列基板和彩膜基板，其特征在于，所述陣列基板是在玻璃基板上形成權(quán)利要求12所述的陣列結(jié)構(gòu)得到的。
【文檔編號】H01L23/498GK103560113SQ201310571411
【公開日】2014年2月5日 申請日期:2013年11月15日 優(yōu)先權(quán)日:2013年11月15日
【發(fā)明者】史大為, 冀新友, 李付強(qiáng), 郭建 申請人:北京京東方光電科技有限公司