溝槽型肖特基器件結(jié)構(gòu)及其制造方法
【專(zhuān)利摘要】本發(fā)明提供一種溝槽型肖特基器件結(jié)構(gòu)及其制造方法，包括：N型重?fù)诫s的基板；N型輕摻雜的硅外延層，形成于所述基板上；至少兩個(gè)溝槽，形成于所述硅外延層中；所述溝槽表面依次形成有第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層；高摻雜N型多晶硅層，填充于所述溝槽中；金屬硅化物層，形成于所述硅外延層表面；正面電極，形成于所述金屬硅化物層表面；背面電極，形成于所述N型重?fù)诫s的基板背面。本發(fā)明第一二氧化硅層/中間電介質(zhì)層/第二二氧化硅層復(fù)合結(jié)構(gòu)作為溝槽介質(zhì)層，以能夠顯著減小漏電流，不僅滿足提高擊穿電壓和降低漏電流的需要，又有利于采用更窄的溝槽結(jié)構(gòu)，從而增加了肖特基勢(shì)壘接觸面積而降低正向?qū)妷骸?br> 【專(zhuān)利說(shuō)明】溝槽型肖特基器件結(jié)構(gòu)及其制造方法【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體領(lǐng)域，涉及一種溝槽型肖特基器件結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]功率肖特基器件是一種用于大電流整流的半導(dǎo)體兩端器件，目前常用的功率肖特基器件由金屬硅化物和低摻雜N型硅之間的肖特基結(jié)來(lái)制作，金屬硅化物可以是鉬硅化合物、鈦硅化合物、鎳硅化合物和鉻硅化合物等。近年來(lái)，由于溝槽技術(shù)的發(fā)展，各種溝槽型結(jié)構(gòu)被用于制作單元肖特基結(jié)構(gòu)的漏電保護(hù)環(huán)，如常采用的溝槽型MOS結(jié)構(gòu)等。溝槽型MOS結(jié)構(gòu)的采用縮小了傳統(tǒng)PN結(jié)保護(hù)環(huán)的面積，當(dāng)器件所用芯片面積相同時(shí)，可以降低器件的正向?qū)▔航?。MOS結(jié)構(gòu)柵下的絕緣層可以選用Si02、Si3N4和Al2O3等絕緣材料，由于SiO2具有易制性，且能減少厚度以持續(xù)改善器件性能，所以用SiO2作為絕緣電介質(zhì)層最為普遍。從器件擊穿電壓和開(kāi)關(guān)電容考慮，希望使用厚氧化層；但從工藝和成本考慮，使用厚氧化層要增加溝槽寬度，降低肖特基器件正向?qū)〞r(shí)的有效面積，從而增加正向?qū)妷汉蛽p耗；這一矛盾制約器件性價(jià)比優(yōu)化。
[0003]根據(jù)k值的不同,把電介質(zhì)分為高k(high-k)電介質(zhì)和低k(low_k)電介質(zhì)兩類(lèi)。介電常數(shù)k > 3.9時(shí),判定為high-k ;而k < 3.9時(shí)則為low-k, SiO2介電常數(shù)k為3.9。
[0004]High-K電介質(zhì)材料，是一種可取代二氧化硅作為柵介質(zhì)的材料。它具備良好的絕緣屬性，同時(shí)可在柵和硅底層通道之間產(chǎn)生較高的場(chǎng)效應(yīng)，High-K電介質(zhì)材料應(yīng)滿足如下要求:⑴與Si有良好的熱穩(wěn)定性；⑵始終是非晶態(tài)，以減少泄漏電流；(3)有大的帶隙和高的勢(shì)壘高度，以降低隧穿電流；⑷低缺陷態(tài)密度/固定電荷密度，以抑制器件表面遷移率退化。最有希望取代SiO2柵介質(zhì)的高K材料主要有兩大類(lèi):氮化物和金屬氧化物。
[0005] 以氮化物Si3N4為例，Si3N4介電常數(shù)比SiO2高，在相同的等效柵氧化層厚度下，Si3N4的物理厚度大于SiO2，作柵介質(zhì)時(shí)漏電流比SiO2小幾個(gè)數(shù)量級(jí)。但Si3N4具有難以克服的硬度和脆性，與Si直接接觸是會(huì)因晶格失配二產(chǎn)生缺陷，導(dǎo)致表面態(tài)電荷密度增加。因此在選用Si3N4作為柵介質(zhì)材料時(shí)，必須先在硅層上生長(zhǎng)SiO2層作為過(guò)渡層。
[0006]Low-K電介質(zhì)材料，可以有效的降低器件電容，從而有利于改善器件開(kāi)關(guān)性能。與SiO2相比，low-k材料密度較低，熱傳導(dǎo)性能較差，熱穩(wěn)定性變壞。低k材料主要有:摻雜二氧化硅(SiOF、SiOC )，有機(jī)聚合物和多孔材料。
[0007]從器件性能優(yōu)化出發(fā)，要增加擊穿電壓和降低MOS電容，必須增加?xùn)叛趸瘜拥暮穸龋坏珡墓に嚿现v，使用厚氧化層需要增加溝槽寬度，這就降低了器件正向?qū)ǖ挠行娣e，從而會(huì)增加正向?qū)妷?。上述矛盾制約了器件優(yōu)化。

【發(fā)明內(nèi)容】

[0008]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種溝槽型肖特基器件結(jié)構(gòu)及其制造方法，用于解決現(xiàn)有技術(shù)中不能有效控制肖特基反向漏電并降低正向?qū)▔航档膯?wèn)題。[0009]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種溝槽型肖特基器件結(jié)構(gòu)的制造方法，至少包括以下步驟:
[0010]I)提供一 N型重?fù)诫s的基板，在所述N型重?fù)诫s的基板上形成一 N型輕摻雜的硅外延層；
[0011]2)在所述N型輕摻雜的硅外延層中形成至少兩個(gè)溝槽，在所述溝槽表面依次形成
第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層；
[0012]3 )在所述溝槽中沉積高摻雜N型多晶硅層并去除所述溝槽外多余的高摻雜N型多晶硅層、第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層直至露出所述N型輕摻雜的硅外延層表面；
[0013]4)在所述N型輕摻雜的硅外延層表面形成肖特基金屬層，并采用熱處理方法使得所述肖特基金屬層與所述N型輕摻雜的硅外延層反應(yīng)生成金屬硅化物層；
[0014]5)在所述金屬硅化物層表面形成正面電極層；在所述N型重?fù)诫s的基板背面形成背面電極層。
[0015]可選地，于所述步驟3)中，首先在所述溝槽中沉積高摻雜N型多晶硅層并去除所述溝槽外多余的高摻雜N型多晶硅層，然后再沉積一層氧化層，并對(duì)所述氧化層進(jìn)行選擇性刻蝕直至露出所述硅外延層表面，同時(shí)保留器件外圍區(qū)域的氧化層。
[0016]可選地，所述中間電介質(zhì)層為高k電介質(zhì)，所述高k電介質(zhì)滿足k>3.9。
[0017]可選地，所述高k 電介質(zhì)包括 Si3N4、Si0N、Ti02、Al203、Zr02、Hf02、HfSi0、HfSi0N 及HfZrSiO中的一種或多種。
[0018]可選地，所述中間電介質(zhì)層為低k電介質(zhì)，所述低k電介質(zhì)滿足k < 3.9。
[0019]可選地，所述低k電介質(zhì)包括Si02、Si0F、Si0C及a_C:F中的一種或多種。
[0020]可選地，所述第一二氧化硅層的厚度范圍是5?250納米，所述中間介質(zhì)層的厚度范圍是10?500納米，所述第二二氧化硅層的厚度范圍是5?250納米。
[0021]可選地，所述溝槽的寬度范圍是0.15?2微米，深度范圍是0.5?40微米。
[0022]可選地，所述肖特基金屬層的材料包括Pt、T1、N1、Cr、W、Mo或Co中的至少一種，所述肖特基金屬層的厚度范圍是10?1000納米。
[0023]可選地，所述正面電極層包括TiN/AlSiCu/TiN/Ti/Ni/Ag疊層、TiN/AlSiCu疊層、TiN/AlCu/TiN/Ti/Ni/Ag 疊層、TiN/AlCu 疊層、TiN/AlSi 疊層或 TiN/Al 疊層中的至少一種。。
[0024]本發(fā)明還提供一種溝槽型肖特基器件結(jié)構(gòu)，至少包括:
[0025]N型重?fù)诫s的基板；
[0026]N型輕摻雜的硅外延層，形成于所述N型重?fù)诫s的基板上；
[0027]至少兩個(gè)溝槽，形成于所述硅外延層中；所述溝槽表面依次形成有第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層；
[0028]高摻雜N型多晶硅層，填充于所述溝槽中；
[0029]金屬硅化物層，形成于所述N型輕摻雜的硅外延層表面；
[0030]正面電極，形成于所述金屬娃化物層表面；
[0031]背面電極，形成于所述N型重?fù)诫s的基板背面。
[0032]可選地，所述中間電介質(zhì)層為高k電介質(zhì)，所述高k電介質(zhì)滿足k>3.9，包括Si3N4、SiON、Ti02、A1203、ZrO2, HfO2, HfSiO、HfSiON 及 HfZrSiO 中的一種或多種。
[0033]可選地，所述中間電介質(zhì)層為低k電介質(zhì)，所述低k電介質(zhì)滿足3.9，包括Si02、SiOF、SiOC及a_C:F中的一種或多種。
[0034]如上所述，本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)及其制造方法具有以下有益效果:本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)的制造方法采用以第一二氧化硅層/中間電介質(zhì)層/第二二氧化硅層復(fù)合結(jié)構(gòu)作為溝槽電介質(zhì)層的MOS結(jié)構(gòu)作為高反壓保護(hù)環(huán)，其中第一二氧化硅層和第二二氧化硅層分別與硅外延層及多晶硅形成良好的結(jié)構(gòu)匹配，降低缺陷；而中間電介質(zhì)層可采用高k電介質(zhì)或低k電介質(zhì)以滿足不用的應(yīng)用需求，不受材料的晶格匹配的限制，應(yīng)用范圍更廣。本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)既可以滿足提高擊穿電壓和降低漏電流的需要，又有利于采用更窄的溝槽結(jié)構(gòu)，從而增加了肖特基勢(shì)壘接觸面積而降低正向?qū)妷骸?br> 【專(zhuān)利附圖】

【附圖說(shuō)明】
[0035]圖1顯示為本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)的制造方法中在N型重?fù)诫s的基板上形成N型輕摻雜的硅外延層的示意圖。
[0036]圖2顯示為本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)的制造方法中在溝槽表面依次形成第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層的示意圖。
[0037]圖3顯示為本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)的制造方法中在溝槽中沉積高摻雜N型多晶硅層的示意圖。
[0038]圖4顯示為本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)的制造方法中在N型輕摻雜的硅外延層表面形成金屬硅化物層的示意圖。
[0039]圖5顯示為本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)的示意圖。
[0040]元件標(biāo)號(hào)說(shuō)明
[0041]I N型重?fù)诫s的基板
[0042]2 N型輕摻雜的硅外延層
[0043]3 溝槽
[0044]4 第一二氧化硅層
[0045]5 第二電介質(zhì)層
[0046]6 第二二氧化硅層
[0047]7 高摻雜N型多晶硅層
[0048]8 金屬硅化物
[0049]9 正面電極層
[0050]10背面電極層
【具體實(shí)施方式】
[0051]以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說(shuō)明書(shū)中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。[0052]請(qǐng)參閱圖1至圖5。需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0053]本發(fā)明提供一種溝槽型肖特基器件結(jié)構(gòu)的制造方法，至少包括以下步驟:
[0054]I)提供一 N型重?fù)诫s的基板，在所述N型重?fù)诫s的基板上形成一 N型輕摻雜的硅外延層；
[0055]2)在所述N型輕摻雜的硅外延層中形成至少兩個(gè)溝槽，在所述溝槽表面依次形成
第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層；
[0056]3 )在所述溝槽中沉積高摻雜N型多晶硅層并去除所述溝槽外多余的高摻雜N型多晶硅層、第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層直至露出所述N型輕摻雜的硅外延層表面；
[0057]4)在所述N型輕摻雜的硅外延層表面形成肖特基金屬層，并采用熱處理方法使得所述肖特基金屬層與所述N型輕摻雜的硅外延層反應(yīng)生成金屬硅化物層；
[0058]5)在所述金屬硅化物層表面形成正面電極層；在所述N型重?fù)诫s的基板背面形成背面電極層。
[0059]請(qǐng)參閱圖1，首先執(zhí)行步驟I )，如圖所示，提供一 N型重?fù)诫s的基板I，在所述N型重?fù)诫s的基板I上通過(guò)外延法形成一 N型輕摻雜的硅外延層2。
[0060]具體的，所述N型重?fù)诫s的基板I采用磷或砷重?fù)诫s的硅襯底，摻雜濃度大于lE18/cm3，其電阻率小于0.0lohm *cm0所述輕摻雜的硅外延層2的摻雜濃度范圍是1E14?lE17/cm3，所述輕摻雜的硅外延層2的厚度范圍是2?60微米。
[0061]請(qǐng)參閱圖2，執(zhí)行步驟2)，如圖所示，采用掩?？涛g方法在所述N型輕摻雜的硅外延層2中形成至少兩個(gè)溝槽3，然后在所述溝槽3表面依次形成第一二氧化硅層4、中間電介質(zhì)層5及第二二氧化硅層6。
[0062]具體的，所述中間電介質(zhì)層可采用高k電介質(zhì)以滿足增強(qiáng)器件的耗盡性能、降低漏電流的需要，所述高k電介質(zhì)滿足k>3.9。所述中間電介質(zhì)層采用高k材料，由第一二氧化硅層/中間電介質(zhì)層/第二二氧化硅層復(fù)合結(jié)構(gòu)構(gòu)成溝槽電介質(zhì)層整體上也為高k材料，在同樣的性能要求下溝槽介質(zhì)層可以做得更薄，有利于采用更窄的溝槽結(jié)構(gòu)，從而增加肖特基勢(shì)壘接觸面積而降低器件正向?qū)▔航?，并且采用該?fù)合結(jié)構(gòu)作為溝槽介質(zhì)層，與硅外延層及多晶硅的匹配性良好，能夠降低缺陷。所述高k電介質(zhì)包括但不限于Si3N4、SiON、TiO2, Al2O3' ZrO2, HfO2, HfSiO, HfSiON 及 HfZrSiO 中的一種或多種，其中 SiON 中 O 及 N 的組分可調(diào)，HfZrSiO中Zr、S1、O的組分可調(diào)。
[0063]具體的，所述中間電介質(zhì)層也可以采用低k電介質(zhì)，所述低k電介質(zhì)滿足3.9。在某些情況下，如通過(guò)改變摻雜濃度改變輕摻雜硅外延層的電阻率在一定值時(shí)，溝槽電介質(zhì)層的k值不能太高，甚至需要使用低k材料來(lái)達(dá)到類(lèi)似的性能要求。所述低k電介質(zhì)可包括但不限于SiO2、SiOF, SiOC及a-C:F (氟化非晶碳)中的一種或多種。
[0064]具體的，所述溝槽3的寬度范圍是0.15?2微米，深度范圍是0.5?40微米，所述溝槽3在水平面上的投影形狀可以為阱狀、連續(xù)的長(zhǎng)條狀、不連續(xù)的長(zhǎng)條狀、六邊形、矩形或圓形，所述溝槽3的縱截面形狀可以為矩形、倒梯形、或底部呈圓弧狀的多邊形。[0065]具體的，所述第一二氧化硅4的厚度范圍是5?250納米，所述中間介質(zhì)層5的厚度范圍是10?500納米，所述第二二氧化硅層6的厚度范圍是5?250納米。
[0066]本實(shí)施例中，所述第一二氧化硅層4/中間介質(zhì)層5/第二二氧化硅層6以二氧化硅/氮化硅/ 二氧化硅為例進(jìn)行說(shuō)明。在形成所述溝槽3之后，首先采用熱氧化方法在所述溝槽3表面生長(zhǎng)一層二氧化娃層,然后米用化學(xué)氣相沉積或其它沉積方法在該二氧化娃層上淀積一層氮化硅層，再采用化學(xué)氣相沉積或其它沉積方法在該氮化硅層上淀積另一二氧化硅層，形成ONO復(fù)合結(jié)構(gòu)。
[0067]本發(fā)明采用第一二氧化硅層/中間介質(zhì)層/第二二氧化硅層復(fù)合結(jié)構(gòu)作為溝槽電介質(zhì)層，與硅外延層及多晶硅具有良好的結(jié)構(gòu)匹配，中間介質(zhì)層可采用多種高k或低k電介質(zhì)，不受晶格匹配的限制，可滿足不同的應(yīng)用要求；當(dāng)對(duì)器件施加反向電壓時(shí)，能夠更早建立增強(qiáng)電場(chǎng)，從而更早地在溝槽下方形成耗盡層，減小反向漏電電流；同時(shí)采用該復(fù)合結(jié)構(gòu)，既能夠滿足提高擊穿電壓和降低漏電流的需要，又有利于采用更窄的溝槽結(jié)構(gòu)，從而增加了肖特基勢(shì)壘接觸面積而降低正向?qū)妷骸?br> [0068]請(qǐng)參閱圖3，執(zhí)行步驟3)，如圖所示，在所述溝槽3中沉積高摻雜N型多晶硅層7，并去除所述溝槽外多余的高摻雜N型多晶硅層、第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層直至露出所述N型輕摻雜的硅外延層4表面。
[0069]具體的，采用高密度等離子體沉積方法、低壓化學(xué)氣相沉積(LPCVD)或增強(qiáng)等離子體化學(xué)氣相沉積(PECVD)等沉積方法在所述槽3中沉積所述高摻雜多晶硅層7。所述高摻雜多晶硅層7的摻雜濃度范圍是1E19?lE21/cm3。沉積完畢后，采用刻蝕或化學(xué)機(jī)械拋光方法去除所述溝槽外多余的高摻雜N型多晶硅層、第一二氧化硅層、中間電介質(zhì)層及第二二氧化娃層直至露出所述N型輕摻雜的娃外延層4表面,并對(duì)所述N型輕摻雜的娃外延層表面進(jìn)行清洗處理，最終在所述溝槽中形成以第一二氧化硅層4/中間電介質(zhì)層5/第二二氧化硅層6復(fù)合結(jié)構(gòu)作為溝槽電介質(zhì)層的MOS漏電保護(hù)環(huán)結(jié)構(gòu)。
[0070]在另一實(shí)施例中，在所述溝槽中沉積高摻雜N型多晶硅層7之后，首先采用刻蝕或化學(xué)機(jī)械拋光去除所述溝槽外多余的高摻雜N型多晶硅層7，并對(duì)器件表面進(jìn)行清洗處理，然后再沉積一層氧化層如二氧化硅，并對(duì)所述氧化層進(jìn)行選擇性刻蝕直至露出所述硅外延層表面，同時(shí)保留器件外圍區(qū)域的氧化層作為絕緣層，有源區(qū)形成干凈的硅表面。
[0071]請(qǐng)參閱圖4，執(zhí)行步驟4)，如圖所示，采用濺射法或其它方法在所述N型輕摻雜的硅外延層2表面形成肖特基金屬層，所述肖特基金屬層覆蓋所述溝槽上方，然后采用熱處理方法如快速熱退火或爐退火，使得所述肖特基金屬層與所述N型輕摻雜的硅外延層2反應(yīng)生成金屬娃化物層8。
[0072]具體的，所述肖特基金屬層的材料包括？111、附、0、1、10或(:0中的至少一種，最終形成的金屬硅化物層相應(yīng)的為鉬硅化合物、鈦硅化合物、鎳硅化合物、鉻硅化合物等。所述肖特基金屬層的厚度范圍是10?1000納米。
[0073]請(qǐng)參閱圖5,執(zhí)行步驟5),如圖所示,在所述金屬娃化物層8表面形成正面電極層
9;在所述N型重?fù)诫s的基板I背面形成背面電極層10。
[0074]具體的，所述正面電極層包括但不限于TiN/AlSiCu/TiN/Ti/Ni/Ag疊層、TiN/AlSiCu 疊層、TiN/AlCu/TiN/Ti/Ni/Ag 疊層、TiN/AlCu 疊層、TiN/AlSi 疊層或 TiN/Al 疊層中的至少一種。。本實(shí)施例中以TiN/AlSiCu/TiN/Ti/Ni/Ag疊層為例進(jìn)行說(shuō)明，具體的，采用濺射法或其它沉積方法在所述金屬硅化物層8表面淀積TiN/AlSiCu/TiN/Ti/Ni/Ag多層金屬膜形成正面電極層。形成多層金屬膜后，后續(xù)還可以采用光刻掩模的方法對(duì)該多層金屬膜進(jìn)行選擇性刻蝕，形成正面電極圖形，再在器件正面淀積保護(hù)層介質(zhì)，并采用光刻掩模方法對(duì)該保護(hù)層介質(zhì)進(jìn)行選擇性刻蝕，形成正面引線窗口圖形，該過(guò)程結(jié)構(gòu)未予圖示。
[0075]在形成所述背面電極層10之前，可以首先將所述N型重?fù)诫s的基板I背面進(jìn)行減薄以減小正向?qū)▔航?，然后再在減薄后的N型重?fù)诫s的基板I背面電極Ti/Ni/Ag等多層金屬膜，加熱合金化后形成所述背面電極10。
[0076]至此，采用本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)的制造方法完成了器件的制作。本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)的制造方法在溝槽表面依次沉積第一二氧化硅層/中間介質(zhì)層/第二二氧化硅層，利用該復(fù)合結(jié)構(gòu)作為溝槽電介質(zhì)層，并在溝槽間隙內(nèi)填充高摻雜N型多晶硅層7，形成MOS漏電保護(hù)環(huán)結(jié)構(gòu)。該復(fù)合結(jié)構(gòu)溝槽電介質(zhì)層與硅外延層及多晶硅具有良好的結(jié)構(gòu)匹配，中間介質(zhì)層可采用多種高k或低k電介質(zhì)，不受晶格匹配的限制，可滿足不同的應(yīng)用要求；當(dāng)對(duì)器件施加反向電壓時(shí)，能夠更早建立增強(qiáng)電場(chǎng)，從而更早地在溝槽下方形成耗盡層，減小反向漏電電流；同時(shí)采用該復(fù)合結(jié)構(gòu)，既能夠滿足提高擊穿電壓和降低漏電流的需要，又有利于采用更窄的溝槽結(jié)構(gòu)，從而增加了肖特基勢(shì)壘接觸面積而降低正向?qū)妷骸?br> [0077]本發(fā)明還提供一種溝槽型肖特基器件結(jié)構(gòu)，請(qǐng)參閱圖5，如圖所示所述溝槽型肖特基器件結(jié)構(gòu)至少包括:
[0078]N型重?fù)诫s的基板1 ; [0079]N型輕摻雜的硅外延層2，形成于所述N型重?fù)诫s的基板I上；
[0080]至少兩個(gè)溝槽，形成于所述硅外延層2中；所述溝槽表面依次形成有第一二氧化娃層4、中間電介質(zhì)層5及第二二氧化娃層6 ；
[0081]高摻雜N型多晶硅層7，填充于所述溝槽中；
[0082]金屬硅化物層8，形成于所述N型輕摻雜的硅外延層表面；
[0083]正面電極9,形成于所述金屬娃化物層8表面；
[0084]背面電極10，形成于所述N型重?fù)诫s的基板I背面。
[0085]具體的，所述N型重?fù)诫s的基板I采用磷或砷重?fù)诫s的硅襯底，摻雜濃度大于lE18/cm3，其電阻率小于0.01ohm *cm0所述輕摻雜的硅外延層2的摻雜濃度范圍是1E14~lE17/cm3，所述輕摻雜的硅外延層2的厚度范圍是2~60微米。
[0086]具體的，所述中間電介質(zhì)層5為高k電介質(zhì)，所述高k電介質(zhì)滿足k>3.9，包括但不限于 Si3N4、Si0N、Ti02、Al203、Zr02、Hf02、HfSi0、HfSiON 及 HfZrSiO 中的一種或多種。所述中間電介質(zhì)層也可以采用低k電介質(zhì)，所述低k電介質(zhì)滿足k≥3.9，包括但不限于Si02、SiOF, SiOC及a-C:F中的一種或多種。所述第一二氧化硅層4的厚度范圍是5~250納米，所述中間電介質(zhì)層5的厚度范圍是10~500納米，所述第二二氧化硅層6的厚度范圍是5~250納米。
[0087]具體的，所述正面電極層包括但不限于TiN/AlSiCu/TiN/Ti/Ni/Ag疊層、TiN/AlSiCu 疊層、TiN/AlCu/TiN/Ti/Ni/Ag 疊層、TiN/AlCu 疊層、TiN/AlSi 疊層或 TiN/Al 疊層中的至少一種。。所述背面電極層包括但不限于Ti/Ni/Ag合金。 [0088]綜上所述，本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)的制造方法采用以第一二氧化硅層/中間電介質(zhì)層/第二二氧化硅層復(fù)合結(jié)構(gòu)作為溝槽電介質(zhì)層的MOS結(jié)構(gòu)作為高反壓保護(hù)環(huán)，其中第一二氧化硅層和第二二氧化硅層分別與硅外延層及多晶硅形成良好的結(jié)構(gòu)匹配，降低缺陷；而中間電介質(zhì)層可采用各種高k電介質(zhì)或低k電介質(zhì)以滿足不用的應(yīng)用需求，不受材料的晶格匹配的限制，應(yīng)用范圍更廣。本發(fā)明的溝槽型肖特基器件結(jié)構(gòu)既可以滿足提高擊穿電壓和降低漏電流的需要，又有利于采用更窄的溝槽結(jié)構(gòu)，從而增加了肖特基勢(shì)壘接觸面積而降低正向?qū)妷?。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0089] 上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種溝槽型肖特基器件結(jié)構(gòu)的制造方法，其特征在于，至少包括以下步驟: 1)提供一N型重?fù)诫s的基板，在所述N型重?fù)诫s的基板上形成一 N型輕摻雜的硅外延層； 2)在所述N型輕摻雜的硅外延層中形成至少兩個(gè)溝槽，在所述溝槽表面依次形成第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層； 3)在所述溝槽中沉積高摻雜N型多晶硅層并去除所述溝槽外多余的高摻雜N型多晶硅層、第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層直至露出所述N型輕摻雜的硅外延層表面； 4)在所述N型輕摻雜的硅外延層表面形成肖特基金屬層，并采用熱處理方法使得所述肖特基金屬層與所述N型輕摻雜的硅外延層反應(yīng)生成金屬硅化物層； 5)在所述金屬硅化物層表面形成正面電極層；在所述N型重?fù)诫s的基板背面形成背面電極層。
2.根據(jù)權(quán)利要求1所述的溝槽型肖特基器件結(jié)構(gòu)的制造方法，其特征在于:于所述步驟3)中，首先在所述溝槽中沉積高摻雜N型多晶硅層并去除所述溝槽外多余的高摻雜N型多晶硅層，然后再沉積一層氧化層，并對(duì)所述氧化層進(jìn)行選擇性刻蝕直至露出所述硅外延層表面，同時(shí)保留器件外圍區(qū)域的氧化層。
3.根據(jù)權(quán)利要求1所述的溝槽型肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述中間電介質(zhì)層為高k電介質(zhì)，所述高k電介質(zhì)滿足k>3.9。
4.根據(jù)權(quán)利要求3所述的溝槽型肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述高k電介質(zhì)包括 Si3N4、Si0N、Ti02、Al203、Zr02、Hf02、HfSi0、HfSi0N 及 HfZrSiO 中的一種或多種。
5.根據(jù)權(quán)利要求1所述的溝槽型肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述中間電介質(zhì)層為低k電介質(zhì),所述低k電介質(zhì)滿足k < 3.9。
6.根據(jù)權(quán)利要求5所述的溝槽型肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述低k電介質(zhì)包括Si02、SiOF, SiOC及a-C:F中的一種或多種。
7.根據(jù)權(quán)利要求1所述的溝槽型肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述第一二氧化硅層的厚度范圍是5~250納米，所述中間介質(zhì)層的厚度范圍是10~500納米，所述第二二氧化硅層的厚度范圍是5~250納米。
8.根據(jù)權(quán)利要求1所述的溝槽型肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述溝槽的寬度范圍是0.15~2微米，深度范圍是0.5~40微米。
9.根據(jù)權(quán)利要求1所述的溝槽型肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述肖特基金屬層的材料包括Pt、T1、N1、Cr、W、Mo或Co中的至少一種，所述肖特基金屬層的厚度范圍是10~1000納米。
10.根據(jù)權(quán)利要求1所述的溝槽型肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述正面電極層包括 TiN/AlSiCu/TiN/Ti/Ni/Ag 疊層、TiN/AlSiCu 疊層、TiN/AlCu/TiN/Ti/Ni/Ag 疊層、TiN/AlCu疊層、TiN/AlSi疊層或TiN/Al疊層中的至少一種。
11.一種溝槽型肖特基器件結(jié)構(gòu)，其特征在于，至少包括: N型重?fù)诫s的基板； N型輕摻雜的硅外延層，形成于所述N型重?fù)诫s的基板上； 至少兩個(gè)溝槽，形成于所述硅外延層中；所述溝槽表面依次形成有第一二氧化硅層、中間電介質(zhì)層及第二二氧化硅層； 高摻雜N型多晶硅層，填充于所述溝槽中； 金屬硅化物層，形成于所述N型輕摻雜的硅外延層表面； 正面電極，形成于所述金屬硅化物層表面； 背面電極，形成于所述N型重?fù)诫s的基板背面。
12.根據(jù)權(quán)利要求11所述的溝槽型肖特基器件結(jié)構(gòu)，其特征在于:所述中間電介質(zhì)層為高 k 電介質(zhì)，所述高 k 電介質(zhì)滿足 k>3.9，包括 Si3N4、Si0N、Ti02、Al203、Zr02、Hf02、HfSi0、HfSiON及HfZrSiO中的一種或多種。
13.根據(jù)權(quán)利要求11所述的溝槽型肖特基器件結(jié)構(gòu)，其特征在于:所述中間電介質(zhì)層為低k電介質(zhì)，所述低k電介質(zhì)滿足k≤3.9，包括Si02、SiOF, SiOC及a_C:F中的一種或多種。
【文檔編號(hào)】H01L29/40GK103632959SQ201310571205
【公開(kāi)日】2014年3月12日 申請(qǐng)日期:2013年11月15日 優(yōu)先權(quán)日:2013年11月15日
【發(fā)明者】鄭晨炎, 張小辛, 傅靜 申請(qǐng)人:中航（重慶）微電子有限公司