實現(xiàn)肖特基二極管的雙極ic結(jié)構(gòu)的制造方法及雙極ic結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明涉及一種實現(xiàn)肖特基二極管的雙極集成電路結(jié)構(gòu)的制造方法及雙極集成電路結(jié)構(gòu)。屬于半導體【技術(shù)領(lǐng)域】。本發(fā)明的方法中，利用準等平面工藝形成所述外延層內(nèi)的N阱、基區(qū)和P-層；并通過一次蝕刻形成肖特基接觸孔；最后蒸發(fā)鋁，以在肖特基接觸孔內(nèi)形成硅化合物肖特基勢壘層。從而保證該工藝無需額外的肖特基接觸光刻，也無需采用鈦、鉑和鈀等貴金屬，同時保持由鈦、鉑和鈀等貴金屬形成的肖特基勢壘所具有的穩(wěn)定性和重復性，與通用的雙極集成電路生產(chǎn)工藝兼容，且有效簡化了工藝流程，降低了生產(chǎn)成本，且本發(fā)明的實現(xiàn)肖特基二極管的雙極集成電路結(jié)構(gòu)的制造方法及雙極集成電路結(jié)構(gòu)的應(yīng)用范圍也較為廣泛。
【專利說明】實現(xiàn)肖特基二極管的雙極IC結(jié)構(gòu)的制造方法及雙極IC結(jié)
構(gòu)【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體【技術(shù)領(lǐng)域】，特別涉及雙極集成電路生產(chǎn)工藝【技術(shù)領(lǐng)域】，具體是指一種實現(xiàn)肖特基二極管的雙極IC結(jié)構(gòu)的制造方法及雙極IC結(jié)構(gòu)。
【背景技術(shù)】 [0002]利用金屬和半導體整流接觸特性制成的二極管稱為肖特基勢壘二極管，它和PN結(jié)二極管具有類似的電流和電壓關(guān)系，即它們都有單向?qū)щ娦浴Ｒ话悴捎媒饘倥c輕摻雜的N型硅接觸來制作肖特基二極管。該肖特基二極管的特性取決于幾個因素，包括金屬組成、硅摻雜、邊緣效應(yīng)、退火條件以及是否存在表面污染物等。
[0003]在雙極集成電路設(shè)計中，為了節(jié)省成本，需要把一般外接的肖特基二極管集成在電路內(nèi)部，這需要肖特基二極管的制造工藝與雙極集成電路工藝兼容。在現(xiàn)有技術(shù)中，通常采用在N型外延淀積特殊金屬(如鈦，鉬和鈀等)的方法來形成肖特基勢壘，因為在保持低接觸電阻的同時確保了足夠的勢壘高度，且具有穩(wěn)定性高和重復性好的特點。N型硅構(gòu)成肖特基二極管的陰極，而金屬構(gòu)成陽極。此外，肖特基二極管需要形成通過厚場氧化層的接觸，而穿透厚場氧化層的接觸刻蝕會使基區(qū)接觸和發(fā)射區(qū)接觸出現(xiàn)過腐蝕。因此，一般需要執(zhí)行兩步連續(xù)的氧化層去除工藝避免出現(xiàn)過腐蝕現(xiàn)象:首先減薄肖特基接觸上的場氧化層厚度，然后再形成實際的接觸孔。這樣制造的肖特基二極管需要增加一次光刻。
[0004]因此，一般雙極工藝制作高性能的肖特基二極管的方法是:首先，在刻蝕孔時增加一次肖特基接觸的光刻；然后，在淀積金屬布線時把常用的鋁硅銅濺射換成鈦、鉬和鈀等特殊金屬的濺射。增加光刻次數(shù)會帶來芯片成本的上升，而鈦，鉬和鈀等特殊金屬也是價格昂貴。用該方法來制作肖特基二極管，工序復雜，制作的工藝成本高昂。
【發(fā)明內(nèi)容】
[0005]本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)中的缺點，提供一種無需額外的肖特基接觸光刻，也無需采用鈦、鉬和鈀等貴金屬，同時保持這些特殊金屬形成的肖特基勢壘所具有的穩(wěn)定性和重復性，制造工藝簡單，生產(chǎn)成本低廉，應(yīng)用范圍較為廣泛的實現(xiàn)肖特基二極管的雙極集成電路結(jié)構(gòu)的制造方法及雙極集成電路結(jié)構(gòu)。
[0006]為了實現(xiàn)上述的目的，本發(fā)明的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法包括以下步驟:
[0007](I)生成襯底、襯底內(nèi)的N埋層和P埋層、襯底上的外延層以及外延層內(nèi)的上隔離層和深磷層；
[0008](2)利用準等平面工藝形成所述外延層內(nèi)的N阱、基區(qū)和P-層，并退火；
[0009](3)通過預淀積和再擴散生成深磷層上的發(fā)射區(qū)；
[0010](4)通過一次蝕刻形成位于所述的基區(qū)內(nèi)的肖特基接觸孔；
[0011]( 5 )蒸發(fā)鋁，在所述的肖特基接觸孔內(nèi)形成硅化合物肖特基勢壘層。[0012]該實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法中，所述的步驟(1)具體包括以下步驟:
[0013](11)選用P型硅制備襯底，所述襯底的晶向為〈111〉，電阻率為25Ω.cm~50 Ω.cm ;
[0014](12)在襯底上生長一層厚度7000 A的氧化層，然后進行N埋層光刻、腐蝕，再進行磷淀積擴散，形成N埋層，所選用的磷的濃度P S為18~25 Ω / □，結(jié)深XjN+為4 μ m ;
[0015](13)在襯底上生長一層厚度丨200A的薄氧化層，然后帶膠進行硼注入，注入能量為80kev，注入劑量為2.4E14,去膠，退火形成P埋層；
[0016](14)在襯底上生長一層厚度為15 μ m的外延層,所述的外延層電阻率為4 Ω ^cm~5 Ω.cm ；
[0017](15)在襯底上生長一層厚度為5000 A的氧化層，然后進行深磷光刻、腐蝕，再進行深磷預淀積和擴散，形成深磷層；
[0018](16)在襯底上生長一層厚度為5000 A的氧化層，然后進行隔離光刻、腐蝕，再進行隔離CVD和再擴散形成上隔離層，所述的隔離CVD濃度P s為3~5.5 Ω / 口。
[0019]該實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法中，所述的步驟(2)具體包括以下步驟:
[0020](21)去除所述的步驟(12)~(16)中生成的氧化層；
[0021](22)在所述的襯底上生長一層厚度為500 A的薄氧化層用作注入遮擋層；
[0022](23)進行N阱光刻，而后進行N阱帶膠注入；
[0023](24)進行基區(qū)光刻，而后進行基區(qū)帶膠注入；
[0024](25)進行P-層光刻，而后進行P-層帶膠注入；
[0025](26)去膠；
[0026](27) 二氧化硅 CVD;
[0027](28)達到1200°C后，退火30分鐘。
[0028]該實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法中，所述的步驟(3)具體包括以下步驟:
[0029](31)在所述的深磷層上進行光刻和腐蝕；
[0030](32)進行預淀積；
[0031](33)再擴散形成N+發(fā)射區(qū)，作為肖特基二極管陰極歐姆接觸區(qū)域。
[0032]該實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法中，所述的步驟(5)具體包括以下步驟:
[0033](51)在所述的肖特基接觸孔內(nèi)，蒸發(fā)形成厚度為2.5 μ m厚的鋁層；
[0034](53)進行鋁光刻；
[0035](54)干法腐蝕形成芯片器件連接布線，并作為肖特基二極管的陽極；
[0036](55)進行合金和鈍化工序，形成肖特基二極管。
[0037]本發(fā)明還提供一種利用所述的方法制造的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)，該雙極集成電路結(jié)構(gòu)包括:襯底；分別生成于所述的襯底內(nèi)的N埋層和P埋層；生成于所述的襯底上的外延層；分別生成于所述的外延層內(nèi)的上隔離層和深磷層；分別生成于所述的外延層內(nèi)N阱、基區(qū)和P-層；生成于所述的深磷層上的發(fā)射區(qū)；通過一次蝕刻形成于所述的基區(qū)內(nèi)的肖特基接觸孔；以及通過蒸發(fā)鋁形成于所述的肖特基接觸孔內(nèi)的硅化合物肖特基勢壘層。
[0038]采用了該發(fā)明的實現(xiàn)肖特基二極管的雙極集成電路結(jié)構(gòu)的制造方法及雙極集成電路結(jié)構(gòu)，其制造方法中，利用準等平面工藝形成所述外延層內(nèi)的N阱、基區(qū)和P-層；并通過一次蝕刻形成肖特基接觸孔；最后蒸發(fā)鋁，以在肖特基接觸孔內(nèi)形成硅化合物肖特基勢壘層。從而保證該工藝無需額外的肖特基接觸光刻，也無需采用鈦、鉬和鈀等貴金屬，同時保持由鈦、鉬和鈀等貴金屬形成的肖特基勢壘所具有的穩(wěn)定性和重復性，與通用的雙極集成電路生產(chǎn)工藝兼容，且有效簡化了工藝流程，降低了生產(chǎn)成本，且本發(fā)明的實現(xiàn)肖特基二極管的雙極集成電路結(jié)構(gòu)的制造方法及雙極集成電路結(jié)構(gòu)的應(yīng)用范圍也較為廣泛。
【專利附圖】
【附圖說明】
[0039]圖1為本發(fā)明的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法的步驟流程圖。
[0040]圖2為采用本發(fā)明的方法制造的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的截面圖。
[0041]圖3為本發(fā)明的制造方法在實際應(yīng)用中的的步驟流程示意圖。
【具體實施方式】
[0042]為了能夠更清楚地理解本發(fā)明的技術(shù)頁面，特舉以下實施例詳細說明。
[0043]請參閱圖1所示，為本發(fā)明的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法的步驟流程圖。
[0044]在一種實施方式中，所述的方法包括以下步驟:
[0045](I)生成襯底、襯底內(nèi)的N埋層和P埋層、襯底上的外延層以及外延層內(nèi)的上隔離層和深磷層；
[0046](2)利用準等平面工藝形成所述外延層內(nèi)的N阱、基區(qū)和P-層，并退火；
[0047](3)通過預淀積和再擴散生成深磷層上的發(fā)射區(qū)；
[0048](4)通過一次蝕刻形成位于所述的基區(qū)內(nèi)的肖特基接觸孔；
[0049](5)蒸發(fā)鋁，在所述的肖特基接觸孔內(nèi)形成硅化合物肖特基勢壘層。
[0050]在一種較優(yōu)選的實施方式中，所述的步驟(1)具體包括以下步驟:
[0051](11)選用P型硅制備襯底，所述襯底的晶向為〈111〉，電阻率為25Ω.cm~50 Ω.cm ;
[0052](12)在襯底上生長一層厚度7000 A的氧化層，然后進行N埋層光刻、腐蝕，再進行磷淀積擴散，形成N埋層，所選用的磷的濃度P S為18~25 Ω / □，結(jié)深XjN+為4 μ m ;
[0053](13)在襯底上生長一層厚度丨200A的薄氧化層，然后帶膠進行硼注入，注入能量為80kev，注入劑量為2.4E14,去膠，退火形成P埋層；
[0054](14)在襯底上生長一層厚度為15 μ m的外延層,所述的外延層電阻率為4 Ω ^cm~5 Ω.cm ；
[0055](15)在襯底上生長一層厚度為5000 A的氧化層，然后進行深磷光刻、腐蝕，再進行深磷預淀積和擴散，形成深磷層；[0056](16)在襯底上生長一層厚度為SOOU \的氧化層，然后進行隔離光刻、腐蝕，再進行隔離CVD和再擴散形成上隔離層，所述的「R離CVD濃度P S為3~5.5 Ω / 口。
[0057]在一種進一步優(yōu)選的實施方式中，所述的步驟(2)具體包括以下步驟:
[0058](21)去除所述的步驟(12)~(16)中生成的氧化層；
[0059](22)在所述的襯底上生長一層厚度為500 A的薄氧化層用作注入遮擋層；
[0060](23)進行N阱光刻，而后進行N阱帶膠注入；
[0061](24)進行基區(qū)光刻，而后進行基區(qū)帶膠注入；
[0062](25)進行P-層光刻，而后進行P-層帶膠注入；
[0063](26)去膠；
[0064](27) 二氧化硅 CVD;
[0065](28)達到1200°C后，退火30分鐘。
[0066]在一種更進一步優(yōu)選的實施方式中，所述的步驟(3)具體包括以下步驟: [0067](31)在所述的深磷層上進行光刻和腐蝕；
[0068](32)進行預淀積；
[0069](33)再擴散形成N+發(fā)射區(qū)，作為肖特基二極管陰極歐姆接觸區(qū)域。
[0070]在一種更優(yōu)選的實施方式中，所述的步驟(5)具體包括以下步驟:
[0071](51)在所述的肖特基接觸孔內(nèi)，蒸發(fā)形成厚度為2.5μπι厚的鋁層；
[0072](53)進行鋁光刻；
[0073](54)干法腐蝕形成芯片器件連接布線，并作為肖特基二極管的陽極；
[0074](55)進行合金和鈍化工序，形成肖特基二極管。
[0075]本發(fā)明還提供一種利用的方法制造的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)，該雙極集成電路結(jié)構(gòu)，如圖2所示，包括:襯底；分別生成于所述的襯底內(nèi)的N埋層和P埋層；生成于所述的襯底上的外延層；分別生成于所述的外延層內(nèi)的上隔離層和深磷層；分別生成于所述的外延層內(nèi)N阱、基區(qū)和P-層；生成于所述的深磷層上的發(fā)射區(qū)；通過一次蝕刻形成于所述的基區(qū)內(nèi)的肖特基接觸孔；以及通過蒸發(fā)鋁形成于所述的肖特基接觸孔內(nèi)的硅化合物肖特基勢壘層。
[0076]在實際應(yīng)用中，本發(fā)明制作肖特基二極管時對雙極工藝的改進思路是:首先，采用準等平面技術(shù)，盡可能的減小氧化層臺階和厚度，這樣在刻蝕氧化層時，即使沒有額外的肖特基接觸光刻也能保證基區(qū)接觸和發(fā)射區(qū)接觸不會過腐蝕，因此僅需一次孔刻蝕就可以達到一般需兩次刻蝕的效果。其次，采用純鋁蒸發(fā)工藝，而非鋁硅銅濺射工藝，通過鋁與輕摻雜N型硅形成肖特基勢壘。由于鋁層較厚，同時是通過高溫蒸發(fā)工藝形成的，保證了鋁與硅接觸形成的肖特基勢壘的穩(wěn)定性和重復性。具體如圖3所示，包括以下步驟:
[0077]第一步，使用常規(guī)雙極工藝形成N埋、P埋、外延、上隔離和深磷等工藝層次。
[0078]第二步，使用準等平面技術(shù)，帶膠注入N阱、基區(qū)和P-等層次，并退火。
[0079]第三步，發(fā)射區(qū)預淀積和再擴散。
[0080]第四步，孔和肖特基接觸刻蝕。
[0081]第五步，純鋁蒸發(fā)，形成硅化合物的肖特基勢壘。
[0082]本發(fā)明的進一步改進是:第二步在去除氧化層后不先生長厚的場氧化層，而是生長一? -ου ι的薄氧化層，然后帶膠注入N阱，ρ+，ρ-和基區(qū)等層次，這一過程為準等平面技術(shù)，具有氧化層臺階小，工序簡單的特點。由于第二步的工藝改進，在第四步孔刻蝕時就僅需有一次刻蝕就能將肖特基接觸刻蝕出來。第五步中采用純鋁蒸發(fā)而非常規(guī)雙極工藝中的鋁硅銅濺射。
[0083]實際的生產(chǎn)流程包括以下步驟
[0084](I)硅襯底制備:選用P型硅，晶向〈111〉，電阻率為25?50 Ω.cm。
[0085](2) N埋層形成:先生長一層7000 A的氧化層，然后進行N埋層光刻、腐蝕，再進行磷淀積擴散，選用的磷濃度P S為18 A I □，結(jié)深XjN+為4 μ m。
[0086](3)P埋形成:薄氧氧化生成1200A的氧化層，然后帶膠進行硼注入，注入能量為80kev,注入劑量為2.4E14,隨后去膠，退火形成P埋層次。
[0087](4)外延:生長一層厚度為15 μ m,電阻率約4?5 Ω.cm的外延層。
[0088](5)深磷形成:先生長一層5()00 A的氧化層，然后進行深磷光刻、腐蝕，再進行深磷預淀積和擴散形成深磷層次。
[0089](6)隔離形成:先生長一層5000 A的氧化層，然后進行隔離光刻、腐蝕，再進行隔尚CVD和再擴散形成隔尚。隔尚CVD濃度ps:3?5.5Ω/ΕΙ。
[0090](7)準等平面技術(shù):先去除以上層次形成的氧化層，再升長一層、OU \的薄氧化層用作注入遮擋層，然后進行N阱、基區(qū)和P-等層次的帶膠注入，然后進行退火，退火條件是1200°C, 30分鐘。具體實施步驟如下:薄氧化層_>N阱光刻->N阱注入-> 基區(qū)光刻_>基區(qū)注入一〉P-光刻一〉P-注入一〉去膠一〉Si02CVD—〉退火。
[0091](8)發(fā)射區(qū)形成:通過發(fā)射區(qū)光刻、腐蝕，然后發(fā)射區(qū)預淀積，發(fā)射區(qū)再擴散形成發(fā)射區(qū)N+區(qū)域。也是肖特基二極管陰極歐姆接觸區(qū)域。
[0092]( 9 )孔和肖特基接觸形成:由于前面的準等平面工藝，使場氧化層的臺階有了明顯改善，這樣在刻蝕孔時只要刻蝕一次就可以把肖特基接觸也很好的刻蝕出來，而如果常規(guī)雙極工藝，則肯定需要兩次光刻才可以把肖特基接觸高質(zhì)量的刻蝕出來。
[0093](10)金屬鋁形成:采用鋁蒸發(fā)工藝，蒸發(fā)一層2.5 μ m厚的鋁層。隨后進行鋁光刻、干法腐蝕形成芯片器件連接的布線，同時也是肖特基二極管的陽極。最后經(jīng)合金和鈍化工序后，整個高性能的肖特基二極管就制作完成。
[0094]本發(fā)明制作肖特基二極管的工藝是在標準雙極工藝上進行了改進，因此也是制作雙極集成電路的工藝。與一般的雙極工藝制作肖特基二極管的主要區(qū)別是:進行N阱，基區(qū)，P-等有源區(qū)形成是通過準等平面技術(shù)實現(xiàn)的，主要是通過薄氧化層做遮擋層，進行一次帶膠注入。而一般工藝都是通過先長厚場氧化層，通過場氧化層做遮蔽層，非帶膠注入。因此，本發(fā)明的氧化層臺階小(基本沒有)，故在刻蝕孔時(即刻蝕氧化層)可以一次刻蝕就把肖特基接觸也刻蝕的很完美，也就是可以把肖特基接觸刻蝕等同于孔刻蝕。
[0095]本發(fā)明在制作肖特基二極管的勢壘時，采用純鋁蒸發(fā)工藝，通過這層2.5μπι厚的鋁與硅表面反應(yīng)，形成鋁硅化合物。這種鋁硅化合物用作肖特基勢壘，替代鈦，鉬和鈀等特殊金屬與硅形成的硅化物作的肖特基勢壘。一般情況下，如果采用鋁硅銅濺射形成的硅化物作肖特基勢壘的特性比鈦，鉬和鈀等特殊金屬與硅形成的硅化物作的肖特基勢壘的特性差很多，主要是濺射鋁與硅反應(yīng)一致性差，覆蓋肖特基接觸表面致密性差，硅表面容易有污染物，讓肖特基接觸的有效面積大為減小。故這種工藝制作的肖特基二極管正向壓降大，與鈦，鉬和鈀等特殊金屬制作的有明顯差距。但本發(fā)明采用2.5μπι厚的純鋁蒸發(fā)工藝，雜質(zhì)少，鋁與硅反應(yīng)穩(wěn)定，形成的硅化物均勻覆蓋住肖特基接觸孔，性能十分接近鈦，鉬和鈀等特殊金屬制作的肖特基二極管。
[0096]采用了該發(fā)明的實現(xiàn)肖特基二極管的雙極集成電路結(jié)構(gòu)的制造方法及雙極集成電路結(jié)構(gòu)，其制造方法中，利用準等平面工藝形成所述外延層內(nèi)的N阱、基區(qū)和P-層；并通過一次蝕刻形成肖特基接觸孔；最后蒸發(fā)鋁，以在肖特基接觸孔內(nèi)形成硅化合物肖特基勢壘層。從而保證該工藝無需額外的肖特基接觸光刻，也無需采用鈦、鉬和鈀等貴金屬，同時保持由鈦、鉬和鈀等貴金屬形成的肖特基勢壘所具有的穩(wěn)定性和重復性，與通用的雙極集成電路生產(chǎn)工藝兼容，且有效簡化了工藝流程，降低了生產(chǎn)成本，且本發(fā)明的實現(xiàn)肖特基二極管的雙極集成電路結(jié)構(gòu)的制造方法及雙極集成電路結(jié)構(gòu)的應(yīng)用范圍也較為廣泛。
[0097]在此說明書中，本發(fā)明已參照其特定的實施例作了描述。但是，很顯然仍可以作出各種修改和變換而不背離本發(fā)明的精神和范圍。因此，說明書和附圖應(yīng)被認為是說明性的而非限制性的。
【權(quán)利要求】
1.一種實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法，其特征在于，所述的方法包括以下步驟: (1)生成襯底、襯底內(nèi)的N埋層和P埋層、襯底上的外延層以及外延層內(nèi)的上隔離層和深磷層； (2)利用準等平面工藝形成所述外延層內(nèi)的N阱、基區(qū)和P-層，并退火； (3)通過預淀積和再擴散生成深磷層上的發(fā)射區(qū)； (4)通過一次蝕刻形成位于所述的基區(qū)內(nèi)的肖特基接觸孔； (5 )蒸發(fā)鋁，在所述的肖特基接觸孔內(nèi)形成硅化合物肖特基勢壘層。
2.根據(jù)權(quán)利要求1所述的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法，其特征在于，所述的步驟(1)具體包括以下步驟:(11)選用P型硅制備襯底，所述襯底的晶向為〈111〉，電阻率為25Ω-cm ； (12)在襯底上生長一層厚度7000A的氧化層，然后進行N埋層光刻、腐蝕，再進行磷淀積擴散，形成N埋層，所選用的磷的濃度P S為18~25 Ω / □，結(jié)深XjN+為4 μ m ; (13)在襯底上生長一層厚度1200A的薄氧化層，然后帶膠進行硼注入，注入能量為80kev，注入劑量為2.4E14,去膠，退火形成P埋層； (14)在襯底上生長一層厚度為15μ m的外延層，所述的外延層電阻率為4 Ω.cm~5 Ω.cm ； (15)在襯底上生長一層厚度為5000A的氧化層，然后進行深磷光刻、腐蝕，再進行深磷預淀積和擴散，形成深磷層； (16)在襯底上生長一層厚度為MKX)A的氧化層，然后進行隔離光刻、腐蝕，再進行隔離CVD和再擴散形成上隔離層，所述的隔離CVD濃度P s為3~5.5 Ω / 口。
3.根據(jù)權(quán)利要求2所述的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法，其特征在于，所述的步驟(2)具體包括以下步驟: (21)去除所述的步驟(12)~(16 )中生成的氧化層； (22)在所述的襯底上生長一層厚度為500A的薄氧化層用作注入遮擋層； (23)進行N阱光刻，而后進行N阱帶膠注入； (24)進行基區(qū)光刻，而后進行基區(qū)帶膠注入； (25)進行P-層光刻，而后進行P-層帶膠注入； (26)去膠； (27)二氧化硅CVD ； (28)達到1200°C后，退火30分鐘。
4.根據(jù)權(quán)利要求3所述的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法，其特征在于，所述的步驟(3)具體包括以下步驟: (31)在所述的深磷層上進行光刻和腐蝕； (32)進行預淀積； (33)再擴散形成N+發(fā)射區(qū)，作為肖特基二極管陰極歐姆接觸區(qū)域。
5.根據(jù)權(quán)利要求4所述的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)的制造方法，其特征在于，所述的步驟(5)具體包括以下步驟: (51)在所述的肖特基接觸孔內(nèi)，蒸發(fā)形成厚度為2.5 μ m厚的鋁層；(53)進行鋁光刻； (54)干法腐蝕形成芯片器件連接布線，并作為肖特基二極管的陽極； (55)進行合金和鈍化工序，形成肖特基二極管。
6.一種利用權(quán)利要求1所述的方法制造的實現(xiàn)肖特基二極管功能的雙極集成電路結(jié)構(gòu)，其特征在于，所述的雙極集成電路結(jié)構(gòu)包括: 襯底； N埋層和P埋層，分別生成于所述的襯底內(nèi)； 外延層，生成于所述的襯底上； 上隔離層和深磷層，分別生成于所述的外延層內(nèi)； N阱、基區(qū)和P-層，分別生成于所述的外延層內(nèi)； 發(fā)射區(qū)，生成于所述的深磷層上； 肖特基接觸孔，通過一次蝕刻形成于所述的基區(qū)內(nèi)；以及 硅化合物肖特基勢壘層，通過蒸發(fā)鋁形成于所述的肖特基接觸孔內(nèi)。
【文檔編號】H01L29/73GK103700590SQ201210369046
【公開日】2014年4月2日 申請日期:2012年9月27日 優(yōu)先權(quán)日:2012年9月27日
【發(fā)明者】陳冠峰, 張驍宇, 卜慧琴 申請人:無錫華潤矽科微電子有限公司