本發(fā)明主要涉及到功率芯片結(jié)構(gòu)領(lǐng)域，特指一種大電流碳化硅SBD/JBS功率芯片結(jié)構(gòu)及其制造方法。

背景技術(shù)：
作為第三代半導(dǎo)體材料，SiC（碳化硅，一種半導(dǎo)體材料，可用于制作半導(dǎo)體器件和集成電路）具有禁帶寬度大、擊穿電場高、飽和電子漂移速率高、熱導(dǎo)率高、化學(xué)性質(zhì)穩(wěn)定等特點(diǎn)，使SiC基功率器件在高壓、高溫、高頻、大功率、強(qiáng)輻射等方面都有極大的應(yīng)用前景。碳化硅SBD（肖特基勢壘二極管）具有低的正向壓降和高正向電流，而碳化硅JBS（結(jié)型勢壘肖特基二極管）則結(jié)合了SBD和PiN二極管的優(yōu)點(diǎn)，即保持了低的正向壓降，又具有高關(guān)斷電壓和低的低反向漏電流。碳化硅SBD/JBS器件除了在高頻功率電子方面應(yīng)用外，還有其他用途，如氣敏傳感器、微波電路、紫外探探測器、抗輻射器探測中子等。風(fēng)力發(fā)電、太陽能發(fā)電、智能電網(wǎng)、軌道交通以及軍工等領(lǐng)域需要大功率器件，具有低開啟電壓和大電流特點(diǎn)的碳化硅SBD/JBS能滿足這一需求。在實(shí)現(xiàn)大電流碳化硅SBD/JBS功率器件制作工藝過程中，會有一些區(qū)域存在晶體缺陷，從而導(dǎo)致這部分區(qū)域在很低的電壓下就導(dǎo)致?lián)舸?，使得成品率不能達(dá)到100%。因此需要按照一定的圖形在碳化硅晶片上形成許多個結(jié)構(gòu)尺寸完全相同的碳化硅SBD/JBS器件，最后將這些小單元的碳化硅JBS器件（下文都稱為小元件）并聯(lián)起來，形成大電流的碳化硅JBS器件。在并聯(lián)這些小元件之前，需要對一些不能滿足電壓要求的小元件（壞元件）進(jìn)行隔離或切割。例如，有從業(yè)者提出的專利申請（專利號CN1605124A）中，制作大電流的碳化硅SBD/JBS器件過程中隔離壞元件的方法是通過淀積絕緣層5后選擇性地開口而選擇性地并聯(lián)好的元件3，如圖1和圖2所示。其中，好元件和壞元件是通過電測試的方法進(jìn)行區(qū)分，區(qū)分后實(shí)例圖如圖3所示。其具體的步驟是：（1）制造具有暴露出的用于測試的第一接觸層2的器件1；（2）利用電測試分析這些暴露出的器件1，區(qū)分元件的好壞，并電腦自動記錄好的元件3和壞的元件4的分布及尺寸并將此信息傳送至光刻機(jī)，實(shí)例圖如圖3所示；（3）淀積絕緣層5，完全覆蓋第一接觸層2，并涂敷光刻膠6；（4）根據(jù)傳送至步進(jìn)式光刻機(jī)的信息步進(jìn)式光刻使好的元件3的第一接觸層2上的絕緣層5暴露出來形成新的刻蝕掩膜版7，實(shí)例圖如圖4所示；（5）通過這個刻蝕掩膜版7刻蝕好的元件3上的絕緣層5，暴露出好的元件上金屬層8；（6）再通過淀積金屬層9并聯(lián)這些所有好的元件3?，F(xiàn)有的利用絕緣層5隔離壞的元件4來并聯(lián)好的元件3實(shí)現(xiàn)大功率碳化硅SBD/JBS器件，這樣的器件1結(jié)構(gòu)相對復(fù)雜，由于淀積絕緣層5的存在，容易產(chǎn)生寄生電容而影響器件1的動態(tài)效應(yīng)。另外又由于多了淀積絕緣層5的工藝而使器件1制作工藝相對復(fù)雜。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明要解決的技術(shù)問題就在于：針對現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提供一種制造方便、無淀積絕緣層、可提高器件性能的大電流碳化硅SBD/JBS功率芯片結(jié)構(gòu)及其制造方法。為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案：一種大電流碳化硅SBD/JBS功率芯片結(jié)構(gòu)，包括好的元件和壞的元件，所述好的元件和壞的元件在銅蓋和銅底之間采用壓接式封裝；所述銅蓋與好的元件的金屬接觸層陽極之間通過第一鉬片扣合，所述銅底與好的元件陰極之間通過第二鉬片扣合完成以使所有好的元件處于并聯(lián)連接狀態(tài)。本發(fā)明進(jìn)一步提供一種上述大電流碳化硅SBD/JBS功率芯片結(jié)構(gòu)的制造方法，其步驟為：（1）器件的形成及第一接觸層制作：在每個器件上形成暴露的第一接觸層用于電測試，每個器件上的第一接觸層不與其他器件形成任何接觸；（2）電測試：利用電測試分析這些暴露出的器件以區(qū)分元件的好壞，將通過電測試的元件稱為好的元件，其接觸面稱為好的元件接觸面；不能通過電測試的器件稱為壞的元件，其接觸面稱為壞的元件接觸面，并且電腦自動記錄好的元件接觸面和壞的元件接觸面的分布，同時將此信息傳送至步進(jìn)式光刻機(jī)；（3）金屬層的淀積：在器件上淀積金屬層使其完全覆蓋器件的表面；（4）制作刻蝕掩膜版：涂敷光刻膠，根據(jù)傳送至步進(jìn)式光刻機(jī)的記錄信息光刻好的元件以外的光刻膠，并顯影使好的元件上金屬層以外區(qū)域的金屬層暴露出來；（5）刻蝕：利用刻蝕氣體或刻蝕液刻蝕金屬層，好的元件上金屬層因?yàn)橛锌涛g掩膜版的保護(hù)而留下來，而其余的則暴露出來被刻蝕掉，最后把所有好的元件接觸面引出；（6）壓接式封裝：利用銅蓋將所有好的元件上金屬層連接，并通過第一鉬片扣合完成以并聯(lián)所有好的元件。作為本發(fā)明方法的進(jìn)一步改進(jìn)：所述第一接觸層的厚度為0.1～2μm。作為本發(fā)明方法的進(jìn)一步改進(jìn)：所述金屬層的厚度為8～20μm。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于：1、本發(fā)明利用相對簡單而且合理的器件結(jié)構(gòu)就可形成大功率碳化硅SBD/JBS器件，該器件結(jié)構(gòu)制作過程中沒有淀積絕緣層，而絕緣層的介電常數(shù)又低于本器件結(jié)構(gòu)銅片與器件之間的氣體，從而降低了寄生電容的影響。2、本發(fā)明實(shí)現(xiàn)器件結(jié)構(gòu)的工藝步驟相對簡單，工藝周期也短。通過壓接式封裝工藝，不需要形成絕緣層就可達(dá)到并聯(lián)所有好的元件的目的；同時由于壞元件的接觸層高度遠(yuǎn)遠(yuǎn)不夠，銅片和鉬片不能和壞元件接觸從而達(dá)到隔離壞元件的目的。附圖說明圖1是現(xiàn)有技術(shù)中碳化硅SBD/JBS的制作流程示意圖。圖2是現(xiàn)有技術(shù)中碳化硅SBD/JBS制作時的狀態(tài)圖。圖3是現(xiàn)有技術(shù)中區(qū)分好壞元件的實(shí)例示意圖。圖4是現(xiàn)有技術(shù)中進(jìn)行絕緣層刻蝕圖形的示意圖。圖5是本發(fā)明中碳化硅SBD/JBS功率芯片結(jié)構(gòu)的原理示意圖。圖6是本發(fā)明中碳化硅SBD/JBS功率芯片結(jié)構(gòu)采用壓接式封裝時的原理示意圖。圖7是本發(fā)明在壓接式封裝前所有元件等效電路的原理示意圖。圖8是本發(fā)明經(jīng)過壓接式封裝后的等效電路的原理示意圖。圖9是本發(fā)明經(jīng)過壓接式封裝后簡化后的電路原理示意圖。圖10是本發(fā)明制造方法的流程示意圖。圖11是本發(fā)明制造方法時的狀態(tài)示意圖。圖12是本發(fā)明中進(jìn)行電測試后好壞原件分布的實(shí)例示意圖。圖13是本發(fā)明中進(jìn)行步進(jìn)式光刻后的器件芯片形成示意圖。圖例說明：1、器件；2、第一接觸層；3、好的元件；4、壞的元件；5、絕緣層；6、光刻膠；7、刻蝕掩膜版；8、好的元件上金屬層；9、金屬層；10、好的元件接觸面；11、壞的元件接觸面；12、芯片；101、銅蓋；102、銅底；103、第一鉬片；104、第二鉬片。具體實(shí)施方式以下將結(jié)合說明書附圖和具體實(shí)施例對本發(fā)明做進(jìn)一步詳細(xì)說明。如圖5和圖6所示，本發(fā)明的大電流碳化硅SBD/JBS功率芯片結(jié)構(gòu)包括好的元件3和壞的元件4，好的元件3、壞的元件4和芯片12在銅蓋101和銅底102之間采用壓接式封裝，銅蓋101與好的元件3的金屬接觸層陽極之間通過第一鉬片103扣合，銅底102與好的元件3陰極之間通過第二鉬片104扣合完成，從而使好的元件3處于連接狀態(tài)，達(dá)到并聯(lián)好的元件3的目的。壞的元件4的陽極接觸層由于高度遠(yuǎn)遠(yuǎn)不夠無法和銅蓋101連接，使壞的元件4處于斷開狀態(tài)，從而達(dá)到隔離壞的元件4的目的。在壓接式封裝前器件（功率芯片結(jié)構(gòu)）的等效電路圖如圖7，所有好的元件3和壞的元件4都處于斷開狀態(tài)。在壓接式封裝后這種功率芯片結(jié)構(gòu)的等效電路圖如圖8所示，將所有元件并聯(lián)，而壞的元件4仍然處于斷開狀態(tài)，好的元件3則處于連接狀態(tài)，實(shí)際上只有好的元件3在工作，因此等效電路圖又可以簡化成圖9。在增大電流的過程中，會使功率芯片結(jié)構(gòu)的功率增大，同時使功率芯片結(jié)構(gòu)的溫度升高而導(dǎo)致器件電阻增大，在保持功率大小的情況下，電流又會降低，從而又可降低功率芯片結(jié)構(gòu)的溫度。這樣的熱電負(fù)反饋有利于保護(hù)功率芯片結(jié)構(gòu)，溫度電流均在可控范圍內(nèi)。如圖10和圖11所示，本發(fā)明進(jìn)一步提供了一種上述大電流碳化硅SBD/JBS功率芯片結(jié)構(gòu)的制造方法，先是通過電測試分析出所有元件的好壞，然后淀積一層金屬層9，然后選擇性地保留好元件上的金屬層9，最后通過壓接式封裝的方法達(dá)到并聯(lián)這些好元件的目的。具體的步驟是：（1）器件1的形成及第一接觸層2制作：選擇器件1的尺寸以提供所需的產(chǎn)量，為特性產(chǎn)生足夠的器件1，并在每個器件1上形成暴露的0.1～2μm厚的第一接觸層2用于電測試，每個器件1上的第一接觸層2不與其他器件1形成任何接觸。（2）電測試：利用電測試分析這些暴露出的器件1，區(qū)分元件的好壞，將通過電測試的元件稱為好的元件3，其接觸面稱為好的元件接觸面10；不能通過電測試的元件稱為壞的元件4，其接觸面稱為壞的元件接觸面11，并且電腦自動記錄好的元件接觸面10和壞的元件接觸面11的分布，實(shí)例圖如圖12所示，同時將此信息傳送至步進(jìn)式光刻機(jī)。（3）金屬層9的淀積：由于壓接式封裝對器件1的接觸面與半導(dǎo)體襯底表面的垂直距離不能太小，因此在器件1上淀積8～20μm厚的金屬層9，使其完全覆蓋器件1的表面，特別是第一接觸層2。（4）制作刻蝕掩膜版7：涂敷光刻膠6，根據(jù)傳送至步進(jìn)式光刻機(jī)的記錄信息步進(jìn)式光刻好的元件3以外的光刻膠6，并顯影使好的元件上金屬層8以外區(qū)域的金屬層9暴露出來，如圖13所示；（5）刻蝕：利用刻蝕氣體或刻蝕液刻蝕金屬層9，好的元件上金屬層8因?yàn)橛锌涛g掩膜版7的保護(hù)而留下來，而其余的則暴露出來和刻蝕氣體或刻蝕液發(fā)生反應(yīng)而被刻蝕掉，最后把所有好的元件接觸面10引出。（6）壓接式封裝：利用銅蓋101將所有好的元件上金屬層8連接，并通過第一鉬片103扣合完成達(dá)到并聯(lián)好的元件3的目的。此時，由于壞的元件接觸面11的高度遠(yuǎn)遠(yuǎn)不夠，銅蓋101和第一鉬片103就無法與壞的元件4接觸，從而達(dá)到隔離壞的元件4的目的。以上僅是本發(fā)明的優(yōu)選實(shí)施方式，本發(fā)明的保護(hù)范圍并不僅局限于上述實(shí)施例，凡屬于本發(fā)明思路下的技術(shù)方案均屬于本發(fā)明的保護(hù)范圍。應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理前提下的若干改進(jìn)和潤飾，應(yīng)視為本發(fā)明的保護(hù)范圍。