一種陣列基板及其制備方法、顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種陣列基板，包括基板之上的柵電極層和像素電極層，所述柵電極層和所述像素電極層層疊設(shè)置且直接接觸，構(gòu)成像素電極和薄膜晶體管的柵電極；其中，所述像素電極層包括彼此區(qū)隔開的第一部分和第二部分，所述柵電極層包括第一部分，所述柵電極層的第一部分與所述像素電極層的第一部分位置正對；所述柵電極包括所述柵電極層的第一部分和所述像素電極層的第一部分，所述像素電極包括所述像素電極的第二部分。本發(fā)明實施例有益效果如下：只需利用同一掩膜版即可完成柵電極層和像素電極層的構(gòu)圖，減少使用不同掩膜版的數(shù)量和次數(shù)，降低了生產(chǎn)成本。本發(fā)明還提供陣列基板的制備方法及顯示裝置。
【專利說明】一種陣列基板及其制備方法、顯示裝置【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示器制造【技術(shù)領(lǐng)域】，尤其涉及一種陣列基板及其制備方法、顯示裝置。
【背景技術(shù)】
[0002]近年來，顯示技術(shù)得到快速的發(fā)展，平板顯示器已取代笨重的CRT顯示器日益深入人們的日常生活中。目前，常用的平板顯示器包括液晶顯示器IXD(Liquid CrystalDisplay)和有機發(fā)光二極管OLED (Organic Light-Emitting Diode)顯示器。上述平板顯示器具有體積小、功耗低、無輻射等特點，在當前的平板顯示器市場中占據(jù)了主導地位。
[0003]平板顯示器的陣列基板上，每一個像素配備了用于控制該像素的開關(guān)，即薄膜場效應晶體管(Thin Film Transistor, TFT), TFT至少包含柵電極，源、漏極以及柵絕緣層和有源層。通過驅(qū)動電路可以獨立控制每一個像素，同時不會對其他像素造成串擾等的影響。
[0004]目前，制備上述平板顯示器的陣列基板，通常具有如圖1所示的結(jié)構(gòu)，至少包括基板51、柵電極52、柵電極絕緣層53、有源層54、刻蝕阻擋層55、源電極56、漏電極57、鈍化層58和像素電極59。該結(jié)構(gòu)的陣列基板的制備，至少使用六塊不同的掩膜版以形成該陣列基板的各層，如果該陣列基板作為OLED的背板使用，還需要增加制作像素界定層(PixelDesign Layer, TOL)的掩膜版。可見，現(xiàn)有技術(shù)中平板顯示器的陣列基板的制備使用的掩膜版數(shù)較多，生產(chǎn)成本較高。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供一種陣列基板及其制備方法、顯示裝置，該制備方法實現(xiàn)減少掩膜版的使用量，從而達到降低`生產(chǎn)成本的目的。
[0006]本發(fā)明的目的是通過以下技術(shù)方案實現(xiàn)的:
[0007]本發(fā)明實施例提供一種陣列基板，包括基板，及形成于所述基板之上的柵電極層和像素電極層，所述柵電極層和所述像素電極層層疊設(shè)置且直接接觸，構(gòu)成像素電極和薄膜晶體管的柵電極；其中，所述像素電極層包括彼此區(qū)隔開的第一部分和第二部分，所述柵電極層包括第一部分，所述柵電極層的第一部分與所述像素電極層的第一部分位置正對；
[0008]所述柵電極包括所述柵電極層的第一部分和所述像素電極層的第一部分，所述像素電極包括所述像素電極的第二部分。
[0009]優(yōu)選的，所述柵電極層形成于所述像素電極層之上，所述像素電極僅包括所述像素電極層的第二部分。
[0010]優(yōu)選的，所述柵電極層形成于所述像素電極層之下，所述柵電極層包括第二部分，所述柵電極層的第二部分與所述柵電極層的第一部分彼此區(qū)隔，且所述柵電極層的第二部分與所述像素電極層的第二部分位置正對；
[0011 ] 所述像素電極包括所述像素電極層的第二部分和所述柵電極層的第二部。
[0012]優(yōu)選的，所述陣列基板為OLED背板，所述柵電極層的第二部分作為所述OLED背板的反射電極。
[0013]優(yōu)選的，所述陣列基板包括柵絕緣層、有源層、刻蝕阻擋層、源漏電極和鈍化層。
[0014]優(yōu)選的，所述陣列基板為OLED背板，還包括像素界定層。
[0015]本發(fā)明實施例還提供一種顯示裝置，包括如上所述的陣列基板。
[0016]本發(fā)明實施例有益效果如下:陣列基板中的柵電極金屬薄和像素電極層層疊且相互接觸，在制備過程的構(gòu)圖工藝中，只需利用同一掩膜版通過一次構(gòu)圖工藝即可形成，減少了使用不同掩膜版的數(shù)量的次數(shù)，降低了生產(chǎn)成本。
[0017]本發(fā)明實施例提供一種陣列基板的制備方法，包括形成柵電極層和像素電極層的步驟:
[0018]在提供的基板上形成層疊設(shè)置且直接接觸的柵電極金屬薄膜和像素電極薄膜；
[0019]利用同一掩膜版，通過一次構(gòu)圖工藝在所述柵電極金屬薄膜和所述像素電極薄膜上形成包括柵電極層和像素電極層的圖形；
[0020]其中，所述像素電極層包括彼此區(qū)隔開的第一部分和第二部分，所述柵電極層包括第一部分，所述柵電極層的第一部分與所述像素電極層的第一部分位置正對；所述柵電極包括所述柵電極層的第一部分和所述像素電極層的第一部分，所述像素電極包括所述像素電極的第二部分。
[0021]優(yōu)選的，所述利用同一掩膜版，通過一次構(gòu)圖工藝在所述柵電極金屬薄膜和所述像素電極薄膜上形成包括柵電極層和像素電極層的圖形，包括:
[0022]所述柵電極金屬薄膜形成于所述像素電極薄膜之上時，根據(jù)所述掩膜版，使設(shè)定的所述柵電極處的所述柵電極金屬薄膜之上的光刻膠不曝光，使設(shè)定的所述像素電極處的所述柵電極金屬薄膜和像素電極薄膜之上的光刻膠半曝光；
[0023]通過不同的刻蝕液分別刻蝕所述柵電極金屬薄膜和所述像素電極薄膜，使所述柵電極金屬薄膜和所述像素電極薄膜上形成包括所述柵電極層、所述像素電極層的第一部分和所述像素電極層的第二部分的圖形。
[0024]優(yōu)選的，所述柵電極金屬薄膜形成于所述像素電極薄膜之下時，包括形成所述柵電極層的第二部分的步驟，所述柵電極層的第二部分與所述柵電極層的第一部分彼此區(qū)隔，且所述柵電極層的第二部分與所述像素電極層的第二部分位置正對；
[0025]所述利用同一掩膜版，通過一次構(gòu)圖工藝在所述柵電極金屬薄膜和所述像素電極薄膜上形成包括柵電極層和像素電極層的圖形，包括:
[0026]根據(jù)所述掩膜版，使設(shè)定的所述柵電極處的所述像素電極薄膜之上的光刻膠不曝光;
[0027]通過不同的刻蝕液分別刻蝕所述柵電極金屬薄膜和所述像素電極薄膜，使所述柵電極金屬薄膜和所述像素電極薄膜上形成包括所述柵電極層的第一部分、所述柵電極層的第二部分、所述像素電極層的第一部分和所述像素電極層的第二部分的圖形。
[0028]優(yōu)選的，包括形成柵絕緣層、有源層、刻蝕阻擋層、源漏電極和鈍化層的步驟。
[0029]優(yōu)選的，所述陣列基板為OLED背板，還包括形成像素界定層的步驟。
[0030]本發(fā)明實施例有益效果如下:在制備陣列基板時，將柵電極金屬薄膜和像素電極薄膜依次沉積，形成層疊且相互接觸復合結(jié)構(gòu)薄膜，在構(gòu)圖工藝時只需利用同一掩膜版通過一次構(gòu)圖即可在該復合結(jié)構(gòu)薄膜上形成柵電極層和像素電極層的圖形，使陣列基板制備工藝減少了使用不同掩膜版的數(shù)量和次數(shù)，降低了生產(chǎn)成本。
【專利附圖】

【附圖說明】
[0031]圖1為現(xiàn)有技術(shù)陣列基板的剖面示意圖；
[0032]圖2為本發(fā)明實施例提供的一種陣列基板的剖面示意圖；
[0033]圖3為本發(fā)明實施例提供的另一種陣列基板的剖面示意圖；
[0034]圖4為本發(fā)明實施例提供的一種陣列基板的制備方法的部分步驟的流程圖；
[0035]圖5為本發(fā)明實施例具體提供一種陣列基板的制備方法的流程圖；
[0036]圖6A、圖6B為本發(fā)明實施例圖5所示方法流程中完成301和303的陣列基板的剖面示意圖；
[0037]圖7為本發(fā)明實施例具體提供另一種陣列基板的制備方法的流程圖；
[0038]圖8A、圖8B為本發(fā)明實施例圖7所示方法流程中完成401和403的陣列基板的剖面示意圖。
【具體實施方式】
[0039]下面結(jié)合說明書附圖對本發(fā)明實施例的實現(xiàn)過程進行詳細說明。需要注意的是，自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。
[0040]本發(fā)明實施例提供一種陣列基板，包括基板I及形成于基板I之上的柵電極層2和像素電極層3，柵電極層和像素電極層層疊設(shè)置且直接接觸，構(gòu)成像素電極和薄膜晶體管的柵電極；像素電極層3包括彼此區(qū)隔開的第一部分31和第二部分32 ;所述柵電極層包括第一部分21。
[0041]參考圖2，柵電極層2形成于像素電極層3之上，柵電極包括像素電極層3的第一部分31和柵電極層的第一部分21，像素電極僅包括像素電極層3的第二部分32。優(yōu)選的，柵電極層2的第一部分21和像素電極3的第一部分31大小相等且位置正對，以便于設(shè)計及實施構(gòu)圖工藝。
[0042]或者，參考圖3，柵電極層2形成于像素電極層3之下時，柵電極層2包括彼此區(qū)隔開的第一部分21和第二部分22，柵電極包括柵電極層的第一部分21與之上形成的像素電極層3的第一部分31直接接觸，構(gòu)成薄膜晶體管的柵電極，柵電極層2的第二部分22與之上形成的像素電極層3的第二部分32直接接觸，構(gòu)成像素電極。優(yōu)選的，柵電極層2的第一部分21和像素電極3的第一部分31大小相等且位置正對，柵電極層2的第二部分22和像素電極3的第二部分32大小相等且位置正對，以便于設(shè)計及實施構(gòu)圖工藝。
[0043]根據(jù)上述實施例，本領(lǐng)域技術(shù)人員可以了解，柵電極層2可以位于像素電極層3之上，也可以位于像素電極層3之下，且如下結(jié)構(gòu):
[0044]像素電極3包括彼此區(qū)隔的第一部分31和第二部分32 ；
[0045]柵電極層2僅包括第一部分21，且柵電極層2的第一部分21形成于像素電極層3的第一部分31之上，像素電極層3的第一部分31與柵電極層2的第一部分21直接接觸，構(gòu)成薄膜晶體管的柵電極，像素電極層3的第二部分32構(gòu)成像素電極；或者，柵電極層2包括彼此區(qū)隔開的第一部分21和第二部分22，柵電極層的第一部分21與之上形成的像素電極層3的第一部分31直接接觸，構(gòu)成薄膜晶體管的柵電極，柵電極層2的第二部分22與之上形成的像素電極層3的第二部分32直接接觸，構(gòu)成像素電極。
[0046]優(yōu)選的，陣列基板包括柵絕緣層4、有源層5、刻蝕阻擋層6、源電極7、漏電極8和鈍化層9。
[0047]各層的材料和厚度可依實際情況選擇，例如:柵絕緣層4可以是由SiOx、SiNx,Hf0x、Si0N、A10x等中的任意一種組成的薄膜,或任意兩種以上組成的多層復合薄膜。如可以為SiNx/SiOx的疊層結(jié)構(gòu)，也可以為SiNx/SiON/SiOx的疊層結(jié)構(gòu)，膜層的總厚度可以控制在100?600nm。
[0048]又例如:有源層5可以包含In、Ga、Zn、O、Sn等元素的薄膜，其中薄膜中包含O元素和其他兩種或兩種以上的元素，如IGZO、IZO、InSnO或InGaSnO。有源層5優(yōu)選IGZO和ΙΖ0，厚度控制在10?100nm。
[0049]又例如:刻蝕阻擋層6可以為SiOx、SiNx> HfOx> AlOx中任意一種薄膜,或其中任意兩種或三種組成的多層復合薄膜。
[0050]又例如:源電極7和漏電極8的材料可以是Mo、MoNb、Al、AlNd、T1、Cu中的任意一種或多種材料形成的單層或多層復合薄膜，優(yōu)選Mo、Al或含Mo、Al的合金組成的單層或多
層復合薄膜。
[0051]優(yōu)選的，陣列基板為OLED背板時，還包括像素界定層10。
[0052]像素界定層10可以為含水量較低的有機絕緣層并具有和普通光刻膠類似的感光特性。
[0053]優(yōu)選的，當如圖3所示陣列基板作為OLED背板時，柵電極層2的第二部分22作為OLED背板的反射電極。
[0054]優(yōu)選的，柵電極層2為鑰、鑰鈮合金、鋁、鋁釹合金、鈦和銅中的任意一種或組合形成的單層或多層復合薄膜，柵電極層2的厚度為IOOnm?500nm。
[0055]優(yōu)選的，像素電極層3為ITO薄膜,厚度為20nm?150nm。
[0056]需要說明的是，本實施例中對各層材料或厚度的說明只是為了舉例，本發(fā)明不限于此。
[0057]本發(fā)明實施例有益效果如下:陣列基板中的柵電極金屬層和像素電極層層疊且相互接觸，在制備過程的構(gòu)圖工藝中，只需利用同一掩膜版通過一次構(gòu)圖工藝即可形成，減少了使用不同掩膜版的數(shù)量的次數(shù)，降低了生產(chǎn)成本。
[0058]本發(fā)明實施例還提供一種顯示裝置，包括如上述實施例提供的陣列基板。
[0059]參考圖4，本發(fā)明實施例提供一種陣列基板的制備方法，包括制備TFT的柵電極、以及像素電極的步驟，包括:
[0060]201，在提供的基板上形成層疊設(shè)置且直接接觸的柵電極金屬薄膜和像素電極薄膜。
[0061]202，利用同一掩膜版，通過一次構(gòu)圖工藝在柵電極金屬薄膜和像素電極薄膜上形成包括柵電極層和像素電極層的圖形；其中，形成的像素電極層包括彼此區(qū)隔開的第一部分和第二部分；像素電極薄膜形成于柵電極金屬薄膜之上時，形成的柵電極層包括彼此區(qū)隔開的第一部分和第二部分，柵電極層的第一部分與之上形成的像素電極層的第一部分直接接觸，構(gòu)成薄膜晶體管的柵電極，柵電極層的第二部分與之上形成的像素電極層的第二部分直接接觸，構(gòu)成像素電極；或者，柵電極層僅形成于像素電極層的第一部分之上，像素電極層的第一部分與柵電極層直接接觸，構(gòu)成薄膜晶體管的柵電極，像素電極層的第二部分構(gòu)成像素電極。
[0062]而對于柵電極層和像素電極層，柵電極層可以位于像素電極層之上，也可以位于像素電極層之下。為了更清楚的進行描述，通過具體的制備方法進行說明，如下:
[0063]參考圖5，提供一種較具體的陣列基板的制備方法，包括:
[0064]301，在提供的基板I上依次形成柵電極金屬薄膜5和像素電極薄膜6，完成本步驟的陣列基板的示意圖如圖6A所示，像素電極薄膜6形成于柵電極金屬薄膜5之上。
[0065]302，利用同一掩膜版，使設(shè)定的柵電極和像素電極處的柵電極金屬薄膜5和像素電極薄膜6之上的光刻膠不曝光。
[0066]303，通過構(gòu)圖工藝，使柵電極金屬薄膜5和像素電極薄膜6形成包括柵電極層2和像素電極層3的圖形，柵電極層2包括第一部分21和第二部分22，像素電極層3包括第一部分31和第二部分32 ;柵電極層2的第一部分21和像素電極層3的第一部分31構(gòu)成柵電極，柵電極層2的第二部分22和像素電極層3的第二部分32構(gòu)成像素電極，完成本步驟的陣列基板的示意圖如圖6B所示。
[0067]優(yōu)選的，利用不同的刻蝕液分別刻蝕柵電極金屬薄膜5和像素電極薄膜6，形成柵電極層2和像素電極層3的圖形。
[0068]304，在完成上述步驟的基板上，依次形成柵絕緣層4、有源層5、刻蝕阻擋層6、源漏電極7和鈍化層8,參考圖2所示。
[0069]優(yōu)選的，陣列基板為OLED背板時，還包括，305，形成像素界定層10的步驟，最終形成如圖2所示的陣列基板。
[0070]本發(fā)明實施例有益效果如下:在制備陣列基板時，將柵電極金屬薄膜和像素電極薄膜依次沉積，形成層疊且相互接觸復合結(jié)構(gòu)薄膜，在構(gòu)圖工藝時只需利用同一掩膜版通過一次構(gòu)圖即可在該復合結(jié)構(gòu)薄膜上形成柵電極層和像素電極層的圖形，使陣列基板制備工藝減少了使用不同掩膜版的數(shù)量和次數(shù)，降低了生產(chǎn)成本；同時該陣列基板作為OLED背板時，柵電極層的第二部分可以作為OLED背板的反射電極。
[0071]參考圖7，提供另一種較具體的陣列基板的制備方法，包括:
[0072]401，在提供的基板I上依次形成柵電極金屬薄膜5和像素電極薄膜6，完成本步驟的陣列基板的示意圖如圖8A所示，柵電極金屬薄膜5位于像素電極薄膜6之上。
[0073]402，利用同一掩膜版，使設(shè)定的柵電極處的柵電極金屬薄膜5和像素電極薄膜6之上的光刻膠不曝光，使設(shè)定的像素電極處的柵電極金屬薄膜5和像素電極薄膜6之上的光刻膠半曝光。
[0074]403，通過構(gòu)圖工藝，使柵電極金屬薄膜5和像素電極薄膜6形成包括柵電極層2和像素電極層3的圖形，柵電極層2和像素電極層3的第一部分31構(gòu)成柵電極，像素電極層3的第二部分32構(gòu)成像素電極，完成本步驟的陣列基板的示意圖如圖SB所示。
[0075]優(yōu)選的，通過構(gòu)圖工藝，使柵電極金屬薄膜5和像素電極薄膜6形成包括柵電極層2和像素電極層3的圖形，包括:
[0076]利用不同的刻蝕液分別刻蝕柵電極金屬薄膜5和像素電極薄膜6，形成包括柵電極層2和像素電極層3的圖形。[0077]由于本實施例提供的陣列基板中，僅由像素電極層3的第二部分32構(gòu)成像素電極，因此，還包括:去除像素電極層3的第二部分32之上的柵電極金屬薄膜5的步驟，例如:利用干刻灰化的方法將與像素電極層3的第二部分32對應的柵電極金屬薄膜5之上的光刻膠去除，并通過濕刻或干刻的方法將像素電極層3的第二部分32對應的柵電極金屬薄膜5去除，從而使像素電極層3的第二部分32構(gòu)成像素電極2。需要說明的是，這只是為了對步驟403進行說明，本發(fā)明不限于此。
[0078]404，在完成上述步驟的基板上，依次形成柵絕緣層4、有源層5、刻蝕阻擋層6、源漏電極7和鈍化層8,參考圖3所示。
[0079]可選的，陣列基板為OLED背板時，還包括:405，形成像素界定層10的步驟，最終形成如圖3所示的陣列基板。
[0080]本發(fā)明實施例有益效果如下:在制備陣列基板時，將柵電極金屬薄膜和像素電極薄膜依次沉積，形成層疊且相互接觸復合結(jié)構(gòu)薄膜，在構(gòu)圖工藝時只需利用同一掩膜版通過一次構(gòu)圖即可在該復合結(jié)構(gòu)薄膜上形成柵電極層和像素電極層的圖形，使陣列基板制備工藝減少了使用不同掩膜版的數(shù)量和次數(shù)，降低了生產(chǎn)成本。
[0081 ] 此外，本發(fā)明實施例是以底柵型的TFT陣列基板為例進行說明，頂柵型的TFT陣列基板據(jù)有與之相似的結(jié)構(gòu)，本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明實施例的底柵型TFT陣列基板的結(jié)構(gòu)和制備方法，容易得到頂柵型TFT陣列基板的結(jié)構(gòu)，不需要創(chuàng)造性勞動。
[0082]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種陣列基板，包括基板，及形成于所述基板之上的柵電極層和像素電極層，其特征在于，包括: 所述柵電極層和所述像素電極層層疊設(shè)置且直接接觸，構(gòu)成像素電極和薄膜晶體管的柵電極；其中，所述像素電極層包括彼此區(qū)隔開的第一部分和第二部分，所述柵電極層包括第一部分，所述柵電極層的第一部分與所述像素電極層的第一部分位置正對； 所述柵電極包括所述柵電極層的第一部分和所述像素電極層的第一部分，所述像素電極包括所述像素電極的第二部分。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述柵電極層形成于所述像素電極層之上，所述像素電極僅包括所述像素電極層的第二部分。
3.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述柵電極層形成于所述像素電極層之下，所述柵電極層包括第二部分，所述柵電極層的第二部分與所述柵電極層的第一部分彼此區(qū)隔，且所述柵電極層的第二部分與所述像素電極層的第二部分位置正對； 所述像素電極包括所述像素電極層的第二部分和所述柵電極層的第二部。
4.如權(quán)利要求3所述的陣列基板，其特征在于，所述陣列基板為OLED背板，所述柵電極層的第二部分作為所述OLED背板的反射電極。
5.如權(quán)利要求1至4任一項所述的陣列基板，其特征在于，所述陣列基板還包括柵絕緣層、有源層、刻蝕阻擋層、源漏電極和鈍化層。
6.如權(quán)利要求5所述的陣列基板，其特征在于，所述陣列基板為OLED背板，還包括像素界定層。
7.—種顯示裝置，其特征在于，包括如權(quán)利要求1至6任一項所述的陣列基板。
8.—種陣列基板的制備方法，包括形成柵電極層和像素電極層的步驟，其特征在于，包括: 在提供的基板上形成層疊設(shè)置且直接接觸的柵電極金屬薄膜和像素電極薄膜； 利用同一掩膜版，通過一次構(gòu)圖工藝在所述柵電極金屬薄膜和所述像素電極薄膜上形成包括柵電極層和像素電極層的圖形； 其中，所述像素電極層包括彼此區(qū)隔開的第一部分和第二部分，所述柵電極層包括第一部分，所述柵電極層的第一部分與所述像素電極層的第一部分位置正對；所述柵電極包括所述柵電極層的第一部分和所述像素電極層的第一部分，所述像素電極包括所述像素電極的第二部分。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述利用同一掩膜版，通過一次構(gòu)圖工藝在所述柵電極金屬薄膜和所述像素電極薄膜上形成包括柵電極層和像素電極層的圖形，包括: 所述柵電極金屬薄膜形成于所述像素電極薄膜之上時，根據(jù)所述掩膜版，使設(shè)定的所述柵電極處的所述柵電極金屬薄膜之上的光刻膠不曝光，使設(shè)定的所述像素電極處的所述柵電極金屬薄膜和像素電極薄膜之上的光刻膠半曝光； 通過不同的刻蝕液分別刻蝕所述柵電極金屬薄膜和所述像素電極薄膜，使所述柵電極金屬薄膜和所述像素電極薄膜上形成包括所述柵電極層、所述像素電極層的第一部分和所述像素電極層的第二部分的圖形。
10.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述柵電極金屬薄膜形成于所述像素電極薄膜之下時，包括形成所述柵電極層的第二部分的步驟，所述柵電極層的第二部分與所述柵電極層的第一部分彼此區(qū)隔，且所述柵電極層的第二部分與所述像素電極層的第二部分位置正對； 所述利用同一掩膜版，通過一次構(gòu)圖工藝在所述柵電極金屬薄膜和所述像素電極薄膜上形成包括柵電極層和像素電極層的圖形，包括: 根據(jù)所述掩膜版，使設(shè)定的所述柵電極處的所述像素電極薄膜之上的光刻膠不曝光； 通過不同的刻蝕液分別刻蝕所述柵電極金屬薄膜和所述像素電極薄膜，使所述柵電極金屬薄膜和所述像素電極薄膜上形成包括所述柵電極層的第一部分、所述柵電極層的第二部分、所述像素電極層的第一部分和所述像素電極層的第二部分的圖形。
11.如權(quán)利要求8至10任一項所述的方法，其特征在于，包括形成柵絕緣層、有源層、刻蝕阻擋層、源漏電極和鈍化層的步驟。
12.如權(quán)利要求11所述的方法，其特征在于，所述陣列基板為OLED背板，還包括形成像素界定層的步驟。`
【文檔編號】H01L29/786GK103489882SQ201310487699
【公開日】2014年1月1日 申請日期:2013年10月17日 優(yōu)先權(quán)日:2013年10月17日
【發(fā)明者】孔祥永, 成軍 申請人:京東方科技集團股份有限公司