新穎mx到mx-2的系統(tǒng)和方法
【專利摘要】在集成電路裸片中在裸片內(nèi)堆疊的三個(gè)金屬層中形成多個(gè)金屬軌道。在中間金屬層的金屬軌道周圍形成保護(hù)電介質(zhì)層。保護(hù)電介質(zhì)層充當(dāng)硬掩模以在所述中間金屬層以上和以下的金屬層中的金屬軌道之間限定接觸過孔。
【專利說明】新穎MX到MX-2的系統(tǒng)和方法
【技術(shù)領(lǐng)域】
[0001 ] 本公開內(nèi)容涉及集成電路設(shè)計(jì)領(lǐng)域。本公開內(nèi)容更具體地涉及集成電路裸片內(nèi)的
金屬互連。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)繼續(xù)縮減至更小技術(shù)節(jié)點(diǎn)，線連接的后端變得實(shí)施起來很有挑戰(zhàn)和復(fù)雜。復(fù)雜圖案化方案(諸如雙圖案化)用來提供越來越小的互連特征。許多問題可能隨著集成電路內(nèi)的過孔和金屬線更成更小并且在一起更近而出現(xiàn)于集成電路內(nèi)。這些問題可能包括難以在制造期間對(duì)準(zhǔn)光刻掩模以及在集成電路的壽命期間的電遷移和依賴于時(shí)間的電介質(zhì)擊穿。

【發(fā)明內(nèi)容】

[0003]一個(gè)實(shí)施例是一種用于在集成電路裸片內(nèi)形成金屬互連的方法。從集成電路裸片的襯底上的第一金屬層形成第一金屬軌道。在襯底和第一金屬層上形成第一電介質(zhì)層。在第一電介質(zhì)層上形成第二金屬軌道并且在保護(hù)電介質(zhì)覆蓋物中封裝每個(gè)金屬軌道。在第一電介質(zhì)層上并且在保護(hù)覆蓋物上形成第二電介質(zhì)層。第一和第二電介質(zhì)層相對(duì)于保護(hù)電介質(zhì)覆蓋物選擇地可蝕刻。
[0004]然后圖案化和蝕刻第二電介質(zhì)層以經(jīng)過第二和第三電介質(zhì)層形成接觸過孔至第一金屬軌道。用來在第一和第二電介質(zhì)層中打開過孔的掩模的圖案化的特征比較大，因?yàn)樵诘诙饘佘壍郎系谋Ｗo(hù)覆蓋物充當(dāng)掩模以形成過孔，因?yàn)楸Ｗo(hù)覆蓋物未被打開過孔的蝕刻劑蝕刻。因此，盡管可以在第二金屬軌道以上的第二電介質(zhì)層中產(chǎn)生大開口，但是僅在第二金屬軌道的側(cè)部上形成過孔，并且即使光刻掩模的特征比較大，過孔仍然為小。以這一方式，經(jīng)過第一和第二電介質(zhì)層形成過孔至第一金屬軌道。
[0005]然后在過孔中并且在第二電介質(zhì)層和保護(hù)層之上沉積傳導(dǎo)材料。然后在第二電介質(zhì)層之上去除傳導(dǎo)材料從而留下圖案化的第三金屬軌道與填充的過孔的傳導(dǎo)塞一體。
【專利附圖】

【附圖說明】
[0006]圖1是根據(jù)這里公開的原理的集成電路裸片的截面，該集成電路裸片具有由電介質(zhì)層上的第一金屬層形成的金屬軌道。
[0007]圖2是集成電路裸片的截面，在該集成電路裸片中已經(jīng)在第一金屬層之上形成第二電介質(zhì)層。
[0008]圖3是具有在第二電介質(zhì)層中形成的開口的集成電路的截面。
[0009]圖4是具有在第二電介質(zhì)層中的開口中具有保護(hù)電介質(zhì)層的集成電路裸片的截面。
[0010]圖5是具有在第二電介質(zhì)層中的開口中的保護(hù)電介質(zhì)層上形成的金屬阻擋層的集成電路裸片的截面。[0011]圖6是具有第二金屬層的集成電路裸片的截面，該第二金屬層填充第二電介質(zhì)層中的開口。
[0012]圖7是在已經(jīng)圖案化第二金屬層以限定第二金屬層的第二金屬軌道之后的集成電路裸片的截面。
[0013]圖8是在已經(jīng)在厚度上減少第二金屬軌道之后的集成電路裸片的截面。
[0014]圖9是具有在第二電介質(zhì)層和第二金屬軌道上面的保護(hù)電介質(zhì)層的集成電路裸片的截面。
[0015]圖10是具有讓第二電介質(zhì)層和保護(hù)電介質(zhì)層平坦化的集成電路裸片的截面。
[0016]圖11是具有在第二電介質(zhì)層和第二金屬軌道上面的第三電介質(zhì)層的集成電路的截面。
[0017]圖12是具有在第三電介質(zhì)從形成的開口的集成電路裸片的截面。
[0018]圖13是在第三電介質(zhì)層和第二電介質(zhì)層中具有更多開口的集成電路裸片的截面。
[0019]圖14是在第二和第三電介質(zhì)層中的開口中具有金屬阻擋層的集成電路裸片的截面。
[0020]圖15是具有第三金屬層的集成電路裸片的截面，該第三金屬層填充第二和第三電介質(zhì)層中的開口。
[0021]圖16是第三金屬層的集成電路裸片的截面，該第三金屬層被平坦化以限定第三金屬軌道。
【具體實(shí)施方式】
[0022]圖1是包括半導(dǎo)體襯底30和電介質(zhì)層33的集成電路裸片20的截面。在襯底30中形成晶體管31。在襯底30上形成金屬軌道32。每個(gè)金屬軌道由薄阻擋層34加襯。在電介質(zhì)蓋層36中覆蓋金屬軌道32和電介質(zhì)層33。
[0023]在圖1中示出電介質(zhì)層33為單層，然而在實(shí)踐中，電介質(zhì)層33可以包括在其中形成晶體管31的半導(dǎo)體襯底30上面設(shè)置的傳導(dǎo)和電介質(zhì)層。雖然未圖示，但是可以在金屬軌道32以下的電介質(zhì)層33中形成附加金屬軌道、過孔和信號(hào)線。金屬軌道32是允許經(jīng)過集成電路裸片20包括向晶體管31和向在集成電路裸片20以外的金屬接觸(諸如接觸焊盤、焊球或者引線)傳遞信號(hào)的傳導(dǎo)信號(hào)輸送線。在如圖1中所示集成電路裸片20中，可以有在第一金屬層的第一金屬軌道32以下的未圖示的許多部件。盡管描繪軌道32為形成于第一金屬層中，但是理解可以有在第一金屬層以下的更多金屬層。金屬軌道32可以允許在半導(dǎo)體襯底中形成的晶體管31之間和與在集成電路裸片20以外的部件的連接。
[0024]在一個(gè)實(shí)施例中，襯底30包括二氧化硅層、低k電介質(zhì)層、氮化硅層或者在半導(dǎo)體襯底30上的其它適當(dāng)電介質(zhì)層。半導(dǎo)體襯底30例如是可以在其中和其上形成晶體管31的硅或者另一適當(dāng)半導(dǎo)體層。
[0025]在一個(gè)示例中，金屬軌道32由銅形成。阻擋層34是鈦、氮化鈦、鉭、氮化鉭或者其它適當(dāng)阻擋層中的一層或者多層。金屬軌道32例如厚度為60-100nm。金屬軌道32被分開32nm、20nm或者依賴于實(shí)施的技術(shù)節(jié)點(diǎn)和最小尺度的任何適當(dāng)距離。在許多集成電路中，金屬軌道由于難以處理銅線和過孔而由鋁或者鋁銅形成。然而隨著技術(shù)節(jié)點(diǎn)減少至越來越小的尺度，由于高傳導(dǎo)率和其它參數(shù)而優(yōu)選銅用于集成電路裸片中的金屬軌道和過孔。任何適當(dāng)金屬可以用于金屬軌道、過孔和阻擋層。
[0026]蓋層36例如是氮化硅或者優(yōu)選地是包括碳的氮化硅層。蓋層36在200-500 A之間的厚度。其它適當(dāng)材料和尺度可以用于圖1中描述的特征。
[0027]在圖2中，已經(jīng)在蓋層36上沉積第一金屬化合物(intermetal)電介質(zhì)層38。第一金屬間電介質(zhì)層38例如是厚度在600-1500人之間的納米孔電介質(zhì)層。隨著集成電路特征的尺度繼續(xù)縮小，在集成電路的傳導(dǎo)特征之間的電容開始增加。例如在集成電路裸片20中形成的金屬軌道之間或者在集成電路裸片20中形成的金屬軌道與過孔之間的電容隨著在特征之間的距離減少而增加。在集成電路的傳導(dǎo)特征之間的電容也與在它們之間的材料的介電常數(shù)成比例。出于這一原因，第一金屬間電介質(zhì)層38是低K電介質(zhì)層。這意味著金屬間電介質(zhì)層38的介電常數(shù)比較小。這有助于減少在第一金屬間電介質(zhì)層38中或者上或者之下形成的特征之間的電容。金屬間電介質(zhì)層38可以例如是有孔材料、諸如有孔二氧化硅或者其它有孔材料。備選地，第一金屬間電介質(zhì)層38可以是除了有孔電介質(zhì)層之外的材料，但是仍然由具有很低介電常數(shù)的材料形成。
[0028]在圖3中，圖案化蝕刻第一金屬間電介質(zhì)層38以在第一金屬間電介質(zhì)層38中打開溝槽40。未蝕刻第一金屬間電介質(zhì)層38直至蓋層36。取而代之，使用基于時(shí)間的控制來蝕刻金屬間電介質(zhì)層38以選擇地蝕刻至某一深度。圖3中的溝槽40的深度例如是600人。可以通過使用反應(yīng)離子蝕刻來打開第一金屬間電介質(zhì)層38中的溝槽40?？刂品磻?yīng)離子蝕刻的深度的基于時(shí)間的控制例如是步進(jìn)高度高級(jí)工藝控制。這樣的高級(jí)工藝控制允許蝕刻達(dá)到特定深度而未進(jìn)一步繼續(xù)。圖3中的溝槽40例如寬度為64nm?？梢愿鶕?jù)集成電路裸片20的所需參數(shù)選擇用于溝槽40的許多其它適當(dāng)尺度。另外，除了描述的蝕刻技術(shù)之外的蝕刻技術(shù)可以如希望的那樣用來實(shí)現(xiàn)或者相似結(jié)果。
[0029]在圖4中，在第一金屬間電介質(zhì)層38上并且在溝槽40中沉積保護(hù)電介質(zhì)層42。保護(hù)電介質(zhì)層42相對(duì)于第一金屬間電介質(zhì)層38具有高蝕刻選擇性。保護(hù)電介質(zhì)層42也具有盡可能低的k值而相對(duì)于第一金屬間電介質(zhì)層38保持高蝕刻選擇性。保護(hù)電介質(zhì)層42例如厚度為300- 500人。在一個(gè)實(shí)施例中，保護(hù)電介質(zhì)層42是與層36相同的材料，例如氮化硅或者優(yōu)選為包括碳的氮化硅。氮化硅膜中的碳增加膜的魯棒性，而又相對(duì)于第一金屬間電介質(zhì)層38提高蝕刻選擇性。可以通過化學(xué)氣相沉積工藝(諸如等離子體增強(qiáng)化學(xué)氣相沉積或者低壓化學(xué)氣相沉積)來沉積保護(hù)電介質(zhì)層42。層42在優(yōu)選實(shí)施例中密度高于38，并且可以使用高密度化學(xué)氣相沉積工藝。備選地，可以使用其它適當(dāng)方法或者工藝來形成保護(hù)電介質(zhì)層42。
[0030]在圖5中，圖案化和蝕刻保護(hù)電介質(zhì)層42，從而可以形成過孔，這些過孔連接到第一金屬軌道32中的選定第一金屬軌道。在打開保護(hù)電介質(zhì)層42之后,蝕刻第一金屬間電介質(zhì)層38至在保護(hù)電介質(zhì)層42中的開口以下以形成連接到第一金屬軌道32的過孔。
[0031]在一個(gè)示例中，通過使用光學(xué)平坦化層作為掩模層來形成通向第一金屬軌道32的開口?？梢赃\(yùn)用其它適當(dāng)平版印刷或者光刻技術(shù)以形成開口 40，這些開口包括連接到第一金屬軌道32的過孔。
[0032]在已經(jīng)形成過孔之后，在保護(hù)電介質(zhì)層42上并且在溝槽40中并且接觸暴露的第一金屬軌道32地沉積薄阻擋層46。阻擋層46例如是鈦、氮化鈦、鉭或者氮化鉭的一層或者多層。備選地，其它適當(dāng)材料用來形成阻擋層46。阻擋層46也充當(dāng)用于隨后沉積的金屬層的粘合層。阻擋層46例如是厚度為80人。
[0033]在一個(gè)備選實(shí)施例中，在溝槽40中的側(cè)壁上并且在第一金屬軌道32的暴露部分上沉積保護(hù)電介質(zhì)層42。然后從第一金屬線32的暴露部分去除保護(hù)電介質(zhì)層42。然后在保護(hù)電介質(zhì)層42上面形成阻擋層46。以這一方式,從阻擋層46分離第一金屬間電介質(zhì)層38。
[0034]在圖6中，在阻擋層46上并且在溝槽40中沉積厚傳導(dǎo)層48。傳導(dǎo)層48填充溝槽40并且在第一金屬間電介質(zhì)層38的上表面以上延伸。傳導(dǎo)材料48與阻擋層46和第一金屬軌道32的暴露部分直接接觸。
[0035]傳導(dǎo)材料48例如是與第一金屬軌道32相同的材料、優(yōu)選為銅。然而其它適當(dāng)材料可以用于傳導(dǎo)材料48?？梢允褂秒婂児に噥硇纬蓚鲗?dǎo)材料。具體而言，可以通過無電鍍制和電鍍工藝的組合沉積傳導(dǎo)材料48。其它適當(dāng)工藝可以用來形成傳導(dǎo)材料48。
[0036]在圖7中，已經(jīng)執(zhí)行平坦化步驟以從保護(hù)電介質(zhì)層42去除過量傳導(dǎo)材料。平坦化步驟例如是配置為在保護(hù)電介質(zhì)層42上停止的化學(xué)機(jī)械平坦化步驟。這具有去除過量傳導(dǎo)材料而又形成離散第二金屬軌道50的效果。第二金屬軌道50由先前形成的過孔49連接到第一金屬軌道32。傳導(dǎo)材料48形成用于過孔49的塞和傳導(dǎo)軌道50 二者。因此在金屬層2中形成第二金屬軌道50。僅在底部的如下部分上未覆蓋第二金屬軌道50:將通過這些部分與第一金屬軌道32產(chǎn)生接觸。
[0037]在圖8中，去除第二金屬軌道50的一部分。在一個(gè)示例中，去除第二金屬軌道50的在15與35nm之間的厚度?？梢岳缤ㄟ^比保護(hù)電介質(zhì)層42更快蝕刻第二金屬軌道50的化學(xué)機(jī)械拋光步驟完成去除第二金屬軌道50的頂部材料。備選地，可以執(zhí)行也比保護(hù)電介質(zhì)層42更快蝕刻銅的反應(yīng)離子蝕刻。以這一方式，可以相對(duì)于保護(hù)電介質(zhì)層42選擇性地去除來自第二金屬軌道50的材料而未使用掩模。換而言之，無論通過CMP或者反應(yīng)離子蝕刻來完成，未使用掩模，并且由于蝕刻工藝比它蝕刻保護(hù)電介質(zhì)層42快得多地蝕刻第二金屬軌道50，所以圖8中所示結(jié)構(gòu)在蝕刻工藝之后保留。這留下溝槽51形成于在金屬軌道50以上。
[0038]在圖9中，在金屬軌道50上面并且在溝槽51中并且在保護(hù)電介質(zhì)層42上面沉積保護(hù)電介質(zhì)層52。保護(hù)電介質(zhì)層材料52優(yōu)選地是與保護(hù)電介質(zhì)層42相同的材料，但是可以不同或者是附加層。盡管示出第二金屬軌道50大于第一金屬軌道32，但是備選地，第二金屬軌道50可以是與第一金屬軌道32相同的尺寸或者更小。
[0039]在圖10中，執(zhí)行平坦化工藝以從第一金屬間電介質(zhì)層38上面去除過量保護(hù)電介質(zhì)材料。平坦化工藝的一個(gè)示例是配置為在第一金屬間電介質(zhì)層38停止的化學(xué)機(jī)械平坦化工藝。這留下第二金屬線50用電介質(zhì)封裝材料53封裝。如先前描述的那樣，第一金屬間電介質(zhì)層38相對(duì)于封裝第二金屬軌道50的電介質(zhì)封裝材料53可蝕刻。
[0040]讓金屬軌道50封裝于電介質(zhì)封裝層53中有助于避免隨著金屬線、電介質(zhì)層和過孔的尺度進(jìn)一步縮減而來的問題中的一些問題。例如在僅由低k電介質(zhì)層或者甚至常用電介質(zhì)層封裝的金屬線中，出現(xiàn)金屬原子從金屬軌道向電介質(zhì)材料中電遷移的問題。這可以在集成電路中引起嚴(yán)重問題。例如，如果金屬軌道由銅制成并且銅原子向有孔低k電介質(zhì)中遷移，則不僅金屬軌道的質(zhì)量下降而且銅原子可以從金屬軌道經(jīng)過有孔電介質(zhì)材料向敏感區(qū)域中遷移。電介質(zhì)封裝層53有助于防止這一問題。
[0041]可以隨著集成電路裸片20的部件縮減而出現(xiàn)的另一問題是依賴于時(shí)間的電介質(zhì)擊穿。在經(jīng)過金屬軌道輸送電流時(shí)，可以對(duì)包圍金屬軌道的電介質(zhì)材料出現(xiàn)損壞。這對(duì)于如先前描述的那樣用作級(jí)間電介質(zhì)層的低K電介質(zhì)材料而言尤其成立。
[0042]在高密度絕緣電介質(zhì)封裝層53中封裝金屬軌道保護(hù)集成電路裸片20免于依賴于時(shí)間的電介質(zhì)擊穿。在電介質(zhì)封裝層53中封裝的金屬線也可以輸送更高電壓。這允許增加集成電路裸片20的使用范圍?？梢栽诘碗妷汉透唠妷簯?yīng)用二者中使用這樣的集成電路裸片20。
[0043]電介質(zhì)封裝層53是約為200-500人厚度的相對(duì)薄層。由于電介質(zhì)封裝層53薄而魯棒，所以更厚的低K電介質(zhì)材料仍然可以填充在金屬軌道50之間的空間，由此提供低K電介質(zhì)材料的低電容益處而又提供防范依賴于時(shí)間的電介質(zhì)擊穿和電遷移的魯棒絕緣。
[0044]在圖11中，已經(jīng)在第一金屬間電介質(zhì)層38上并且在絕緣材料52上沉積第二金屬間電介質(zhì)層54。第二金屬間電介質(zhì)層54也是低K電介質(zhì)層或者其它適當(dāng)電介質(zhì)層。第二金屬間電介質(zhì)層相對(duì)于電介質(zhì)封裝層53可蝕刻。第二金屬間電介質(zhì)層可以包括多層，諸如氧化硅層、有孔電介質(zhì)層或者其它適當(dāng)電介質(zhì)層。金屬間電介質(zhì)層54例如厚度為1000人。
[0045]在圖12中，圖案化和蝕刻第二金屬間電介質(zhì)層54以打開寬溝槽56。溝槽的深度例如為500人。溝槽56各自放置于第二金屬軌道50之一之上。溝槽56各自橫向延伸超出相應(yīng)第二金屬軌道50的邊緣?？梢允褂梅磻?yīng)離子蝕刻、濕法蝕刻或者任何其它適當(dāng)工藝(諸如先前描述的工藝)來打開溝槽56。
[0046]在圖13中，進(jìn)一步蝕刻溝槽56以打開過孔，這些過孔經(jīng)過第一和第二金屬間電介質(zhì)層38、54接觸第一金屬線32。容易實(shí)現(xiàn)對(duì)準(zhǔn)過孔58，因?yàn)榘鼑诙饘佘壍?0的電介質(zhì)封裝層53充當(dāng)用于蝕刻劑的掩?；蛘呶g刻停止，這些蝕刻劑蝕刻第一和第二金屬間電介質(zhì)層38、40。根據(jù)待形成的互連過孔類型，這可以消除對(duì)額外掩模的需要或者它可以大量減少對(duì)準(zhǔn)要求，因?yàn)檫^孔58將與電介質(zhì)封裝層53自對(duì)準(zhǔn)。例如在一個(gè)備選實(shí)施例中，用來創(chuàng)建溝槽56的相同掩模用來經(jīng)過電介質(zhì)層38蝕刻以達(dá)到第一金屬層32。繼續(xù)執(zhí)行用于形成溝槽56的蝕刻直至達(dá)到金屬層32。在一個(gè)實(shí)施例中，蝕刻留下第二金屬間電介質(zhì)層54的部分保留于電介質(zhì)封裝層53上。備選地，可以從電介質(zhì)封裝層53完全去除第二金屬間電介質(zhì)層54。
[0047]在圖14中，在過孔58的壁上沉積阻擋層60。阻擋層60因此與第一和第二金屬間電介質(zhì)層接觸。阻擋層60與第一金屬軌道32的暴露部分接觸。阻擋層60如先前描述的那樣可以是鈦、氮化鈦、鉭和氮化鉭的組合或者用于阻擋層的任何其它適當(dāng)材料。
[0048]在圖15中，在過孔58中沉積傳導(dǎo)材料62。傳導(dǎo)材料62在第二金屬間電介質(zhì)層54上的阻擋層60上。在超過第二金屬間電介質(zhì)層54的高度的很厚層中放置傳導(dǎo)材料62。傳導(dǎo)材料62優(yōu)選地是銅。然而可以根據(jù)集成電路的尺度和其它考慮來使用其它適當(dāng)傳導(dǎo)材料。在一個(gè)實(shí)施例中，傳導(dǎo)材料62是與第一金屬軌道32和第二金屬軌道50相同的材料。備選地，傳導(dǎo)材料62可以是與第一金屬軌道32和第二金屬軌道50不同的材料。可以使用電鍍工藝或者電解和電鍍工藝的組合或者以任何其它適當(dāng)方式來放置傳導(dǎo)材料62。[0049]在圖16中，如先前描述的那樣執(zhí)行平坦化工藝。平坦化工藝去除傳導(dǎo)材料62的過量部分、金屬間電介質(zhì)層54和阻擋層60的部分?；瘜W(xué)機(jī)械拋光工藝可以是定時(shí)的工藝或者可以被配置為例如在第二金屬間電介質(zhì)層54的在第二金屬軌道50上面擱放的中間部分上停止。以這一方式，形成不同的第三金屬軌道66。第三金屬軌道66由過孔連接到第一金屬軌道32。因此，單個(gè)工藝用來填充過孔并且形成第三金屬軌道66。這允許放寬光刻要求、減少光刻步驟、減少金屬沉積步驟數(shù)目、提高防范電遷移和依賴于時(shí)間的電介質(zhì)擊穿的保護(hù)。
[0050]在形成第三金屬軌道66之后，可以重復(fù)響度與圖1-16描述的工藝以根據(jù)將在集成電路裸片20中使用的金屬層數(shù)目形成更多金屬層。
[0051 ] 可以根據(jù)用于形成集成電路裸片的已知工藝在第三金屬軌道66之上形成更多電介質(zhì)層。最后可以在第三金屬軌道66之上形成鈍化層，可以在鈍化層上形成接觸焊盤以經(jīng)過集成電路裸片20中的金屬軌道和過孔提供與晶體管31的連接。最后可以在模制化合物中封裝集成電路并且向集成電路提供耦合到接觸焊盤的焊球、引線或者管腳，從而可以在電子部件中(諸如在電路板或者其它適當(dāng)位置上)安裝集成電路裸片。在本公開內(nèi)容中尚未具體描述用于形成集成電路裸片的許多工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員已知并且可以按照本公開內(nèi)容實(shí)施這樣的其它工藝和結(jié)構(gòu)。
[0052]通過示例給出相對(duì)于圖1-16描述的工藝和結(jié)構(gòu)。可以根據(jù)本公開內(nèi)容的原理使用其它類型的材料、厚度、寬度、結(jié)構(gòu)和圖案。所有這樣的備選實(shí)施例落在本公開內(nèi)容的范圍內(nèi)。
[0053]可以組合以上描述的各種實(shí)施例以提供更多實(shí)施例。通過引用將在本說明書中引用和/或在申請(qǐng)數(shù)據(jù)清單中列舉的所有美國專利、美國專利申請(qǐng)公開物、美國專利申請(qǐng)、夕卜國申請(qǐng)、外國專利申請(qǐng)和非專利公開物完全結(jié)合于此。如果必要?jiǎng)t可以修改實(shí)施例的方面以運(yùn)用各種專利、申請(qǐng)和公開物的概念以提供更多實(shí)施例。
[0054]可以按照以上具體描述對(duì)實(shí)施例進(jìn)行這些和其它改變。一般而言，在所附權(quán)利要求中，不應(yīng)理解所用術(shù)語使權(quán)利要求限于在說明書和權(quán)利要求中共公開的具體實(shí)施例而應(yīng)當(dāng)解釋這些屬于包括可能實(shí)施例以及這樣的權(quán)利要求有資格獲得的等效含義的全范圍。因而，權(quán)利要求不應(yīng)受公開內(nèi)容限制。
【權(quán)利要求】
1.一種方法，包括: 形成在半導(dǎo)體襯底上面疊置的第一金屬軌道； 在所述第一金屬軌道上形成第一金屬間電介質(zhì)層； 形成在所述第一金屬間電介質(zhì)層上面疊置的第二金屬軌道； 在電介質(zhì)封裝層中封裝所述第二金屬軌道； 形成在所述第一金屬間電介質(zhì)上面疊置的第二金屬間電介質(zhì)，所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層相對(duì)于所述電介質(zhì)封裝層選擇性地可蝕刻；并且 經(jīng)過所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層蝕刻過孔至所述第一金屬軌道，所述電介質(zhì)封裝層形成確定所述過孔的寬度尺度之一的至少一個(gè)側(cè)壁。
2.根據(jù)權(quán)利要求1所述的方法，包括在所述過孔中形成傳導(dǎo)塞。
3.根據(jù)權(quán)利要求2所述的方法，包括在所述傳導(dǎo)塞上形成第三金屬軌道。
4.根據(jù)權(quán)利要求3所述的方法，其中形成所述傳導(dǎo)塞和所述第三金屬軌道包括: 在所述過孔中并且在所述第二金屬間電介質(zhì)層上沉積傳導(dǎo)材料；并且 從所述第二金屬間電介質(zhì)`層的頂表面去除所述傳導(dǎo)材料。
5.根據(jù)權(quán)利要求3所述的方法，其中所述傳導(dǎo)塞將所述第三金屬軌道之一與所述第一金屬軌道之一電連接。
6.根據(jù)權(quán)利要求1所述的方法，其中所述電介質(zhì)封裝層包括氮化硅。
7.根據(jù)權(quán)利要求6所述的方法，其中所述電介質(zhì)封裝層包括碳。
8.根據(jù)權(quán)利要求1所述的方法，其中所述第一金屬間電介質(zhì)層是有孔電介質(zhì)層。
9.根據(jù)權(quán)利要求1所述的方法，其中所述電介質(zhì)封裝層少于50nm厚度。
10.一種器件，包括: 襯底； 在所述襯底上的第一金屬軌道； 在所述襯底和所述第一金屬軌道上的第一金屬間電介質(zhì)層； 在所述第一金屬間電介質(zhì)層上的第二金屬軌道； 封裝所述第二金屬軌道的電介質(zhì)封裝層； 在所述第一金屬間電介質(zhì)層和所述電介質(zhì)封裝層上的第二金屬間電介質(zhì)層；以及在所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層中的過孔，所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層相對(duì)于所述電介質(zhì)封裝層選擇性地可蝕刻，所述電介質(zhì)封裝層限定所述過孔的寬度。
11.根據(jù)權(quán)利要求10所述的器件，包括所述過孔中的傳導(dǎo)塞。
12.根據(jù)權(quán)利要求11所述的器件，包括所述電介質(zhì)封裝層上的第三金屬軌道，所述第三金屬軌道由所述傳導(dǎo)塞電耦合到所述第一金屬軌道。
13.根據(jù)權(quán)利要求14所述的器件，其中所述第三金屬軌道與所述傳導(dǎo)塞是相同的材料。
14.根據(jù)權(quán)利要求13所述的器件，其中所述第三金屬軌道與所述傳導(dǎo)塞一體。
15.根據(jù)權(quán)利要求14所述的器件，其中所述傳導(dǎo)塞和所述第三金屬軌道包括銅。
16.—種方法,包括: 在襯底上形成多個(gè)第一金屬軌道；在所述襯底和所述第一金屬軌道上形成第一電介質(zhì)層； 在所述第一電介質(zhì)層上形成第二金屬軌道； 在電介質(zhì)保護(hù)層中覆蓋所述第二金屬軌道的頂部和側(cè)部； 在所述第一電介質(zhì)層上和在所述電介質(zhì)保護(hù)層上形成第二電介質(zhì)層，所述第一電介質(zhì)層和所述第二電介質(zhì)層相對(duì)于所述電介質(zhì)保護(hù)層選擇性地可蝕刻；并且 在所述第二金屬軌道的相對(duì)的側(cè)部上的所述第一電介質(zhì)層和所述第二電介質(zhì)層中蝕刻第一過孔和第二過孔以各自接觸相應(yīng)的第一金屬軌道，所述電介質(zhì)保護(hù)層限定所述第一過孔和是第二過孔的相應(yīng)寬度。
17.根據(jù) 權(quán)利要求16所述的方法，包括: 在所述第二金屬軌道之上蝕刻所述第二電介質(zhì)層，所述第二電介質(zhì)層的一部分在所述電介質(zhì)保護(hù)層上保留；并且 在所述第一電介質(zhì)層和所述第二電介質(zhì)層中蝕刻所述第一過孔和所述第二過孔，所述電介質(zhì)保護(hù)層充當(dāng)掩模以限定所述第一過孔和所述第二過孔的寬度。
18.根據(jù)權(quán)利要求17所述的方法，包括: 在所述第一過孔和所述第二過孔中并且在所述電介質(zhì)保護(hù)層之上沉積傳導(dǎo)材料；并且 在所述第二電介質(zhì)層的在所述電介質(zhì)保護(hù)層上的所保留部分以上去除所述傳導(dǎo)材料，所述第二電介質(zhì)層的所述保留部分限定各自由所述第一過孔和所述第二過孔電耦合到所述相應(yīng)第一金屬軌道的兩個(gè)第三金屬軌道。
19.根據(jù)權(quán)利要求18所述的方法，其中所述傳導(dǎo)材料是銅。
【文檔編號(hào)】H01L21/768GK103700616SQ201310364376
【公開日】2014年4月2日 申請(qǐng)日期:2013年8月19日 優(yōu)先權(quán)日:2012年9月27日
【發(fā)明者】J·H·張, L·A·克萊文杰, C·拉登斯, 徐移恒 申請(qǐng)人:意法半導(dǎo)體公司, 國際商業(yè)機(jī)器公司