降低外延中的圖案負(fù)載效應(yīng)的制作方法
【專利摘要】降低外延中的圖案負(fù)載效應(yīng)。一種方法包括：在半導(dǎo)體襯底上方形成柵極堆疊件，在半導(dǎo)體襯底中且鄰近于柵極堆疊件形成開口，以及實(shí)施第一外延在開口中生長第一半導(dǎo)體層。實(shí)施回蝕刻以減小第一半導(dǎo)體層的厚度。實(shí)施第二外延以在第一半導(dǎo)體層上方生長第二半導(dǎo)體層。第一半導(dǎo)體層和第二半導(dǎo)體層具有不同的組成。
【專利說明】 降低外延中的圖案負(fù)載效應(yīng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件，更具體而言，涉及外延工藝。
【背景技術(shù)】
[0002]在過去數(shù)十年中，半導(dǎo)體器件(例如，金屬氧化物半導(dǎo)體(MOS)器件)尺寸的減小和固有特性使集成電路在速度、性能、密度和每單位功能成本方面具有持續(xù)的改進(jìn)。根據(jù)MOS器件的設(shè)計(jì)和其中一個(gè)固有特性，調(diào)節(jié)位于MOS器件的源極和漏極之間的柵極下方的溝道區(qū)的長度來改變與溝道區(qū)相關(guān)的電阻，從而影響MOS器件的性能。更具體地說，縮短溝道區(qū)的長度來降低MOS器件的源極到漏極電阻，假設(shè)其他參數(shù)保持相對恒定，當(dāng)對MOS器件的柵極施加足夠的電壓時(shí)，這可以使源極和漏極之間的電流增加。
[0003]為進(jìn)一步提高M(jìn)OS器件的性能，可以在MOS器件的溝道區(qū)中引入應(yīng)力來提高載流子遷移率。一般來說，期望在η型MOS (“NM0S”)器件的溝道區(qū)中沿源極到漏極方向產(chǎn)生拉伸應(yīng)力，而在P型M0S( “PM0S”)器件的溝道區(qū)中沿源極到漏極方向產(chǎn)生壓縮應(yīng)力。
[0004]向PMOS器件的溝道區(qū)施加壓縮應(yīng)力的常用方法是在源極和漏極區(qū)中生長SiGe應(yīng)激件。這樣的方法通常包括以下步驟:在半導(dǎo)體襯底上形成柵極堆疊件，在柵極堆疊件的側(cè)壁上形成間隔件，在硅襯底中沿著柵極間隔件形成凹槽，在凹槽中外延生長SiGe應(yīng)力件以及退火。由于SiGe比硅具有更大的晶格常數(shù)，因此SiGe在退火后擴(kuò)展并且向位于源極SiGe應(yīng)力件和漏極SiGe應(yīng)力件之間的溝道區(qū)中施加壓縮應(yīng)力。
[0005]然而，上述方法具有圖案負(fù)載效應(yīng)(pattern-loading effects)的缺陷,這是由于圖案密度方面的差異引起的。圖案負(fù)載效應(yīng)是在較高圖案密度區(qū)和較低圖案密度區(qū)同時(shí)外延生長時(shí)所產(chǎn)生的一種現(xiàn)象。由于膜在一個(gè)位置與另一位置的生長速度不同，根據(jù)局部圖案密度，生長量變得局部密集或者稀疏，并且這使得所得到的膜的厚度不均勻。已經(jīng)表明有效圖案密度方面的大變化產(chǎn)生了顯著和不期望的膜厚度變化。例如，被具有大的電介質(zhì)面積比(意味著用于外延生長的表面積較小)的區(qū)域圍繞的有源區(qū)比其他有源區(qū)具有更快的外延層生長。此外，在裝有稀疏的有源區(qū)的區(qū)域的外延層的組成與在裝有密集的有源區(qū)的區(qū)域的外延層的組成不同。具體來說，這種不均勻性使得器件形成工藝難于控制并且可以對器件性能造成不利影響。
[0006]可以通過調(diào)節(jié)外延參數(shù)來降低圖案負(fù)載效應(yīng)，諸如降低操作壓力或者調(diào)節(jié)前體流速。然而，作為副作用，諸如組成的其他外延性能也受壓力和氣體流速的變化的影響。此外，使用這種方法降低圖案負(fù)載效應(yīng)的量并不讓人滿意。

【發(fā)明內(nèi)容】

[0007]為了現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一方面，提供了一種方法，包括:在半導(dǎo)體襯底上方形成柵極堆疊件；在所述半導(dǎo)體襯底中且鄰近于所述柵極堆疊件形成開口；實(shí)施第一外延以在所述開口中生長第一半導(dǎo)體層；實(shí)施回蝕刻以減小所述第一半導(dǎo)體層的厚度；以及實(shí)施第二外延以在所述第一半導(dǎo)體層上方生長第二半導(dǎo)體層。[0008]在所述的方法中，所述第一半導(dǎo)體層和所述第二半導(dǎo)體層包含硅鍺，并且其中所述第二半導(dǎo)體層中的鍺百分比大于所述第一半導(dǎo)體層中的鍺百分比。
[0009]所述的方法進(jìn)一步包括:在所述第一外延和所述第二外延期間，將P型雜質(zhì)分別摻雜到所述第一半導(dǎo)體層和所述第二半導(dǎo)體層中，并且所述第一半導(dǎo)體層中的P型雜質(zhì)百分比低于所述第二半導(dǎo)體層中的P型雜質(zhì)百分比。
[0010]在所述的方法中，使用HCl和GeH4作為蝕刻氣體實(shí)施所述回蝕刻。
[0011]在所述的方法中，當(dāng)所述回蝕刻完成時(shí)，所述第一半導(dǎo)體層的頂端與所述半導(dǎo)體襯底的頂面齊平或者低于所述半導(dǎo)體襯底的頂面。
[0012]在所述的方法中，所述第二半導(dǎo)體層的頂面高于所述半導(dǎo)體襯底的頂面。
[0013]在所述的方法中，所述第一外延的步驟伴隨原位實(shí)施所述回蝕刻，并且通過關(guān)閉在所述第一外延中使用的工藝氣體中的含硅氣體來將工藝從所述第一外延過渡到所述回蝕刻。
[0014]根據(jù)本發(fā)明的另一方方面，提供了一種方法，包括:在半導(dǎo)體襯底上方形成第一柵極堆疊件和第二柵極堆疊件；在所述半導(dǎo)體襯底中且鄰近于所述第一柵極堆疊件和所述第二柵極堆疊件分別形成第一開口和第二開口，其中所述第一開口的橫向尺寸大于所述第二開口的橫向尺寸；實(shí)施第一外延以在所述第一開口和所述第二開口中分別生長第一半導(dǎo)體層和第二半導(dǎo)體層，其中所述第二半導(dǎo)體層的厚度大于所述第一半導(dǎo)體層的第一厚度；對所述第一半導(dǎo)體層和所述第二半導(dǎo)體層同時(shí)實(shí)施回蝕刻，其中在所述回蝕刻之后，所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的厚度彼此基本上相等；以及實(shí)施第二外延以在所述第一半導(dǎo)體層和所述第二半導(dǎo)體層上方分別生長第三半導(dǎo)體層和第四半導(dǎo)體層。
[0015]在所述的方法中，所述第三半導(dǎo)體層和所述第四半導(dǎo)體層的組成不同于所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的組成。在一個(gè)實(shí)施例中，所述第一半導(dǎo)體層、所述第二半導(dǎo)體層、所述第三半導(dǎo)體層和所述第四半導(dǎo)體層包含硅鍺，并且其中所述第一半導(dǎo)體層和所述第二半導(dǎo)體層中的鍺百分比低于所述第三半導(dǎo)體層和所述第四半導(dǎo)體層中的鍺百分比。
[0016]所述的方法進(jìn)一步包括:在所述第一外延和所述第二外延中原位摻雜P型雜質(zhì)，并且其中所述第一半導(dǎo)體層和所述第二半導(dǎo)體層中的P型雜質(zhì)百分比低于所述第三半導(dǎo)體層和所述第四半導(dǎo)體層中的P型雜質(zhì)百分比。
[0017]在所述的方法中，使用HCl和GeH4作為蝕刻氣體實(shí)施所述回蝕刻。
[0018]在所述的方法中，當(dāng)所述回蝕刻完成時(shí)，所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的頂端與所述半導(dǎo)體襯底的頂面基本上齊平或者低于所述半導(dǎo)體襯底的頂面。
[0019]在所述的方法中，所述第三半導(dǎo)體層和所述第四半導(dǎo)體層的頂面高于所述半導(dǎo)體襯底的頂面，并且所述第三半導(dǎo)體層和所述第四半導(dǎo)體層的底面低于所述半導(dǎo)體襯底的頂面。
[0020]根據(jù)本發(fā)明的又一方面，提供了一種方法，包括:在半導(dǎo)體襯底上方形成柵極堆疊件；在所述半導(dǎo)體襯底中且鄰近于所述柵極堆疊件形成開口 ；實(shí)施第一外延以在所述開口中生長第一硅鍺層，其中所述第一硅鍺層具有第一鍺原子百分比；實(shí)施回蝕刻以減小所述第一硅鍺層的厚度；以及在所述回蝕刻之后，實(shí)施第二外延以在所述第一硅鍺層上方生長第二硅鍺層，其中所述第二硅鍺層具有第二鍺原子百分比，所述第二鍺原子百分比高于所述第一鍺原子百分比。[0021]在所述的方法中，形成的所述第二硅鍺層接觸所述第一硅鍺層。
[0022]在所述的方法中，使用包含括HCUGeH4的工藝氣體和含硅工藝氣體實(shí)施所述第一外延，并且其中通過關(guān)閉所述含硅工藝氣體和繼續(xù)引入HCl和GeH4來實(shí)施所述回蝕刻。
[0023]在所述的方法中，用比值介于約1/5和約1/2之間的HCl流速和GeH4流速來實(shí)施所述回蝕刻。
[0024]在所述的方法中，當(dāng)所述回蝕刻步驟完成時(shí)，所述第一硅鍺層的頂端與所述半導(dǎo)體襯底的頂面齊平或者低于所述半導(dǎo)體襯底的頂面，并且所述第二硅鍺層的頂面高于所述半導(dǎo)體襯底的頂面。
[0025]在所述的方法中，形成所述開口的步驟包括:實(shí)施各向同性蝕刻以在所述半導(dǎo)體襯底中形成所述開口 ；以及實(shí)施濕法蝕刻以擴(kuò)展所述開口并暴露所述半導(dǎo)體襯底的(111)平面，其中所述(111)平面位于所述開口中。
【專利附圖】

【附圖說明】
[0026]為更充分地理解本實(shí)施例及其優(yōu)點(diǎn)，現(xiàn)在將結(jié)合附圖所作的以下描述作為參考，其中:
[0027]圖1至圖8是根據(jù)一些示例性實(shí)施例處于制造金屬氧化物半導(dǎo)體(MOS)器件的中間階段的截面圖。
【具體實(shí)施方式】
[0028]在下面詳細(xì)討論本發(fā)明實(shí)施例的制造和使用。然而，應(yīng)該理解，實(shí)施例提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的發(fā)明構(gòu)思。所討論的具體實(shí)施例僅僅是示例性的，而不用于限制本發(fā)明的范圍。
[0029]根據(jù)各種示例性實(shí)施例提供了生長用于金屬氧化物半導(dǎo)體(MOS)器件的源極和漏極應(yīng)力件的外延工藝。示出了形成MOS器件的中間階段。論述了實(shí)施例的變化形式。在所有的各幅視圖和示出的實(shí)施例中，相同的編號用于表示相同的元件。
[0030]圖1示出襯底4，其是晶圓2的一部分，其包括位于器件區(qū)100中的第一部分和位于器件區(qū)200中的第二部分。器件區(qū)100和200具有不同的圖案密度和不同尺寸的暴露的有源區(qū)。例如，器件區(qū)100中鄰近的柵極堆疊件102之間的距離SI大于器件區(qū)200中鄰近的柵極堆疊件202之間的距離S2。S1/S2的比值可以大于2，大于5，或者大于10。在一些實(shí)施例中，器件區(qū)100是邏輯器件區(qū)，其可以是例如核心電路區(qū)、輸入/輸出(I/O)電路區(qū)和/或類似區(qū)域等，而器件區(qū)200是存儲電路區(qū)，其包含諸如靜態(tài)隨機(jī)存取存儲器(SRAM)單元的存儲器單元。因此，器件區(qū)200可以是SRAM區(qū)。襯底4可以是諸如硅襯底的塊狀半導(dǎo)體襯底，或者可以具有諸如絕緣體上硅(SOI)結(jié)構(gòu)的復(fù)合結(jié)構(gòu)。
[0031]柵極堆疊件102形成在區(qū)域100中以及襯底4上方，并且包括柵極電介質(zhì)104和柵電極106。包含柵極電介質(zhì)204和柵電極206的柵極堆疊件202形成在區(qū)域200中以及襯底4上方。柵極電介質(zhì)104和204可以包含氧化硅或者具有高k值(例如，高于7)的高k材料。柵電極106和206可以包含常用的導(dǎo)電材料,諸如摻雜的多晶娃、金屬、金屬娃化物、金屬氮化物以及它們的組合。柵極堆疊件102和202分別還可以包括硬掩模108和208，其中硬掩模108和208可以包含例如氮化硅。[0032]例如，通過將P型雜質(zhì)注入到襯底4中來形成輕摻雜漏極/源極(LDD)區(qū)110和210。柵極堆疊件102和202充當(dāng)注入掩模從而使得LDD區(qū)110和210的內(nèi)部邊緣分別與柵極堆疊件102和202的邊緣基本上對準(zhǔn)?？梢允褂媒橛诩sIkeV和約IOkeV之間的能量和介于約IX IO1Vcm2和約IX IOlfVcm2的劑量來實(shí)施LDD注入。然而，應(yīng)該理解，在整個(gè)說明書中所列舉的值僅是實(shí)例，并且可以更改為不同的值。LDD注入可以是傾斜或者垂直的，其中傾斜角度介于約O度和約30度之間。此外，還可以例如通過將諸如砷或磷等的η型雜質(zhì)注入到襯底4中來形成袋狀區(qū)(pocket region) 111和211?？梢允褂媒橛诩s20keV和約SOkeV之間的能量和介于約IXlO1Vcm2和約IXlO1Vcm2的劑量來實(shí)施袋形注入。袋形注入可以是傾斜的，其中傾斜角度大于LDD注入的傾斜角度。在一些實(shí)施例中，袋形注入的傾斜角度介于約15度和約45度之間。
[0033]參照圖2，柵極間隔件112和212分別形成在柵極堆疊件102和202的側(cè)壁上。在一些實(shí)施例中，柵極間隔件112和212中的每一個(gè)都包括氧化硅層(未示出)和位于氧化硅層上方的氮化硅層，其中氧化硅層的厚度可以介于約I 5 A和約50A之間，并且氮化硅層的厚度可以介于約50A和約200A之間。在可選的實(shí)施例中，柵極間隔件112和212包括一層或多層，每一層都包含氧化娃、氮化娃、氮氧化娃和/或其他介電材料?？捎玫男纬煞椒òǖ入x子體增強(qiáng)化學(xué)汽相沉積(PECVD)、低壓化學(xué)汽相沉積(LPCVD)、次大氣壓化學(xué)汽相沉積(SACVD)以及其他沉積方法。
[0034]參照圖3，實(shí)施各向同性蝕刻以在器件區(qū)100和200中分別形成開口 114和214。各向同性蝕刻可以是干法蝕刻，其中蝕刻氣體可以選自CF4、C12、NF3、SF6和它們的組合。例如，開口 114的深度Dl和開口 214的深度D2可以介于約150 A和約500 A之間。
[0035]接下來，參照圖4，實(shí)施濕法蝕刻以擴(kuò)展開口 114和214?？梢岳缡褂盟募谆鶜溲趸@(TMAH)或氫氧化鉀(KOH)溶液等實(shí)施濕法蝕刻。在一些示例性實(shí)施例中，TMAH溶液具有介于約1%和約30%之間的濃度。在濕法蝕刻期間，TMAH的溫度可以介于約20°C和約100C之間。在濕法蝕刻之后，在開口 114和214中形成面(facet)，這些面包括襯底4的
(111)平面。舉例來說，在一些示例性實(shí)施例中，在濕法蝕刻之后，開口 114的深度D3和開P 214的深度D4可以介于約300 A和約8()0 A之間。
[0036]圖5示出外延層120和220的形成。在外延之前，可以例如使用基于HF的氣體或者基于SiCoNi的氣體實(shí)施預(yù)清潔。預(yù)清潔可以去除任何不想要的氧化硅，該氧化硅是由于開口 114和214中的暴露表面自然氧化所形成的。在一些實(shí)施例中，可以實(shí)施高溫烘焙，但是也可以跳過烘焙?？梢栽诖嬖贖Cl氣體或者不存在HCl氣體的情況下實(shí)施高溫烘焙。舉例來說，烘焙溫度可以介于約700°C和約900°C之間。HCl的壓力可以介于約10托和約200托之間。烘焙持續(xù)時(shí)間可以介于約30秒和約240秒之間。高溫烘焙還可以去除襯底4的暴露表面上的自然氧化物，該暴露表面位于開口 114和214中。
[0037]如圖5所示，通過選擇性外延生長(SEG)在開口 114和214中外延生長諸如硅鍺(SiGe)的半導(dǎo)體材料，從而形成外延層120和220。工藝氣體可以包括H2、N2、二氯硅烷(DCS)、SiH4、GeH4和/或類似氣體等。外延的溫度可以介于約600°C和約900°C之間。在一些實(shí)施例中，還可以加入蝕刻氣體以促進(jìn)在襯底4的暴露表面上而不是在諸如柵極間隔件112和212的電介質(zhì)上的選擇性生長。工藝氣體的壓力可以介于約10托和約200托之間。例如，所形成的外延層120的厚度Tl和外延層220的厚度T2可以介于約100人和約400A之間。在外延期間，進(jìn)行生長的同時(shí)可以摻雜期望的雜質(zhì)。例如，當(dāng)要摻雜硼時(shí)，工藝氣體中可以包含B2H6。例如，外延層120和220可以具有介于約10%和約30%之間的第一鍺原子濃度，但是也可以使用不同的鍺濃度。
[0038]由于圖案負(fù)載效應(yīng)，區(qū)域100中的外延層120比區(qū)域200中的外延層220具有較低的生長速率。因此，外延層120的厚度Tl小于外延層220的厚度T2。這可能是由于在拐角123和223處的生長速率高于(111)表面(所示出的傾斜表面)和(100)表面(所示出的水平底面)的生長速率的事實(shí)引起的。在開口 214中，從兩個(gè)拐角223生長的SiGe比開口 114中的更早相互合并，從而使得厚度T2大于厚度Tl。厚度Tl和T2的差異造成后續(xù)器件形成工藝方面的困難，并且可能對器件性能造成不利的影響，因此是不希望的。
[0039]接下來，實(shí)施回蝕刻以去除外延層120和220的頂部，其中將去除的外延層120和220的頂部示意性地示出為虛線上方的部分。所形成的結(jié)構(gòu)在圖6中示出?？梢允褂梦g刻氣體實(shí)施回蝕刻，其中蝕刻氣體可以是例如HCl和GeH4的氣體組合。在一些實(shí)施例中，原位實(shí)施(即，在相同的工藝室中，其間沒有產(chǎn)生真空破壞)外延層120和220的形成和回蝕亥IJ。在一些實(shí)施例中，為實(shí)施回蝕刻，關(guān)閉諸如DCS和/或SiH4的含硅氣體的流動(dòng)，從而使得含硅氣體不再進(jìn)入用于實(shí)施回蝕刻的工藝室中。在回蝕刻中可以使用GeH4作為催化劑，從而加速回蝕刻的進(jìn)行。在一些實(shí)施例中，回蝕刻溫度介于約550°C和約750°C之間。相應(yīng)室中的壓力介于約10托和約200托之間。回蝕刻時(shí)間介于約30秒和約300秒之間。HCl和GeH4的流速可以介于約IOsccm和約500sccm之間。而且，HCl的流速和GeH4的流速的比值FRHCVFRGeH4可以介于約1/5和約1/2之間，其中FRHCl和FRGeH4分別是HCl和GeH4的流速。
[0040]在回蝕刻中，區(qū)域100中的回蝕刻速率比區(qū)域200中的回蝕刻速率慢。從而，外延層220的厚度比外延層120的厚度減小得多。因此，在回蝕刻之后，外延層120的厚度T3和外延層220的厚度T4的差值小于厚度Tl和T2之間的差值(圖5)。在一些實(shí)施例中，當(dāng)回蝕刻完成時(shí)，厚度T3基本上等于厚度T4，其差值小于厚度T3和T4的約10%或者小于約5%。在回蝕刻之后，剩余的外延層120和220的頂端120A和220A與襯底4的頂面4A齊平或者低于襯底4的頂面4A。外延層120和220的水平底面120B和220B可以低于襯底4的頂面4A。
[0041]參照圖7，通過外延生長外延層122和222，接著形成外延層124和224。外延層122和222的組成(其中所包含的元素以及元素的百分比)可以不同于外延層120和220的組成。外延層120和122結(jié)合形成MOS器件的源極或者漏極區(qū)(還被稱為源極或者漏極應(yīng)力件)的一部分，MOS器件還包括作為其柵極的一個(gè)柵極堆疊件102。類似地，外延層220和222結(jié)合也形成MOS器件的源極或者漏極區(qū)(還被稱為源極或者漏極應(yīng)力件)的一部分，MOS器件還包括作為其柵極的一個(gè)柵極堆疊件202。在一些實(shí)施例中，外延層122和222是SiGe層，其具有的鍺原子濃度可以高于外延層120和220中的鍺原子濃度。例如，夕卜延層122和222可以具有介于約30%和約60%之間的第二鍺原子濃度。而且，外延層122和222中的P型雜質(zhì)濃度也可以高于外延層120和220中的P型雜質(zhì)濃度。除了可以調(diào)節(jié)含硅氣體和含鍺氣體的比值之外，用于形成外延層122和222的工藝條件可以類似于用于形成外延層120和220的工藝條件。在一些實(shí)施例中，外延層122和222的頂面可以高于襯底4的頂面4A。[0042]在形成外延層122和222之后，通過外延形成外延層124和224。外延層124和224的組成(其中所包含的元素以及元素的百分比)可以不同于外延層122和222的組成。外延層124和224可以是基本上純的硅層，其中不包含鍺。外延層124和224也可以是SiGe層，其中外延層124和224中的鍺濃度低于外延層122和222中的鍺濃度。在一些實(shí)施例中，外延層124和224中的P型雜質(zhì)(若有的話)濃度低于外延層122和222中的p型雜質(zhì)濃度?？梢栽谙嗤氖抑性粚?shí)施外延層120和220的生長、外延層120和220的回蝕刻以及外延層122、222、124和224的生長，其中無真空破壞。
[0043]然后去除硬掩模108和208，得到的結(jié)構(gòu)在圖8中示出。圖8還示出硅化物區(qū)126和226的形成。可以通過在器件上方(包括外延層124和224和柵電極106和206的暴露表面)沉積諸如鈦、鈷、鎳或鎢等的金屬薄層(未示出)來形成硅化物區(qū)126和226。然后加熱晶圓2,這使得在金屬與娃接觸的地方發(fā)生娃化物反應(yīng)(silicide reaction)。在反應(yīng)之后，在硅和金屬之間形成金屬硅化物層。通過使用腐蝕金屬但不腐蝕硅化物的蝕刻劑來選擇性去除未反應(yīng)的金屬。作為硅化的結(jié)果，根據(jù)一些實(shí)施例，外延層124和224基本上被完全娃化?？蛇x地，外延層124和224的頂部被娃化,而外延層124和224的底部未被娃化。在其他實(shí)施例中，還可以硅化部分的外延層122和222。
[0044]在實(shí)施例中，通過回蝕刻外延層120和220，外延層120和220的厚度是基本上均勻的。實(shí)驗(yàn)表明在沒有實(shí)施回蝕刻的情況下，位于第一樣本晶圓上的外延層120和220的厚度(圖5)分別是133 A和2121通過使用根據(jù)實(shí)施例的回蝕刻,位于第二樣本晶圓(其與第一樣本晶圓基本上相同)上的外延層120和220的厚度分別是151A和160A,兩者更加接近。外延層120和220的厚度均勻性的改善使得器件性能方面的可控性得到改善。例如，由于外延層120和220的厚度更加均勻，更易控制分別通過外延層120和220從外延層122和222擴(kuò)散到相應(yīng)溝道的硼的量，從而改善對短溝道效應(yīng)的控制。
[0045]根據(jù)實(shí)施例，一種方法包括:在半導(dǎo)體襯底上方形成柵極堆疊件，在半導(dǎo)體襯底中且鄰近于柵極堆疊件形成開口，以及實(shí)施第一外延以在開口中生長第一半導(dǎo)體層。實(shí)施回蝕刻以減小第一半導(dǎo)體層的厚度。實(shí)施第二外延以在第一半導(dǎo)體層上方生長第二半導(dǎo)體層。第一半導(dǎo)體層和第二半導(dǎo)體層具有不同的組成。
[0046]根據(jù)其他實(shí)施例，一種方法包括:在半導(dǎo)體襯底上方形成第一柵極堆疊件和第二柵極堆疊件，以及在半導(dǎo)體襯底中且鄰近于第一柵極堆疊件和第二柵極堆疊件分別形成第一開口和第二開口。第一開口的橫向尺寸大于第二開口的橫向尺寸。實(shí)施第一外延以在第一開口和第二開口中分別生長第一半導(dǎo)體層和第二半導(dǎo)體層，其中第二半導(dǎo)體層的厚度大于第一半導(dǎo)體層的第一厚度。同時(shí)在第一半導(dǎo)體層和第二半導(dǎo)體層上實(shí)施回蝕刻。在回蝕刻之后，第一半導(dǎo)體層和第二半導(dǎo)體層的厚度彼此基本上相等。實(shí)施第二外延以在第一半導(dǎo)體層和第二半導(dǎo)體層上方分別生長第三半導(dǎo)體層和第四半導(dǎo)體層。
[0047]根據(jù)又一些實(shí)施例，一種方法包括:在半導(dǎo)體襯底上方形成柵極堆疊件，在半導(dǎo)體襯底中且鄰近于柵極堆疊件形成開口，以及實(shí)施第一外延在開口中生長第一硅鍺層。第一硅鍺層具有第一鍺原子百分比。實(shí)施回蝕刻以減小第一硅鍺層的厚度。在回蝕刻之后，實(shí)施第二外延以在第一硅鍺層上方生長第二硅鍺層。第二硅鍺層具有高于第一鍺原子百分比的第二鍺原子百分比。
[0048]盡管已經(jīng)詳細(xì)地描述了實(shí)施例及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的實(shí)施例的構(gòu)思和范圍的情況下，進(jìn)行各種改變、替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明應(yīng)很容易理解，根據(jù)本發(fā)明可以利用現(xiàn)有的或今后開發(fā)的用于執(zhí)行與本文所述相應(yīng)實(shí)施例基本上相同的功能或者獲得基本上相同的結(jié)果的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。因此，所附權(quán)利要求預(yù)期在其范圍內(nèi)包括這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。此外，每條權(quán)利要求構(gòu)成單獨(dú)的實(shí)施例，并且各種權(quán)利要求和實(shí)施例的組合在本發(fā)明的范圍內(nèi)。
【權(quán)利要求】
1.一種方法，包括: 在半導(dǎo)體襯底上方形成柵極堆疊件； 在所述半導(dǎo)體襯底中且鄰近于所述柵極堆疊件形成開口； 實(shí)施第一外延以在所述開口中生長第一半導(dǎo)體層； 實(shí)施回蝕刻以減小所述第一半導(dǎo)體層的厚度；以及 實(shí)施第二外延以在所述第一半導(dǎo)體層上方生長第二半導(dǎo)體層。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述第一半導(dǎo)體層和所述第二半導(dǎo)體層包含硅鍺，并且其中所述第二半導(dǎo)體層中的鍺百分比大于所述第一半導(dǎo)體層中的鍺百分比。
3.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括:在所述第一外延和所述第二外延期間，將P型雜質(zhì)分別摻雜到所述第一半導(dǎo)體層和所述第二半導(dǎo)體層中，并且所述第一半導(dǎo)體層中的P型雜質(zhì)百分比低于所述第二半導(dǎo)體層中的P型雜質(zhì)百分比。
4.根據(jù)權(quán)利要求1所述的方法，其中，使用HCl和GeH4作為蝕刻氣體實(shí)施所述回蝕刻。
5.根據(jù)權(quán)利要求1所述的方法，其中，當(dāng)所述回蝕刻完成時(shí)，所述第一半導(dǎo)體層的頂端與所述半導(dǎo)體襯底的頂面齊平或者低于所述半導(dǎo)體襯底的頂面。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述第二半導(dǎo)體層的頂面高于所述半導(dǎo)體襯底的頂面。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述第一外延的步驟伴隨原位實(shí)施所述回蝕刻，并且通過關(guān)閉在所述第一外延中使用的工藝氣體中的含硅氣體來將工藝從所述第一外延過渡到所述回蝕刻。
8.一種方法，包括: 在半導(dǎo)體襯底上方形成第一柵極堆疊件和第二柵極堆疊件； 在所述半導(dǎo)體襯底中且鄰近于所述第一柵極堆疊件和所述第二柵極堆疊件分別形成第一開口和第二開口，其中所述第一開口的橫向尺寸大于所述第二開口的橫向尺寸； 實(shí)施第一外延以在所述第一開口和所述第二開口中分別生長第一半導(dǎo)體層和第二半導(dǎo)體層，其中所述第二半導(dǎo)體層的厚度大于所述第一半導(dǎo)體層的第一厚度； 對所述第一半導(dǎo)體層和所述第二半導(dǎo)體層同時(shí)實(shí)施回蝕刻，其中在所述回蝕刻之后，所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的厚度彼此基本上相等；以及 實(shí)施第二外延以在所述第一半導(dǎo)體層和所述第二半導(dǎo)體層上方分別生長第三半導(dǎo)體層和第四半導(dǎo)體層。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述第三半導(dǎo)體層和所述第四半導(dǎo)體層的組成不同于所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的組成。
10.一種方法，包括: 在半導(dǎo)體襯底上方形成柵極堆疊件； 在所述半導(dǎo)體襯底中且鄰近于所述柵極堆疊件形成開口； 實(shí)施第一外延以在所述開口中生長第一硅鍺層，其中所述第一硅鍺層具有第一鍺原子百分比； 實(shí)施回蝕刻以減小所述第一硅鍺層的厚度；以及 在所述回蝕刻之后，實(shí)施第二外延以在所述第一硅鍺層上方生長第二硅鍺層，其中所述第二硅鍺層具有第二鍺原子百分比，所述第二鍺原子百分比高于所述第一鍺原子百分比。
【文檔編號】H01L21/336GK103811313SQ201310158941
【公開日】2014年5月21日 申請日期:2013年5月2日 優(yōu)先權(quán)日:2012年11月7日
【發(fā)明者】宋學(xué)昌, 郭紫微, 陳冠宇, 李昆穆 申請人:臺灣積體電路制造股份有限公司