專利名稱：形成半導(dǎo)體結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，特別是涉及一種利用空置圖案(dummypatterns)以達到閘極關(guān)鍵尺寸的控制與末端覆蓋結(jié)構(gòu)(endcap)的改善的一種形成半導(dǎo)體結(jié)構(gòu)的方法。
背景技術(shù)：
薄膜中圖案效應(yīng)(pattern effect)的存在是眾所周知的。在不同的圖案密度下微負載效應(yīng)(micro-loading-effect)將會發(fā)生且使圖案尺寸的均勻性降級。當(dāng)高密度的圖案與低密度的圖案同時進行蝕刻或研磨時，則微負載效應(yīng)的現(xiàn)象將會產(chǎn)生。此肇因在薄膜不同部位的蝕刻/研磨率的差異，使蝕刻/研磨過程產(chǎn)生的反應(yīng)量區(qū)域性的增加或減少，且蝕刻過程中大量低揮發(fā)性反應(yīng)產(chǎn)物的對流造成了蝕刻率的不均勻。有效圖案密度的巨大變異已被發(fā)現(xiàn)將導(dǎo)致嚴(yán)重的且不必要的效應(yīng)產(chǎn)生，如圖案尺寸的誤差與厚度的變異。
為了抵銷此種效應(yīng)，在電路布局完畢并將空置圖案置入低圖案密度區(qū)域的一種名為虛填充(dummy fill)的布局設(shè)計手法已被發(fā)展。空置圖案的置入有助于在晶圓上達成有效圖案密度的均勻性，從而避免問題的發(fā)生。
傳統(tǒng)上，此空置圖案被放在適當(dāng)?shù)牡胤?。若是空置圖案具傳導(dǎo)性，則會與內(nèi)層金屬線路形成寄生電容。寄生電容因充電與放電時間的關(guān)系，將會導(dǎo)致電阻電容時間延遲(RC time delay)。而因為不必要的寄生電容，在先進制程下的內(nèi)層介電層(ILD)微縮結(jié)構(gòu)與高運作頻率將產(chǎn)生嚴(yán)重的效能降級。在集成電路工藝目前的發(fā)展階段，在數(shù)字集成電路領(lǐng)域中對更高速切換電路的需求與日俱增。當(dāng)集成電路的切換速度需求踏入更高的頻率時，寄生電容的遲滯效應(yīng)成為日漸嚴(yán)重的問題。
既然空置圖案不被移除，則不能在主動區(qū)或是氧化定義(oxidedefined；OD)區(qū)形成。剩余的空置圖案不僅增加寄生電容，使元件效能降級，更影響了后續(xù)的制程。一種傳統(tǒng)方法是將空置圖案置放在主動區(qū)周圍而非主動區(qū)上。但因為不能將空置圖案置放在有需要的區(qū)域，空置圖案只能發(fā)揮有限的效果。如此的配置亦增加調(diào)整空置圖案的困難度。另一種將空置圖案置于偽主動區(qū)(dummy active regions)，或不具氧化元件與主動元件的區(qū)域的方式也被致力研究過。然而，結(jié)果一般來說不能被證明滿足所需。
而另一種效應(yīng)亦影響半導(dǎo)體制程。當(dāng)兩元件彼此過于接近時，將產(chǎn)生光學(xué)近接效應(yīng)(optical proximity effects)。由于極相近的標(biāo)線特征其間光線衍射(diffraction)與干涉(interference)之故，導(dǎo)致微影制程中影像的線寬被鄰近的特征影響，因此產(chǎn)生光學(xué)近接效應(yīng)。
微負載效應(yīng)與近接效應(yīng)影響了金屬氧化物半導(dǎo)體(MOS)元件的閘極結(jié)構(gòu)。關(guān)鍵尺寸或是MOS元件的閘極長度，將嚴(yán)重的偏離原先的設(shè)計。例如，當(dāng)在元件密度高的區(qū)域中一元件的關(guān)鍵尺寸的目標(biāo)尺寸為80nm時，則在一獨立區(qū)內(nèi)的MOS元件其關(guān)鍵尺寸可以達到110nm，或在某些情況下超過目標(biāo)尺寸30nm。n型金屬氧化物半導(dǎo)體(nMOS)與p型金屬氧化物半導(dǎo)體(pMOS)閘極的誤差亦會不同，而造成nMOS的驅(qū)動電流與pMOS的驅(qū)動電流的N/P比值(N/P ratio)不協(xié)調(diào)，并使電路設(shè)計復(fù)雜化。
在閘極形成過程中缺乏制程控制亦會導(dǎo)致末端覆蓋結(jié)構(gòu)(endcap)出現(xiàn)問題。圖1繪示包括二個MOS元件的傳統(tǒng)布局。閘極2與主動區(qū)6形成第一元件8。閘極4與主動區(qū)7形成第二元件5。閘極2與閘極4分別具有延伸出主動區(qū)6與7的末端覆蓋結(jié)構(gòu)9與末端覆蓋結(jié)構(gòu)11。因微負載效應(yīng)或近接效應(yīng)之故，末端覆蓋結(jié)構(gòu)9與11的長度可能比設(shè)計值長或短。當(dāng)末端覆蓋結(jié)構(gòu)9與11比設(shè)計值長時，多晶硅閘極2與4可能因縮短而導(dǎo)致元件失效。而相反地，如圖2所繪示末端覆蓋結(jié)構(gòu)9與11比設(shè)計值短時，若末端覆蓋結(jié)構(gòu)9與11的長度縮入主動區(qū)6與7時，則不能有效的控制元件的通道并關(guān)掉元件。如此，在元件8與5的源極與汲極間將存在重大的遺漏電流。
由此可見，上述現(xiàn)有的半導(dǎo)體結(jié)構(gòu)在制造方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決半導(dǎo)體結(jié)構(gòu)存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般制造方法又沒有適切的制造方法能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的半導(dǎo)體結(jié)構(gòu)的方法，便成了當(dāng)前業(yè)界極需改進的目標(biāo)。
有鑒于上述現(xiàn)有的半導(dǎo)體結(jié)構(gòu)存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學(xué)理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的形成半導(dǎo)體結(jié)構(gòu)的方法，能夠改進一般現(xiàn)有的半導(dǎo)體結(jié)構(gòu)，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作及改進后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的半導(dǎo)體結(jié)構(gòu)存在的缺陷，而提供一種新的形成半導(dǎo)體結(jié)構(gòu)的方法，所要解決的技術(shù)問題是使其提供一種利用空置圖案，以控制閘極的關(guān)鍵尺寸與改善末端覆蓋結(jié)構(gòu)的方法。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種形成半導(dǎo)體結(jié)構(gòu)的方法，該方法至少包括形成一閘極介電層在具有一主動區(qū)的基材上；以及形成一閘電極層在該閘極介電層上；以及蝕刻該閘電極層與該閘極介電層以形成一閘極結(jié)構(gòu)與一空置圖案，其中該空置圖案的至少一部份位于該主動區(qū)；以及形成一光阻，覆蓋于該閘極結(jié)構(gòu)；以及蝕刻該空置圖案；以及移除該光阻。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進一步實現(xiàn)。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其中復(fù)數(shù)個空置圖案以具有不均勻間隔的方式形成。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其更包括在該閘極結(jié)構(gòu)形成前，形成一抗反射層(anti-reflective coating；ARC)在閘電極層上；以及在該光阻移除后移除該抗反射層。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其中所述的光阻自該閘極結(jié)構(gòu)的邊上延伸出約10nm到150nm的長度。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種形成半導(dǎo)體結(jié)構(gòu)的方法，該方法至少包括形成一閘極介電層在一基材上；以及形成一閘電極層在該閘極介電層上；以及蝕刻該閘電極層與該閘極介電層以形成一第一閘極結(jié)構(gòu)、一第二閘極結(jié)構(gòu)與空置圖案，其中至少一個該些空置圖案的至少一部份位于主動區(qū)上，且該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)藉一連結(jié)部分相連接；以及形成一光阻覆蓋于該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)，該光阻具有一間隙使該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)間的該連結(jié)部分外露；以及蝕刻該些空置圖案與該連結(jié)部分；以及移除該光阻。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進一步實現(xiàn)。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其中所述的些空置圖案具有非均勻的間隔。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其更包括在該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)形成前，先形成一抗反射層在該閘電極層上；以及在該光阻移除后移除該抗反射層。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其中所述的抗反射層是選自于有機材料與無機材料所構(gòu)成的群組。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其中所述的該些空置圖案包括與該閘極結(jié)構(gòu)相同的材料。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其中所述的光阻自該第一閘極結(jié)構(gòu)延伸出約10nm到約150nm的長度。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其中所述的光阻自該第二閘極結(jié)構(gòu)延伸出約10nm到約150nm的長度。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其中所述的光阻的該間隙的寬度大于約50nm。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種形成半導(dǎo)體結(jié)構(gòu)的方法，該方法至少包括提供具有一第一主動區(qū)的一基材；以及在該第一主動區(qū)上形成一第一閘極結(jié)構(gòu)，同時形成至少一部份位于第一主動區(qū)上的一第一空置圖案；以及其中該第一閘極結(jié)構(gòu)包括與該些空置圖案相同的材料；以及形成一光阻覆蓋于該第一閘極結(jié)構(gòu)；以及蝕刻未受光阻保護的該些空置圖案；以及移除該光阻。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進一步實現(xiàn)。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其更包括形成一第二閘極結(jié)構(gòu)在該基材的一第二主動區(qū)上，同時形成至少一部份位于該第二主動區(qū)上的一第二空置圖案；以及其中該第二閘極結(jié)構(gòu)與該些第二空置圖案是和該第一閘極結(jié)構(gòu)與該些第一空置圖案一起形成的；以及其中該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)以一連結(jié)部分相連接；以及其中該光阻同時覆蓋于第二閘極結(jié)構(gòu)，并且在該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)間具有一間隙，使該連結(jié)部分外露。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其中所述的光阻的該間隙其寬度大于約50nm。
前述的形成半導(dǎo)體結(jié)構(gòu)的方法，其中所述的光阻自該第一與第二主動區(qū)延伸出超過約50nm的長度。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，本發(fā)明的主要技術(shù)內(nèi)容如下根據(jù)本發(fā)明的一態(tài)樣，一閘極介電層在具有主動區(qū)的基材上形成，一閘電極層在閘極介電層上形成。第一光阻在閘電極層上形成。隨后第一光阻經(jīng)曝光與顯影。閘電極層與閘極介電層隨后被蝕刻，因此形成閘極結(jié)構(gòu)與空置圖案，其中至少一個空置圖案的至少一部份位于主動區(qū)上。第一光阻隨后移除。之后形成第二光阻用以覆蓋閘極結(jié)構(gòu)，而使空置圖案外露。未受第二光阻保護的空置圖案隨后被移除。
根據(jù)本發(fā)明的另一態(tài)樣，形成位置極相近的二個MOS元件。此二個MOS元件的末端覆蓋結(jié)構(gòu)彼此相鄰。當(dāng)閘極結(jié)構(gòu)與空置圖案形成時，閘極結(jié)構(gòu)是相連接的。在第一閘極結(jié)構(gòu)與第二閘極結(jié)構(gòu)之間具有間隙的第二光阻形成，用以包覆閘極結(jié)構(gòu)。未受第二光阻保護的空置圖案隨后被蝕刻。閘極結(jié)構(gòu)未受保護的部分亦被蝕刻以使閘極結(jié)構(gòu)分離。本實施例因此具有控制良好的末端覆蓋結(jié)構(gòu)。
借由上述技術(shù)方案，本發(fā)明形成半導(dǎo)體結(jié)構(gòu)的方法至少具有下列優(yōu)點本發(fā)明的較佳實施例，MOS元件的關(guān)鍵尺寸得以控制。而橋接與線末縮短效應(yīng)得以免除。由于對元件設(shè)計尺寸的正確掌握，在不需要復(fù)雜調(diào)整技術(shù)如光學(xué)近接校正(OPC)的情況下，N/P ratio得以控制。故整體晶片速度與效能皆改善。
綜上所述，本發(fā)明特殊的形成半導(dǎo)體結(jié)構(gòu)的方法，其具有上述諸多的優(yōu)點及實用價值，并在同類制造方法中未見有類似的設(shè)計公開發(fā)表或使用而確屬創(chuàng)新，其不論在制造方法上或功能上皆有較大的改進，在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的半導(dǎo)體結(jié)構(gòu)具有增進的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1繪示一傳統(tǒng)半導(dǎo)體結(jié)構(gòu)的俯視圖，其MOS元件的末端覆蓋結(jié)構(gòu)彼此相鄰。
圖2繪示一傳統(tǒng)半導(dǎo)體結(jié)構(gòu)的俯視圖，其MOS元件的末端覆蓋結(jié)構(gòu)彼此相鄰，且末端覆蓋結(jié)構(gòu)回縮到主動區(qū)內(nèi)。
圖3到圖9繪示一制造MOS晶體管的實施例，其制程各中間階段的截面圖與俯視圖。
圖10到圖12繪示另一制造MOS晶體管的實施例，其制程各中間階段的俯視圖，其中二個MOS元件末端覆蓋結(jié)構(gòu)彼此相鄰。
2、4閘極 6、7、20主動區(qū)9、11、54、56末端覆蓋結(jié)構(gòu)13ARC15開口18、 40空置圖案23間隙壁 26金屬硅化物41、51MOS元件46第一主動區(qū)48第二主動區(qū) WE長度5第一元件8第二元件10基材 12閘極介電層14閘電極層 16、42、43閘極結(jié)構(gòu)19、22、50光阻 24源/汲極區(qū)28蝕刻停止層 44點47間隙 D寬度
具體實施例方式
為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的形成半導(dǎo)體結(jié)構(gòu)的方法其具體實施方式
、制造方法、步驟、特征及其功效，詳細說明如后。
本較佳實施例的制造與使用將在以下的敘述被詳細討論。然而，本發(fā)明提供許多可具體實施的發(fā)明觀念。在此討論的特定實施例僅僅用以作為本發(fā)明的說明，而非用以限定本發(fā)明。
本發(fā)明的較佳實施例以圖3至圖12來說明，圖中相同的元件符號用以標(biāo)示本發(fā)明不同視圖中相同的元件，并據(jù)以說明本發(fā)明的實施例。每一說明圖的編碼可用A或B字母附加其后，其中A字母表示此圖為一截面圖，而B字母則表示其相對應(yīng)的俯視圖。
請參閱圖3至圖9所示，為MOS晶體管的實施例，其制造閘極結(jié)構(gòu)制程中間各階段的截面圖與俯視圖。圖3繪示在一基材10上形成的層疊結(jié)構(gòu)?；?0包括可以形成MOS元件的主動區(qū)。主動區(qū)的邊界典型上以氧化層，例如淺溝槽隔離(shallow trench isolations)來定義。依照主動區(qū)所座落的位置，非氧化區(qū)(non-oxide region)可被歸為能形成主動元件的主動區(qū)，或是沒有主動元件在其上形成的偽主動區(qū)(dummy active region)。一閘極介電層12在基材10上形成。閘極介電層12熱氧化或其他方式形成。閘極介電層12可以包括二氧化硅(SiO2)、氮氧化物(oxynitride)、氮化物(nitride)及高k值(high-k)材料。一閘電極層(gate electrode layer)14在閘極介電層12上形成，閘電極層14的材料多為多晶硅，盡管仍可以是包括鈦、鎢、鈷、鎳或其結(jié)合的金屬或合金材料。
如圖3所示，亦繪示在閘電極層14上形成的光阻19。因為閘極尺寸為一關(guān)鍵尺寸，故形成一抗反射層(anti-reflective coating；ARC)13為佳。圖4則繪示在光阻19下所形成的一底部抗反射層(bottom anti-reflectivecoating；BARC)13。在其他實施例中，一頂部抗反射層(Top anti-reflectivecoating；TARC)亦可在光阻19之上形成。ARC 13可以吸收光并提供關(guān)鍵尺寸的控制。BARC13的材料選用端視光阻19的材料，并可以是有機材料或非有機材料，諸如以低壓化學(xué)氣相沉積法(LPCVD)或等離子體化學(xué)氣相沉積法(PECVD)形成的氮氧化硅(SiOxNy)或氮化硅(SiN)，與氧化物。
如圖4所示，繪示閘極結(jié)構(gòu)16與空置圖案18的形體。開口(opening)15在光阻19與BARC13中形成。而形成此開口的合適制程端視光阻19與BARC13的材料選擇而定。在此較佳實施例中，BARC13是有機材料且可溶于顯影劑，因此光阻19與BARC13可在一次制程里完成曝光與顯影步驟。在其他實施例中，BARC13是非有機或不可溶于顯影劑的材料，因此需要包括二步驟的制程。光阻19先曝光與顯影，隨后BARC13從光阻19中的開口移除，如使形成開口15。外露的閘電極層14與閘極介電層12隨后自開口15處開始蝕刻，形成閘極層疊結(jié)構(gòu)16與空置圖案18。閘極層疊結(jié)構(gòu)16與空置圖案18皆包括一閘極氧化層12、一閘電極層14、與一BARC13。蝕刻閘電極層14與閘極介電層12的方法是一廣為人知的技藝。
如圖5A所示，繪示剝除或蝕刻光阻19留下的結(jié)構(gòu)。如圖5B則繪示圖5A的俯視圖。而至少一個空置圖案18其圖案的一部份會形成在主動區(qū)20之上。既然空置圖案18可以在主動區(qū)形成，則配置空置圖案以使有效元件密度在晶片中實質(zhì)上能夠均勻的目的，將變的容易達成。而結(jié)果顯示此較佳實施例能有效減少微負載效應(yīng)的產(chǎn)生。典型上，在顯影后檢視發(fā)現(xiàn)關(guān)鍵尺寸的誤差不超過約2nm，也就是說當(dāng)關(guān)鍵尺寸的目標(biāo)值是80nm時，實際完成后的關(guān)鍵尺寸將介于約78nm到約82nm。
為了標(biāo)示上的清晰，圖5B中只繪示了二個空置圖案。在實際設(shè)計上，空置圖案的數(shù)量與其間的間隙是會變動的，且可以由空置圖案通用系統(tǒng)(dummy pattern utility system)加以產(chǎn)生與調(diào)整。因nMOS與pMOS元件對微負載效應(yīng)的反應(yīng)不同，在nMOS中與在pMOS中的空置圖案間隙也隨之不同。而不均勻的間隙更能增加關(guān)鍵尺寸的正確性并且降低誤差。
以上所討論的較佳實施例揭示了形成閘極結(jié)構(gòu)的一種方法。其他方法亦可以應(yīng)用在另一較佳實施例中。若微影、蝕刻、或化學(xué)機械研磨(CMP)制程被包括進來，則會產(chǎn)生微負載效應(yīng)，因此最好形成空置圖案。空置圖案材料的選擇則是與閘電極材料相同為佳。
空置圖案18隨后被移除，因會影響后續(xù)的制程且可能造成元件效能的下降。如圖6A所示，繪示一覆蓋閘極結(jié)構(gòu)16的光阻22。光阻22以自閘極結(jié)構(gòu)16延伸出約10nm到約150nm為佳，以確保閘極結(jié)構(gòu)16被完整包覆。光阻22的目的在于移除空置圖案18時，對閘極結(jié)構(gòu)提供保護。故光阻22的尺寸與位置精度并不是如此重要，只要能在不覆蓋到空置圖案18的狀況下保護閘極結(jié)構(gòu)16即可。如圖6B所示，繪示圖6A中結(jié)構(gòu)的俯視圖。其中閘極結(jié)構(gòu)16已完整的被包覆，而空置圖案18則未受包覆。
空置圖案18隨后被蝕刻。因閘極結(jié)構(gòu)16已被光阻22完整包覆，故未被蝕刻而得以保留先前制程所形成的尺寸大小。
如圖7A所示，繪示光阻22被移除后的閘極結(jié)構(gòu)。如圖7B所示，繪示圖7A的俯視圖。BARC 13在元件閘極圖案形成后被剝除。如圖8繪示的留下來的元件諸如閘極間隙壁(gate spacer)、源極和汲極等，用已知方法形成。一對間隙壁23沿著閘電極層14的邊墻形成，間隙壁23用以作為如后所述的源/汲極形成步驟的自行對準(zhǔn)罩幕(self-aligning mask)。間隙壁23可用廣為人知的方法，諸如毯覆式沉積或選擇性沉積，以沉積一層介電層在基材10與閘極結(jié)構(gòu)16之上的區(qū)域，隨后以非等向性蝕刻自水平表面移除介電層并留下間隙壁23。在此較佳實施例中，可對間隙壁23旁的基材10上的區(qū)域進行摻雜，以形成部份或全部的晶體管源極與汲極區(qū)24。在其他的實施例中，形成源極與汲極區(qū)24的其他方法可以被使用。
如圖9所示，繪示一金屬硅化物26與蝕刻停止層(etch stop layer)28的形體。金屬硅化物26形成在源極與汲極區(qū)24之上，且以高于閘電極層14為佳。在一較佳實施例中，金屬硅化物26是一硅化金屬，通過使用諸如鈦、鈷、鎳、鎢或其他類似材質(zhì)，先沉積一薄金屬層在包括源極和汲極區(qū)24與閘電極層14之上。此元件隨后被加熱，使得硅化反應(yīng)在金屬與硅的接觸地帶發(fā)生。在反應(yīng)之后，一層氮化金屬在硅化物與金屬中間形成。未反應(yīng)的金屬則通過不對金屬硅化物，二氧化硅，與硅基材起作用的蝕刻劑選擇性的移除。
蝕刻停止層28隨后以毯覆式沉積法沉積在元件之上。蝕刻停止層28可以低壓化學(xué)氣相沉積法(LPCVD)法形成，但其他的化學(xué)氣相沉積法諸如電將化學(xué)氣相沉積法(PECVD)及熱化學(xué)氣相沉積法(thermal CVD)亦可被應(yīng)用。
請參閱圖10到圖12所示，繪示本發(fā)明的另一較佳實施例。如圖1所繪示，在兩元件的末端覆蓋結(jié)構(gòu)的位置太過接近的情況中，諸如橋接效應(yīng)(bridging)與多重線末縮短效應(yīng)(poly line end shortening)會發(fā)生，而造成元件失效或效能降級。故閘極末端覆蓋結(jié)構(gòu)的尺寸須小心控制。
如圖10所示，繪示在閘極結(jié)構(gòu)42與43及空置圖案40形成以后，此較佳實施例的俯視圖。形成閘極結(jié)構(gòu)42與43以及空置圖案40的方法，已在圖3到圖5的敘述中描述過，因此不在本實施例中重復(fù)。MOS元件41的閘極結(jié)構(gòu)42以至少一部份位于第一主動區(qū)46之上的形式形成。MOS元件51的閘極結(jié)構(gòu)43以至少一部份位于第二主動區(qū)48之上的形式形成。第一主動區(qū)與第二主動區(qū)實際上可以是同一主動區(qū)或兩分離的主動區(qū)。閘極結(jié)構(gòu)42與43相連接于點44。如同前述，將空置圖案引入主動區(qū)有助于使閘極42與43的關(guān)鍵尺寸，更趨近于目標(biāo)尺寸。MOS元件41與51可以是nMOS-pMOS型態(tài)，二個nMOS型態(tài)，或二個pMOS型態(tài)，或是其他組合。既然空置圖案40可在主動區(qū)46與48上形成，元件密度便更加的均勻，而閘極結(jié)構(gòu)42與43的關(guān)鍵尺寸將獲得較佳的控制。
如圖11所示，繪示形成光阻50以保護閘極結(jié)構(gòu)42與43。而光阻50自閘極結(jié)構(gòu)42與43延伸出約10nm到約150nm的長度為佳，以確保閘極結(jié)構(gòu)42與43被完整包覆，此與先前所討論的實施例相類似。一間隙47在被光阻覆蓋的閘極結(jié)構(gòu)42與43之間形成。在此實施例中，雖然間隙47的寬度D是一設(shè)計考量且可根據(jù)布局圖而改變，但寬度D的尺寸大于約50nm，且以介于約50nm到500nm為佳。為防止在后續(xù)制程中經(jīng)由間隙47產(chǎn)生過度蝕刻，而使閘極末端回縮至主動區(qū)46與48內(nèi)，光阻50自主動區(qū)46與48延伸出一段大于50nm的WE長度為佳，而大于200nm則更佳。
空置圖案40隨后被蝕刻且光阻50被移除。如圖12所示，繪示移除光阻50后的最后結(jié)構(gòu)。閘極結(jié)構(gòu)未受光阻50保護的連接部分亦被蝕刻，使閘極42與43不再連接。藉此實施例，末端覆蓋結(jié)構(gòu)54與56得已被控制，使肇因于微影與蝕刻的橋接與縮短效應(yīng)不發(fā)生。
留下的MOS元件其組成部分諸如間隙壁、源/汲極等隨后形成。此部份制程在前一實施例已加以描述而不在此重復(fù)。
通過應(yīng)用本發(fā)明的實施例，MOS元件的關(guān)鍵尺寸得以控制。典型上，在80nm技術(shù)下，關(guān)鍵尺寸的誤差將小于2nm，橋接與線末縮短的效應(yīng)亦能避免。由于對既定設(shè)計的尺寸的正確控制，使得在不使用復(fù)雜的調(diào)整技術(shù)如光學(xué)近接修正(OPC)與液相磊晶法(LPE)的情況下，N/P ratio將能更完整的被控制。整體晶片的速度與效能亦得以改善。雖然本發(fā)明的實施例僅討論普通MOS元件的制程，但亦有益于其他MOS元件如雙閘極晶體管、側(cè)向擴散MOS等。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種形成半導(dǎo)體結(jié)構(gòu)的方法，其特征在于該方法至少包括形成一閘極介電層在具有一主動區(qū)的基材上；以及形成一閘電極層在該閘極介電層上；以及蝕刻該閘電極層與該閘極介電層以形成一閘極結(jié)構(gòu)與一空置圖案，其中該空置圖案的至少一部份位于該主動區(qū)；以及形成一光阻，覆蓋于該閘極結(jié)構(gòu)；以及蝕刻該空置圖案；以及移除該光阻。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于其中復(fù)數(shù)個空置圖案以具有不均勻間隔的方式形成。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于其更包括在該閘極結(jié)構(gòu)形成前，形成一抗反射層在閘電極層上；以及在該光阻移除后移除該抗反射層。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于其中所述的光阻自該閘極結(jié)構(gòu)的邊上延伸出約10nm到150nm的長度。
5.一種形成半導(dǎo)體結(jié)構(gòu)的方法，其特征在于該方法至少包括形成一閘極介電層在一基材上；以及形成一閘電極層在該閘極介電層上；以及蝕刻該閘電極層與該閘極介電層以形成一第一閘極結(jié)構(gòu)、一第二閘極結(jié)構(gòu)與空置圖案，其中至少一個該些空置圖案的至少一部份位于主動區(qū)上，且該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)藉一連結(jié)部分相連接；以及形成一光阻覆蓋于該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)，該光阻具有一間隙使該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)間的該連結(jié)部分外露；以及蝕刻該些空置圖案與該連結(jié)部分；以及移除該光阻。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于其中所述的些空置圖案具有非均勻的間隔。
7.根據(jù)權(quán)利要求5所述的方法，其特征在于其更包括在該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)形成前，先形成一抗反射層在該閘電極層上；以及在該光阻移除后移除該抗反射層。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于其中所述的抗反射層是選自于有機材料與無機材料所構(gòu)成的群組。
9.根據(jù)權(quán)利要求5所述的方法，其特征在于其中所述的些空置圖案包括與該閘極結(jié)構(gòu)相同的材料。
10.根據(jù)權(quán)利要求5所述的方法，其特征在于其中所述的光阻自該第一閘極結(jié)構(gòu)延伸出約10nm到約150nm的長度。
11.根據(jù)權(quán)利要求5所述的方法，其特征在于其中所述的光阻自該第二閘極結(jié)構(gòu)延伸出約10nm到約150nm的長度。
12.根據(jù)權(quán)利要求5所述的方法，其特征在于其中所述的光阻的該間隙的寬度大于約50nm。
13.一種形成半導(dǎo)體結(jié)構(gòu)的方法，其特征在于該方法至少包括提供具有一第一主動區(qū)的一基材；以及在該第一主動區(qū)上形成一第一閘極結(jié)構(gòu)，同時形成至少一部份位于第一主動區(qū)上的一第一空置圖案；以及其中該第一閘極結(jié)構(gòu)包括與該些空置圖案相同的材料；以及形成一光阻覆蓋于該第一閘極結(jié)構(gòu)；以及蝕刻未受光阻保護的該些空置圖案；以及移除該光阻。
14.根據(jù)權(quán)利要求13所述的方法，其特征在于其更包括形成一第二閘極結(jié)構(gòu)在該基材的一第二主動區(qū)上，同時形成至少一部份位于該第二主動區(qū)上的一第二空置圖案；以及其中該第二閘極結(jié)構(gòu)與該些第二空置圖案是和該第一閘極結(jié)構(gòu)與該些第一空置圖案一起形成的；以及其中該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)以一連結(jié)部分相連接；以及其中該光阻同時覆蓋于第二閘極結(jié)構(gòu)，并且在該第一閘極結(jié)構(gòu)與該第二閘極結(jié)構(gòu)間具有一間隙，使該連結(jié)部分外露。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于其中所述的光阻的該間隙其寬度大于約50nm。
16.根據(jù)權(quán)利要求14所述的方法，其特征在于其中所述的光阻自該第一與第二主動區(qū)延伸出超過約50nm的長度。
全文摘要
本發(fā)明是有關(guān)于一種形成半導(dǎo)體結(jié)構(gòu)的方法，是用來改善閘極控制與末端覆蓋結(jié)構(gòu)，此方法包括以下步驟。一閘極介電層在具有一主動區(qū)的基材上形成。一閘電極層在閘極介電層上形成。一第一光阻在閘電極層上形成。閘電極層與閘極介電層隨后被蝕刻以形成閘極結(jié)構(gòu)與空置圖案。第一光阻隨后被移除。一第二光阻形成用以覆蓋閘極結(jié)構(gòu)。未受第二光阻保護的空置圖案被移除。第二光阻其后亦被移除。通過本發(fā)明MOS元件的關(guān)鍵尺寸得以控制。而橋接與線末縮短效應(yīng)得以免除。由于對元件設(shè)計尺寸的正確掌握，在不需要復(fù)雜調(diào)整技術(shù)如光學(xué)近接校正(OPC)的情況下，N/P ratio得以控制。故整體晶片速度與效能皆改善。
文檔編號H01L21/8232GK1812062SQ20051013180
公開日2006年8月2日 申請日期2005年12月15日 優(yōu)先權(quán)日2004年12月15日
發(fā)明者莊學(xué)理, 鄭光茗 申請人:臺灣積體電路制造股份有限公司