靜電放電防護裝置及其電子裝置制造方法
【專利摘要】本發(fā)明公開了一種靜電放電防護裝置及其電子裝置，其包括基板、P型阱、N型阱與隔離部。P型阱與N型阱形成于基板中且彼此相鄰。沿特定方向，P型阱包括依序設(shè)置于其上的第一N型、第一P型、第二N型、第二P型與第三N型高摻雜區(qū)，且N型阱包括依序設(shè)置于其上的第三P型、第四N型、第四P型、一第五N型與第五P型高摻雜區(qū)。第一N型、第三N型、第一P型與第二P型高摻雜區(qū)耦接于接地端，第三P型、第五P型、第四N型與第五N型高摻雜區(qū)耦接于供電電壓端，第二N型與第四P型高摻雜區(qū)耦接于輸入/輸出端。
【專利說明】靜電放電防護裝置及其電子裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)一種靜電放電(electrostatic discharge, ESD)防護裝置,且特別是有關(guān)于一種具有內(nèi)嵌式(embedded)娃控整流器(silicon controlled rectifier, SCR)的靜電放電防護裝置及其電子裝置。
【背景技術(shù)】
[0002]為了防止電子元件(如集成電路)在制作、生產(chǎn)、使用過程中遭受靜電放電的轟擊而造成電子元件損毀，因此，在電子裝置中連接到接合導(dǎo)線(bonding wire)的路徑上，一般會設(shè)置用于靜電放電的保護電路，以保護電子裝置的內(nèi)部電路。
[0003]請參閱圖1，圖1為具有傳統(tǒng)靜電放電防護裝置的電子裝置的電路圖。如圖1所示，電子裝置具有輸入/輸出端2’、供電電壓端VDD與接地端GND，且包括靜電放電防護裝置與芯片6’，其中靜電放電防護裝置由二極管3’、4’與外掛的箝制電路5’ (例如由多個晶體管與一個電阻所組成)所構(gòu)成。
[0004]二極管3’的陽極與二極管4’的陰極耦接于輸入/輸出端2’，二極管3’的陰極耦接于供電電壓端VDD，而與二極管4’的陽極耦接于接地端GND。箝制電路5’耦接于供電電壓端VDD與接地端GND之間 。芯片6’耦接于供電電壓端VDD、輸入/輸出端2’與接地端GND，且可以等效為多個晶體管的組合，例如其中一個晶體管7’耦接于輸入/輸出端2’與接地端GND。接地端GND耦接于接地電壓，供電電壓端VDD耦接于供應(yīng)電壓，其中供應(yīng)電壓VDD大于接地電壓。
[0005]當輸入/輸出端2’受到靜電放電(正電壓)轟擊時，會有靜電放電導(dǎo)通路徑pathl產(chǎn)生，其說明如下。于靜電放電導(dǎo)通路徑pathl中，靜電放電電流先行走順向的二極管2’至供電電壓端VDD，接著，經(jīng)過被觸發(fā)的箝制電路5’，而通往接地端GND。此時，輸入/輸出端2’的電壓為Vth+Ipathl

(Rvdd+Rclamp)，

其中Vth為二極管3’的順向?qū)妷?，Ipathl為靜電放電導(dǎo)通路徑pathl的靜電放電電流，Rvdd與RaAMP則分別為連接供電電壓端VDD的導(dǎo)線的電阻與箝制電路5’導(dǎo)通時的電阻。因此，若連接供電電壓端VDD的導(dǎo)線的長度過長(亦即Rvdd過大)，或者靜電放電電流Ipathl過大，則輸入/輸出端2’上的電壓可能會過大，而直接毀損芯片6’，例如導(dǎo)致晶體管V崩潰而毀損。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種靜電放電防護裝置。
[0007]所述靜電放電防護裝置包括基板、P型阱(P_well)、N型阱(N_well)與隔離部。P型阱(P-well)形成于基板中，且包括沿特定方向依序設(shè)置于其上的第一 N型高摻雜區(qū)、第一 P型高摻雜區(qū)、第二 N型高摻雜區(qū)、第二 P型高摻雜區(qū)與第三N型高摻雜區(qū)，其中第一、第三N型高摻雜區(qū)與第一、第二 P型高摻雜區(qū)耦接于接地端。N型阱形成于基板，相鄰于P型阱，且包括沿特定方向依序設(shè)置于其上的第三P型高摻雜區(qū)、第四N型高摻雜區(qū)、第四P型高摻雜區(qū)、第五N型高摻雜區(qū)與第五P型高摻雜區(qū)，其中第三、第五P型高摻雜區(qū)與第四、第五N型高摻雜區(qū)耦接于供電電壓端，且第二 N型高摻雜區(qū)與第四P型高摻雜區(qū)耦接于輸入/輸出端。隔離部位于第三N型高摻雜區(qū)與第三P型高摻雜區(qū)之間。
[0008]本發(fā)明另一目的在于提供一種電子裝置。
[0009]所述電子裝置包括芯片與上述的靜電放電防護裝置，其中靜電放電防護裝置耦接于芯片。
[0010]本發(fā)明實施例的靜電放電防護裝置利用特殊的布局(layout)結(jié)構(gòu)，使得靜電放電防護裝置具有內(nèi)嵌式箝制電路，而形成硅控整流器通道。所述內(nèi)嵌式箝制電路能有效地控制靜電放電防護裝置所耦接的輸入/輸出端的電壓，而避免因為輸入/輸出端的電壓過高而導(dǎo)致內(nèi)部芯片損毀的問題。總而言之，本發(fā)明實施例的靜電放電防護裝置不似傳統(tǒng)靜電放電防護裝置需要額外外掛的箝制電路，便能夠達到靜電放電防護的效果，且還能降低輸入/輸出端于靜電放電時的電壓，以保護電子裝置的芯片不會因為輸入/輸出端的電壓過高而毀損。
【專利附圖】

【附圖說明】
[0011]圖1為具有傳統(tǒng)靜電放電防護裝置的電子裝置的電路圖。
[0012]圖2為本發(fā)明實施例的靜電放電防護裝置的布局圖。
[0013]圖3為本發(fā)明實施例的靜電放電防護裝置沿剖線AA的剖面圖。
[0014]圖4為本發(fā)明實施例的靜電放電防護裝置的電路圖。
[0015]圖5為本發(fā)明實施例的靜電放電防護裝置的布局圖。
[0016]圖6為本發(fā)明實施例的靜電放電防護裝置沿剖線BB的剖面圖。
[0017]圖7為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。
[0018]圖8為本發(fā)明另一實施例的靜電放電防護裝置沿剖線CC的剖面圖。
[0019]圖9為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。
[0020]圖10為本發(fā)明另一實施例的靜電放電防護裝置沿剖線DD的剖面圖。
[0021]圖11為本發(fā)明另一實施例的靜電放電防護裝置的電路圖。
[0022]圖12為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。
[0023]圖13為本發(fā)明另一實施例的靜電放電防護裝置沿剖線EE的剖面圖。
[0024]圖14為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。
[0025]圖15為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。
[0026]圖16為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。
[0027]圖17為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。
[0028]圖18為本發(fā)明實施例的電子裝置的電路圖。
[0029]其中，附圖標記說明如下:
[0030]1:硅控整流器
[0031]2、2’:輸入/輸出端
[0032]3、3，、3，，、4、4，、4，，:二極管
[0033]5、5’:箝制電路
[0034]6、6’:芯片
[0035]7、7’:晶體管[0036]11、21:P 型阱
[0037]12、22:N 型阱
[0038]101 ?106:隔離部
[0039]111?113:硅控整流器通道
[0040]1101、1103、1105、1121、1207、1209、1222、2111、2113、2115、2217、2219、2121:N 型
高摻雜區(qū)
[0041]1102、1104、1206、1208、1210、2112、2114、2216、2218、2220:P 型高摻雜區(qū)
[0042]GNDl、GND2:接地端
[0043]VDDl、VDD2:供電電壓端
【具體實施方式】
[0044]在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發(fā)明概念可能以許多不同形式來體現(xiàn)，且不應(yīng)解釋為限于本文中所闡述的例示性實施例。確切而言，提供此等例示性實施例使得本發(fā)明將為詳盡且完整，且將向本領(lǐng)域技術(shù)人員充分傳達本發(fā)明概念的范疇。在諸圖式中，可為了清楚而夸示層及區(qū)的大小及相對大小。類似數(shù)字始終指示類似元件。
[0045]應(yīng)理解，雖然本文中可能使用術(shù)語第一、第二、第三等來描述各種元件，但此等元件不應(yīng)受此等術(shù)語限制。此等術(shù)語乃用以區(qū)分一元件與另一元件。因此，下文論述的第一元件可稱為第二元件而不偏離本新型概念的教示。如本文中所使用，術(shù)語“及/或”包括相關(guān)聯(lián)的列出項目中的任一者及一或多者的所有組合。
[0046]〔靜電放電防護裝置的實施例〕
[0047]本發(fā)明實施例的靜電放電防護裝置利用特殊的布局結(jié)構(gòu)使其耦接的每一個輸入/輸出端附近產(chǎn)生一個內(nèi)嵌式箝制電路(或稱寄生的箝制電路)。此內(nèi)嵌式箝制電路為硅控整流器通道，故能有效地控制輸入/輸出端的電壓，而避免因為輸入/輸出端的電壓過高而導(dǎo)致內(nèi)部芯片損毀的問題。
[0048]為了更加了解本發(fā)明實施例的靜電放電防護裝置，請同時參閱圖2、圖3及圖4，圖2為本發(fā)明實施例的靜電放電防護裝置的布局圖，圖3為本發(fā)明實施例的靜電放電防護裝置沿剖線AA的剖面圖，而圖4為本發(fā)明實施例的靜電放電防護裝置的電路圖。
[0049]如圖2和圖3所示，本實施例的靜電放電防護裝置包括了基板(圖未示)、P型阱
11、N型阱12與隔離部101。P型阱11與N型阱12形成于所述基板，且彼此相鄰。P型阱11包括沿垂直方向(如同沿著剖線AA由上而下的方向)依序設(shè)置于其上的N型高摻雜區(qū)1101、P型高摻雜區(qū)1102、N型高摻雜區(qū)1103、P型高摻雜區(qū)1104及N型高摻雜區(qū)1105。N型阱12包括沿垂直方向依序設(shè)置于其上的P型高摻雜區(qū)1206、N型高摻雜區(qū)1207、P型高摻雜區(qū)1208、N型高摻雜區(qū)1209與P型高摻雜區(qū)1210。
[0050]請繼續(xù)參閱圖2及圖3，N型高摻雜區(qū)1101、P型高摻雜區(qū)1102、P型高摻雜區(qū)1104及N型高摻雜區(qū)1105耦接于接地端GNDl，且接地端GNDl耦接于第一參考低電壓(例如，第一接地電壓)。P型高摻雜區(qū)1206、N型高摻雜區(qū)1207、N型高摻雜區(qū)1209與P型高摻雜區(qū)1210稱接于供電電壓端VDD1,且供電電壓端VDDl稱接于第一參考高電壓(例如，第一供電電壓)。N型高摻雜區(qū)1103與P型高摻雜區(qū)1208耦接于輸入/輸出端101，且輸入/輸出端ιο? I禹接于第一輸入/輸出電壓。
[0051]硅控整流器通道111形成于P型高摻雜區(qū)1104及N型高摻雜區(qū)1207之間。硅控整流器通道111為靜電放電防護裝置的內(nèi)嵌式箝制電路，當輸入/輸出端101受到靜電放電(正電壓)轟擊時，硅控整流器通道111提供了一個低阻抗的通道，以藉此降低輸入/輸出端101于靜電放電時的電壓，避免電子裝置的內(nèi)部芯片受損。
[0052]另外，需要說明的是，如圖2所示，于本實施例中，P型高摻雜區(qū)1102及1104可以形成環(huán)狀P型高摻雜區(qū)，且此環(huán)狀P型高摻雜區(qū)包圍N型高摻雜區(qū)1103，但本發(fā)明卻不限制于此。另外，N型聞慘雜區(qū)1207及1209亦可以形成環(huán)狀N型聞慘雜區(qū)，且此環(huán)狀N型聞慘雜區(qū)包圍P型高摻雜區(qū)1208，但本發(fā)明卻不限制于此。
[0053]如圖4所示，本實施例的靜電放電防護裝置的結(jié)構(gòu)的電路會具有二極管3、4與硅控整流器通道111，其中二極管3的陽極與二極管4的陰極耦接于輸入/輸出端101，二極管3的陰極與二極管4的陽極分別耦接于供電電壓端VDDl與接地端GNDl，且硅控整流器通道111的兩端分別耦接于供電電壓端VDDl與接地端GND1。由于本實施例的靜電放電防護裝置的硅控整流器通道111為內(nèi)嵌式箝制電路，故相較于傳統(tǒng)靜電防護裝置而言，其不需要額外外掛的箝制電路，故其成本較為低廉。除此之外，本實施例的靜電放電防護裝置除了具有靜電放電防護功能之外，還可以降低輸入/輸出端IOl于靜電放電時的電壓，故能夠防止電子裝置的內(nèi)部芯片受損。
[0054]〔靜電放電防護裝置的實施例〕
[0055]以下為本發(fā)明的另一實施例，請同時參閱圖5和圖6以更加清楚了解本實施例所揭示的內(nèi)容，圖5為本發(fā)明另一實施例的靜電放電防護裝置的布局圖，而圖6為本發(fā)明另一實施例的靜電放電防護 裝置沿剖線BB的剖面圖。本實施例的基本運作原理和上述圖2及圖3實施例類似，故相同的地方在此不多作贅述，接下來僅就本實施例和上述圖2及圖3實施例的差異進行說明。
[0056]相較于圖2與圖3的靜電放電防護裝置，圖5與圖6實施例的靜電放電防護裝置則具有隔離部101位于N型高摻雜區(qū)1105與P型高摻雜區(qū)1206之間，以使硅控整流器通道111形成于P型高摻雜區(qū)1104及N型高摻雜區(qū)1207之間，但本發(fā)明不以此為限。硅控整流器通道111為靜電放電防護裝置的內(nèi)嵌式箝制電路，當輸入/輸出端IOl受到靜電放電(正電壓)轟擊時，硅控整流器通道111提供了一個低阻抗的通道，以藉此降低輸入/輸出端IOl于靜電放電時的電壓，避免電子裝置的內(nèi)部芯片受損。
[0057]更進一步地說，于此實施例中，隔離部101形成于N型阱11及P型阱12，以形成內(nèi)嵌的側(cè)向娃控整流器(Lateral silicon controlled rectifier, LSCR),但本發(fā)明卻不限制于此。除此之外，隔離部101為條狀絕緣部，以完全地隔離N型高摻雜區(qū)1105與P型高摻雜區(qū)1206，但本發(fā)明卻不限制于此。
[0058]亦即，本發(fā)明的靜電放電防護裝置可選擇性地包括隔離部，以下各實施例僅以具有隔離部的靜電放電防護裝置作說明，但本發(fā)明不以此為限。
[0059]〔靜電放電防護裝置的另一實施例〕
[0060]以下為本發(fā)明的另一實施例，請同時參閱圖7和圖8以更加清楚了解本實施例所揭示的內(nèi)容，圖7為本發(fā)明另一實施例的靜電放電防護裝置的布局圖，而圖8為本發(fā)明另一實施例的靜電放電防護裝置沿剖線CC的剖面圖。本實施例的基本運作原理和上述圖5及圖6實施例類似，故相同的地方在此不多作贅述，接下來僅就本實施例和上述圖5及圖6實施例的差異進行說明。
[0061]相較于圖5與圖6的靜電放電防護裝置具有內(nèi)嵌的側(cè)向硅控整流器，圖7與圖8實施例的靜電放電防護裝置則具有內(nèi)嵌的改良式側(cè)向硅控整流器(Modified Lateral SCR,MLSCR)，但本發(fā)明卻不限制于此。因此，圖7與圖8實施例的靜電放電防護裝置還包括隔離部103與N型高摻雜區(qū)1121 (在其他實施例中，亦可以用P型高摻雜區(qū)取代)，其中隔離部103亦形成N型高摻雜區(qū)1105與P型高摻雜區(qū)1206之間。隔離部101與103分別形成于P型阱11與N型阱12。另外，N型高摻雜區(qū)1121形成于P型阱11與N型阱12，且位于隔離部101與103之間。
[0062]附帶一提的是，于此實施例中，隔離部101為條狀絕緣部，以完全地隔離N型高摻雜區(qū)1105與1112。除此之外，隔離部103為條狀絕緣部，以完全地隔離N型高摻雜區(qū)1121與P型高摻雜區(qū)1206。然而，本發(fā)明卻不限制隔離部101與103的結(jié)構(gòu)與形狀。
[0063]總而言之，靜電放電防護裝置的內(nèi)嵌式硅控整流器的類型并非用以限制本發(fā)明。在其他實施例中，靜電放電防護裝置的內(nèi)嵌式硅控整流器亦可以是內(nèi)嵌觸發(fā)式硅控整流器，且對應(yīng)地，在N型高摻雜區(qū)1105與P型高摻雜區(qū)1206之間可能會設(shè)置有其他的隔離部或者高摻雜區(qū)。
[0064]〔靜電放電防護裝置的另一實施例〕
[0065]為了更加了解本發(fā)明其他實施例的靜電放電防護裝置，請同時參閱圖9、圖10及圖11，圖9為本發(fā)明另一實施例的靜電放電防護裝置的布局圖，圖10為本發(fā)明另一實施例的靜電放電防護裝置沿剖線DD的剖面圖，而圖11為本發(fā)明另一實施例的靜電放電防護裝置的電路圖。
[0066]如圖9和圖10所示，本實施例的靜電放電防護的硅控整流器包括基板(圖未示)、P型阱11、21、N型講12,22與隔離部101、102、105。沿垂直方向，P型阱11、N型講12、P型阱21與N型阱22依序形成于基板中，換言之，P型阱11相鄰于N型阱12，N型阱12相鄰于P型阱21，而P型阱21相鄰于N型阱22。此實施例中的N型高摻雜區(qū)1101、1103、1105、1207、1209、P型高摻雜區(qū)1102、1104、1206、1208、1210與隔離部101的設(shè)置方式皆已于圖5與圖6的實施例中說明，故不再贅述。
[0067]請繼續(xù)參閱圖9及圖10，P型阱21包括沿垂直方向(如同沿著剖線CC由上而下的方向)依序設(shè)置于其上的N型高摻雜區(qū)2111、P型高摻雜區(qū)2112、N型高摻雜區(qū)2113、P型高摻雜區(qū)2114及N型高摻雜區(qū)2115。N型阱22包括沿垂直方向依序設(shè)置于其上的P型高摻雜區(qū)2216、N型高摻雜區(qū)2217、P型高摻雜區(qū)2218、N型高摻雜區(qū)2219與P型高摻雜區(qū) 2220。
[0068]請繼續(xù)參閱圖9及圖10，N型高摻雜區(qū)2111、P型高摻雜區(qū)2112、P型高摻雜區(qū)2114及N型高摻雜區(qū)2115耦接于接地端GND2，且接地端GND2耦接于第二參考低電壓(例如，第二接地電壓)。P型高摻雜區(qū)2216、N型高摻雜區(qū)2217、N型高摻雜區(qū)2219與P型高摻雜區(qū)2220耦接于供電電壓端VDD2，且供電電壓端VDDl耦接于第二參考高電壓(例如，第二供電電壓)。N型高摻雜區(qū)2113與P型高摻雜區(qū)2218耦接于輸入/輸出端102，且輸入/輸出端102 I禹接于第二輸入/輸出電壓。
[0069]隔離部102位于N型高摻雜區(qū)2115與P型高摻雜區(qū)2216之間，以使硅控整流器通道112形成于P型高摻雜區(qū)2114及N型高摻雜區(qū)2217之間。硅控整流器通道112為靜電放電防護裝置的另一個內(nèi)嵌式箝制電路，當輸入/輸出端102受到靜電放電(正電壓)轟擊時，硅控整流器通道112提供了一個低阻抗的通道，以藉此降低輸入/輸出端102于靜電放電時的電壓，避免電子裝置的內(nèi)部芯片受損。
[0070]另外，隔離部105位于P型高摻雜區(qū)1210與N型高摻雜區(qū)2111之間，以再使另一個硅控整流器通道113形成于P型高摻雜區(qū)2112及N型高摻雜區(qū)1209之間。簡單地說，本實施例的靜電放電防護裝置由圖5與圖6的兩個靜電放電防護裝置組成，且額外地設(shè)置了一個隔離部105。本領(lǐng)域技術(shù)人員應(yīng)當可以推知，當重復(fù)布局三次圖5及圖6實施例的布局架構(gòu)時，共可提供五條硅控整流器(SCR)通道。值得一提的是，本發(fā)明在此并不限制布局架構(gòu)的重復(fù)次數(shù)，上述圖9及圖10實施例僅為方便閱讀者理解，其并非用以局限本發(fā)明的專利權(quán)利要求范圍。
[0071]另外，需要說明的是，如圖9所示，于本實施例中，P型高摻雜區(qū)2112及2114可以形成環(huán)狀P型高摻雜區(qū)，且此環(huán)狀P型高摻雜區(qū)包圍N型高摻雜區(qū)2113，但本發(fā)明卻不限制于此。另外，N型高摻雜區(qū)2217及2219亦可以形成環(huán)狀N型高摻雜區(qū)，且此環(huán)狀N型高摻雜區(qū)包圍P型高摻雜區(qū)2218，但本發(fā)明卻不限制于此。
[0072]于此實施例中，隔離部102形成于N型阱21及P型阱22，且隔離部105形成于P型阱12與N型阱21之間，以形成另外兩個內(nèi)嵌式側(cè)向硅控整流器，但本發(fā)明卻不限制于此。除此之外，隔離部102與105為條狀絕緣部，以完全地隔離N型高摻雜區(qū)2115與P型高摻雜區(qū)2216，以及完全地隔離P型高摻雜區(qū)1210與N型高摻雜區(qū)2111，但本發(fā)明卻不限制于此。
[0073]如圖11所示，本實施例的靜電放電防護裝置的結(jié)構(gòu)的電路會具有二極管3、3’’、
4、4’’與硅控整流器通道111?113，其中二極管3、4與硅控整流器通道111的耦接方式已于圖4的相關(guān)說明中描述，故不再贅述。二極管3’的陽極與二極管4’的陰極耦接于輸入/輸出端102，二極管3’的陰極與二極管4’的陽極分別耦接于供電電壓端VDD2與接地端GND2，且硅控整流器通道112的兩端分別耦接于供電電壓端VDD2與接地端GND2。另外，硅控整流器通道113的兩端分別耦接于供電電壓端VDDl與接地端GND2。
[0074]由于本實施例的靜電放電防護裝置的硅控整流器通道111、113為內(nèi)嵌式箝制電路，故相較于傳統(tǒng)靜電防護裝置而言，其不需要額外外掛的箝制電路，故其成本較為低廉。除此之外，本實施例的靜電放電防護裝置除了具有靜電放電防護功能之外，還可以降低輸入/輸出端101、102于靜電放電時的電壓，故能夠防止電子裝置的內(nèi)部芯片受損。除此之夕卜，硅控整流器通道112亦為內(nèi)嵌式箝制電路，且可以用來隔離不同的供電電壓。換言之，使用本實施例的靜電放電防護裝置的電子裝置不需要額外的隔離裝置，并可以隔離兩組以上不同的電源。
[0075]〔靜電放電防護裝置的另一實施例〕
[0076]以下為本發(fā)明的另一實施例，請同時參閱圖12和圖13以更加清楚了解本實施例所揭示的內(nèi)容，圖12為本發(fā)明另一實施例的靜電放電防護裝置的布局圖，而圖13為本發(fā)明另一實施例的靜電放電防護裝置沿剖線EE的剖面圖。本實施例的基本運作原理和上述圖9及圖10實施例類似，故相同的地方在此不多作贅述，接下來僅就本實施例和上述圖9及圖10實施例的差異進行說明。[0077]相較于圖9與圖10的靜電放電防護裝置具有內(nèi)嵌的側(cè)向硅控整流器，圖12與圖13實施例的靜電放電防護裝置則具有內(nèi)嵌的改良式側(cè)向硅控整流器，但本發(fā)明卻不限制于此。因此，圖12與圖13實施例的靜電放電防護裝置還包括隔離部103、104、106與N型高摻雜區(qū)1121、1222、2121(在其他實施例中，亦可以用？型高摻雜區(qū)取代)，其中隔離部103形成N型高摻雜區(qū)1105與P型高摻雜區(qū)1206之間，隔離部106形成P型高摻雜區(qū)1210與N型高摻雜區(qū)2111之間，且隔離部104形成N型高摻雜區(qū)2115與P型高摻雜區(qū)2216之間。
[0078]隔離部101與103分別形成于P型阱11與N型阱12，N型高摻雜區(qū)1121形成于P型阱11與N型阱12，且位于隔離部101與103之間。隔離部105與106分別形成于N型阱12與P型阱21，N型高摻雜區(qū)1222形成于N型阱12與P型阱21，且位于隔離部105與106之間。隔離部102與104分別形成于P型阱21與N型阱22，N型高摻雜區(qū)2121形成于P型阱21與N型阱22，且位于隔離部102與104之間。
[0079]附帶一提的是，于此實施例中，隔離部101?106為條狀絕緣部。如此，N型高摻雜區(qū)1105與1112會完全地被隔離，N型高摻雜區(qū)1121與P型高摻雜區(qū)1206會完全地被隔離；P型高摻雜區(qū)1210與N型高摻雜區(qū)1222會完全地被隔離，N型高摻雜區(qū)1222與2111會完全地被隔離；且N型高摻雜區(qū)2115與2121會完全地被隔離，N型高摻雜區(qū)2121與P型高摻雜區(qū)2216會完全地被隔離。然而，本發(fā)明卻不限制隔離部101?106的結(jié)構(gòu)與形狀。
[0080]總而言之，靜電放電防護裝置的內(nèi)嵌式硅控整流器的類型并非用以限制本發(fā)明。在其他實施例中，靜電放電防護裝置的內(nèi)嵌式硅控整流器亦可以是內(nèi)嵌觸發(fā)式硅控整流器，且對應(yīng)地，在N型高摻雜區(qū)1105與P型高摻雜區(qū)1206之間、P型高摻雜區(qū)1210與N型高摻雜區(qū)2111之間以及N型高摻雜區(qū)2115與P型高摻雜區(qū)2216之間可能會設(shè)置有其他的隔離部或者高摻雜區(qū)。
[0081]〔靜電放電防護裝置的另一實施例〕
[0082]請參閱圖14，圖14為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。本實施例的基本運作原理和上述圖5及圖6實施例類似，故相同的地方在此不多作贅述，接下來僅就本實施例和上述圖5及圖6實施例的差異進行說明。
[0083]如圖14所示，于本實施例中，隔離部101還包含多個絕緣部，該等絕緣部形成于N型阱11及P型阱12，且彼此具有一間距，以部分地隔離N型高摻雜區(qū)1105與P型高摻雜區(qū)1206。簡單地說，此實施例所形成的內(nèi)嵌式硅控整流器亦為側(cè)向硅控整流器，其與圖5及圖6實施例的差異僅在于隔離部101的結(jié)構(gòu)不同。
[0084]〔靜電放電防護裝置的另一實施例〕
[0085]請參閱圖15，圖15為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。本實施例的基本運作原理和上述圖7及圖8實施例類似，故相同的地方在此不多作贅述，接下來僅就本實施例和上述圖7及圖8實施例的差異進行說明。
[0086]如圖15所示，于本實施例中，隔離部101包含多個絕緣部，該等絕緣部形成于N型高摻雜區(qū)1105與1121，且彼此具有一間距，以部分地隔離N型高摻雜區(qū)1105與1121。同樣地，隔離部103亦包含多個絕緣部，該等絕緣部形成于N型高摻雜區(qū)1121及P型高摻雜區(qū)1206，且彼此具有一間距，以部分地隔離N型高摻雜區(qū)1121及P型高摻雜區(qū)1206。簡單地說，此實施例所形成的內(nèi)嵌式硅控整流器亦為內(nèi)嵌的改良式側(cè)向硅控整流器，其與圖7及圖8實施例的差異僅在于隔離部101、103的結(jié)構(gòu)不同。[0087]〔靜電放電防護裝置的另一實施例〕
[0088]請參閱圖16，圖16為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。本實施例的基本運作原理和上述圖9及圖10實施例類似，故相同的地方在此不多作贅述，接下來僅就本實施例和上述圖9及圖10實施例的差異進行說明。
[0089]如圖16所示，于本實施例中，隔離部101還包含多個絕緣部，該多個絕緣部形成于N型阱11及P型阱12，且彼此具有一間距，以部分地隔離N型高摻雜區(qū)1105與P型高摻雜區(qū)1206。隔離部105還包含多個絕緣部，該等絕緣部形成于P型阱12及N型阱11，且彼此具有一間距，以部分地隔離P型高摻雜區(qū)1210與N型高摻雜區(qū)2111。隔離部102還包含多個絕緣部，該多個絕緣部形成于N型阱21及P型阱22，且彼此具有一間距，以部分地隔離N型高摻雜區(qū)2115與P型高摻雜區(qū)2216。簡單地說，此實施例所形成的內(nèi)嵌式硅控整流器亦為側(cè)向硅控整流器，其與圖9及圖10實施例的差異僅在于隔離部101、102、105的結(jié)構(gòu)不同。
[0090]〔靜電放電防護裝置的另一實施例〕
[0091]請參閱圖17，圖17為本發(fā)明另一實施例的靜電放電防護裝置的布局圖。本實施例的基本運作原理和上述圖12及圖13實施例類似，故相同的地方在此不多作贅述，接下來僅就本實施例和上述圖12及圖13實施例的差異進行說明。
[0092]如圖17所示，于本實施例中，隔離部101包含多個絕緣部，該等絕緣部形成于N型高摻雜區(qū)1105與1121，且彼此具有一間距，以部分地隔離N型高摻雜區(qū)1105與1121。同樣地，隔離部103亦包含多個絕緣部，該等絕緣部形成于N型高摻雜區(qū)1121及P型高摻雜區(qū)1206，且彼此具有一間距，以部分地隔離N型高摻雜區(qū)1121及P型高摻雜區(qū)1206。
[0093]隔離部105包含多個絕緣部，該等絕緣部形成于P型高摻雜區(qū)1210與N型高摻雜區(qū)1222，且彼此具有一間距，以部分地隔離P型高摻雜區(qū)1210與N型高摻雜區(qū)1222。同樣地，隔離部106亦包含多個絕緣部，該等絕緣部形成于N型高摻雜區(qū)1222及2111，且彼此具有一間距，以部分地隔離N型高摻雜區(qū)1222及2111。
[0094]隔離部102包含多個絕緣部，該等絕緣部形成于N型高摻雜區(qū)2115與2121，且彼此具有一間距，以部分地隔離N型高摻雜區(qū)2115與2121。同樣地，隔離部104亦包含多個絕緣部，該等絕緣部形成于N型高摻雜區(qū)2121及P型高摻雜區(qū)2216，且彼此具有一間距，以部分地隔離N型高摻雜區(qū)2121及P型高摻雜區(qū)2216。簡單地說，此實施例所形成的內(nèi)嵌式硅控整流器亦為內(nèi)嵌的改良式側(cè)向硅控整流器，其與圖12及圖13實施例的差異僅在于隔離部101?106的結(jié)構(gòu)不同。
[0095]〔靜電放電的防護電路的實施例〕
[0096]請參照圖18，圖18為本發(fā)明實施例的電子裝置的電路圖。如圖18所示，電子裝置具有輸入/輸出端2、供電電壓端VDD與接地端GND，且包括靜電放電防護裝置I與芯片6，其中靜電放電防護裝置I例如可以為本發(fā)明實施例的靜電放電防護裝置。
[0097]靜電放電防護裝置包括二極管3、4與內(nèi)嵌的硅控二極管整流器通道111。極體3的陽極與二極管4的陰極耦接于輸入/輸出端101，二極管3的陰極與二極管4的陽極分別耦接于供電電壓端VDDl與接地端GNDl，且硅控整流器通道111的兩端分別耦接于供電電壓端VDDl與接地端GNDl。芯片6耦接于供電電壓端VDD、輸入/輸出端2與接地端GND，且可以等效為多個晶體管的組合，例如其中一個晶體管7耦接于輸入/輸出端2與接地端GND。接地端GND耦接于接地電壓，供電電壓端VDD耦接于供應(yīng)電壓，其中供應(yīng)電壓VDD大于接地電壓。
[0098]除此之外，電子裝置還可以還包括一個外掛的箝制電路5，以藉此更多降低輸入/輸出端2于靜電放電時的電壓，其中箝制電路5耦接于供電電壓端VDD與接地端GND之間。
[0099]〔實施例的可能功效〕
[0100]本發(fā)明實施例的靜電放電防護裝置利用特殊的布局結(jié)構(gòu)，使得靜電放電防護裝置具有內(nèi)嵌式箝制電路，而形成硅控整流器通道。所述內(nèi)嵌式箝制電路能有效地控制靜電放電防護裝置所耦接的輸入/輸出端的電壓，而避免因為輸入/輸出端的電壓過高而導(dǎo)致內(nèi)部芯片損毀的問題。
[0101]除此之外，由于上述特殊的布局結(jié)構(gòu)可以復(fù)制組合，并加以修改，以形成具有多個內(nèi)嵌式硅控整流器通道的靜電防護裝置。總而言之，相較于傳統(tǒng)靜電放電防護裝置，本發(fā)明實施例的靜電防護裝置具有較低成本、較佳的靜電防護效果與較佳的組合彈性。
【權(quán)利要求】
1.一種靜電放電防護裝置，其特征在于，包括: 一基板； 一第一 P型阱，形成于該基板中，該第一 P型阱包括沿一特定方向依序設(shè)置于其上的一第一 N型高摻雜區(qū)、一第一 P型高摻雜區(qū)、一第二 N型高摻雜區(qū)、一第二 P型高摻雜區(qū)與一第三N型高摻雜區(qū)，其中該第一、第三N型高摻雜區(qū)與該第一、第二 P型高摻雜區(qū)耦接于一第一接地端；以及 一第一 N型阱，形成于該基板，相鄰于該第一 P型阱，該第一 N型阱包括沿該特定方向依序設(shè)置于其上的一第三P型高摻雜區(qū)、一第四N型高摻雜區(qū)、一第四P型高摻雜區(qū)、一第五N型高摻雜區(qū)與一第五P型高摻雜區(qū)，其中該第三、第五P型高摻雜區(qū)與該第四、第五N型高摻雜區(qū)耦接于一第一供電電壓端，該第二 N型高摻雜區(qū)與該第四P型高摻雜區(qū)耦接于一第一輸入/輸出端。
2.如權(quán)利要求1所述的靜電放電防護裝置，其特征在于，還包括: 一第二 P型阱，形成于該基板，相鄰于該第一 N型阱，該第二 P型阱包括沿該特定方向依序設(shè)置于其上的一第六N型高摻雜區(qū)、一第六P型高摻雜區(qū)、一第七N型高摻雜區(qū)、一第七P型高摻雜區(qū)與一第八N型高摻雜區(qū)，其中該第六、第八N型高摻雜區(qū)與該第六、第七P型高摻雜區(qū)耦接于一第二接地端；以及 一第二 N型阱，形成于該基板，相鄰于該第二 P型阱，該第二 N型阱包括沿該特定方向依序設(shè)置于其上的一第八P型高摻雜區(qū)、一第九N型高摻雜區(qū)、一第九P型高摻雜區(qū)、一第十N型高摻雜區(qū)與一第十P型高摻雜區(qū)， 其中該第八、第十P型高摻雜區(qū)與該第九、第十N型高摻雜區(qū)耦接于一第二供電電壓端，其中該第五N型高摻雜區(qū)與該第九P型高摻雜區(qū)耦接于一第二輸入/輸出端。
3.如權(quán)利要求1所述的靜電放電防護裝置，其特征在于，一第一矽控整流器通道形成于該第二 P型高摻雜區(qū)及該第四N型高摻雜區(qū)之間。
4.如權(quán)利要求2所述的靜電放電防護裝置，其特征在于，一第一矽控整流器通道形成于該第二 P型高摻雜區(qū)及該第四N型高摻雜區(qū)之間，一第二矽控整流器通道形成于該第五N型高摻雜區(qū)與該第六P型高摻雜區(qū)之間，且一第三矽控整流器形成于該第七P型高摻雜區(qū)與該第九N型高摻雜區(qū)之間。
5.如權(quán)利要求1所述的靜電放電防護裝置，其特征在于，還包括一第一隔離部，位于該第三N型高摻雜區(qū)與該第三P型高摻雜區(qū)之間。
6.如權(quán)利要求2所述的靜電放電防護裝置，其特征在于，還包括: 一第二隔離部，位于該第五N型高摻雜區(qū)與該第六P型高摻雜區(qū)之間；以及 一第三隔離部，位于該第八N型高摻雜區(qū)與該第八P型高摻雜區(qū)之間。
7.如權(quán)利要求5所述的靜電放電防護裝置，其特征在于，該第一隔離部形成于該第一N型阱及該第一 P型阱，且該第一隔離部為一條狀絕緣部，以完全地隔離該第三N型高摻雜區(qū)與該第三P型高摻雜區(qū)。
8.如權(quán)利要求5所述的靜電放電防護裝置，其特征在于，該第一隔離部包含多個絕緣部，該些絕緣部形成于該第一 N型阱及該第一 P型阱，且彼此具有一間距，以部分地隔離該第三N型高摻雜區(qū)與該第三P型高摻雜區(qū)。
9.如權(quán)利要求5所述的靜電放電防護裝置，其特征在于，還包括:一第二隔離部，位于該第三N型高摻雜區(qū)與該第三P型高摻雜區(qū)之間，其中該第一隔離部與該第二隔離部分別形成于該第一 P型阱與該第一 N型阱；以及 一第十一高摻雜區(qū)，形成于該第一 P型阱與該第一 N型阱，且位于該第一隔離部及該第二絕緣部之間。
10.如權(quán)利要求9所述的靜電放電防護裝置，其特征在于，該第一隔離部為一條狀絕緣部，以完全地隔離該第三N型高摻雜區(qū)與該第十一高摻雜區(qū)，且該第二隔離部為一條狀絕緣部，以完全地隔離該第三P型高摻雜區(qū)與該第十一高摻雜區(qū)。
11.如權(quán)利要求9所述的靜電放電防護裝置，其特征在于，該第一隔離部包含多個第一絕緣部，該些第一絕緣部形成于該第三N型高摻雜區(qū)與該第十一高摻雜區(qū)之間，且彼此具有一第一間距，以部分地隔離于該第三N型高摻雜區(qū)與該第十一高摻雜區(qū)；該第二隔離部包含多個第二絕緣部，該多個第二絕緣部形成于該第三P型高摻雜區(qū)與該第十一高摻雜區(qū)之間，且彼此具有一第二間距，以部分地隔離于該第三P型高摻雜區(qū)與該第十一高摻雜區(qū)。
12.如權(quán)利要求1所述的靜電放電防護裝置，其特征在于，該第一P型高摻雜區(qū)與該第二 P型高摻雜區(qū)形成包圍該第二 N型高摻雜區(qū)的一環(huán)狀P型高摻雜區(qū)，且該第四N型高摻雜區(qū)與該第五N型高摻雜區(qū)形成包圍該第四P型高摻雜區(qū)的一環(huán)狀N型高摻雜區(qū)。
13.一種電子裝置，其特征在于，包括: 一芯片；以及 如權(quán)利要求1至12其中之一所述的靜電放電防護裝置，耦接于該芯片。
【文檔編號】H01L27/02GK103985706SQ201310084509
【公開日】2014年8月13日 申請日期:2013年3月15日 優(yōu)先權(quán)日:2013年2月8日
【發(fā)明者】陳哲宏 申請人:創(chuàng)杰科技股份有限公司