半導(dǎo)體器件及其制造方法
【專利摘要】公開了一種半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件包括：半導(dǎo)體襯底；半導(dǎo)體襯底中的背柵隔離結(jié)構(gòu)；以及背柵隔離結(jié)構(gòu)上的相鄰的場(chǎng)效應(yīng)晶體管，其中，所述相鄰的場(chǎng)效應(yīng)晶體管中的每一個(gè)包括位于背柵隔離結(jié)構(gòu)上的夾層結(jié)構(gòu)，該夾層結(jié)構(gòu)包括背柵導(dǎo)體、位于背柵導(dǎo)體兩側(cè)的半導(dǎo)體鰭片、以及將背柵導(dǎo)體與半導(dǎo)體鰭片分別隔開的各自的背柵電介質(zhì)，其中，背柵隔離結(jié)構(gòu)作為所述相鄰的場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體的導(dǎo)電路徑的一部分，并且，在所述相鄰的場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體之間形成PNP結(jié)或NPN結(jié)。該半導(dǎo)體器件由于采用背柵隔離結(jié)構(gòu)，可分別地向場(chǎng)效應(yīng)晶體管的背柵施加不同的電壓，從而相應(yīng)地調(diào)節(jié)各個(gè)場(chǎng)效應(yīng)晶體管的閾值電壓。
【專利說(shuō)明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)，更具體地，涉及包含鰭片(Fin)的半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展，希望在減小半導(dǎo)體器件的尺寸以提高集成度的同時(shí)減小功耗。為了抑制由于尺寸縮小而導(dǎo)致的短溝道效應(yīng)，提出了在SOI晶片或塊狀半導(dǎo)體襯底上形成的FinFET。FinFET包括在半導(dǎo)體材料的鰭片的中間形成的溝道區(qū)，以及在鰭片兩端形成的源/漏區(qū)。柵電極至少在溝道區(qū)的兩個(gè)側(cè)面包圍溝道區(qū)(即雙柵結(jié)構(gòu))，從而在溝道各側(cè)上形成反型層。由于整個(gè)溝道區(qū)都能受到柵極的控制，因此能夠起到抑制短溝道效應(yīng)的作用。為了減小由于漏電導(dǎo)致的功耗，提出了在半導(dǎo)體襯底中形成的UTBB (ultra-thinburied oxide body)型FET。UTBB型FET包括位于半導(dǎo)體襯底中的超薄掩埋氧化物層、位于超薄氧化物埋層上方的前柵和源/漏區(qū)、以及位于超薄掩埋氧化物層下方的背柵。在工作中，通過(guò)向背柵施加偏置電壓，可以在維持速度不變的情形下顯著減小功耗。
[0003]盡管存在著各自的優(yōu)點(diǎn)，但還沒有提出一種將兩種的優(yōu)點(diǎn)結(jié)合在一起的半導(dǎo)體器件，這是因?yàn)樵贔inFET中形成背柵存在著許多困難。在基于塊狀半導(dǎo)體襯底的FinFET中，由于半導(dǎo)體鰭片與半導(dǎo)體襯底的接觸面積很小，所形成的背柵將導(dǎo)致嚴(yán)重的自熱效應(yīng)。在基于SOI晶片的FinFET中，由于SOI晶片的價(jià)格昂貴而導(dǎo)致高成本的問(wèn)題。而且，在SOI晶片形成背柵需要采用精確控制的離子注入，穿過(guò)頂部半導(dǎo)體層在掩埋絕緣層下方形成用于背柵的注入?yún)^(qū)，從而導(dǎo)致工藝上的困難使得成品率低，以及由于對(duì)溝道區(qū)的非有意摻雜而導(dǎo)致器件性能波動(dòng)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種包括背柵隔離結(jié)構(gòu)的半導(dǎo)體器件，以改善閾值電壓的調(diào)節(jié)能力。
[0005]根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體器件，包括:半導(dǎo)體襯底；半導(dǎo)體襯底中的背柵隔離結(jié)構(gòu)；以及背柵隔離結(jié)構(gòu)上的相鄰的場(chǎng)效應(yīng)晶體管，其中，所述相鄰的場(chǎng)效應(yīng)晶體管中的每一個(gè)包括位于背柵隔離結(jié)構(gòu)上的夾層結(jié)構(gòu)，該夾層結(jié)構(gòu)包括背柵導(dǎo)體、位于背柵導(dǎo)體兩側(cè)的半導(dǎo)體鰭片、以及將背柵導(dǎo)體與半導(dǎo)體鰭片分別隔開的各自的背柵電介質(zhì)，其中，背柵隔離結(jié)構(gòu)作為所述相鄰的場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體的導(dǎo)電路徑的一部分，并且，在所述相鄰的場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體之間形成PNP結(jié)或NPN結(jié)。
[0006]根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體器件的方法，包括:在半導(dǎo)體襯底中形成背柵隔離結(jié)構(gòu)，使得半導(dǎo)體襯底位于背柵隔離結(jié)構(gòu)上方的部分形成半導(dǎo)體層；以及
[0007]在背柵隔離結(jié)構(gòu)上形成相鄰的場(chǎng)效應(yīng)晶體管，包括:在半導(dǎo)體層上形成多個(gè)掩模層；在所述多個(gè)掩模層中的最頂部的一個(gè)中形成開口 ；在開口內(nèi)壁形成側(cè)墻形式的另一個(gè)掩模層；采用所述另一個(gè)掩模層作為硬掩模，將開口穿過(guò)所述多個(gè)掩模層和所述半導(dǎo)體層延伸到背柵隔離結(jié)構(gòu)；在開口內(nèi)壁形成背柵電介質(zhì)；在開口中形成背柵導(dǎo)體；在開口中形成包括所述另一個(gè)掩模層的絕緣帽蓋，該絕緣帽蓋覆蓋背柵電介質(zhì)和背柵導(dǎo)體；采用絕緣帽蓋作為硬掩模，將半導(dǎo)體層圖案化為半導(dǎo)體鰭片；其中，背柵導(dǎo)體、位于背柵導(dǎo)體兩側(cè)的由半導(dǎo)體層形成的半導(dǎo)體鰭片、以及將背柵導(dǎo)體與半導(dǎo)體鰭片分別隔開的各自的背柵電介質(zhì)形成夾層結(jié)構(gòu)，其中絕緣帽蓋將背柵導(dǎo)體與前柵導(dǎo)體隔開，其中，背柵隔離結(jié)構(gòu)作為所述相鄰的場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體的導(dǎo)電路徑的一部分，并且，在所述相鄰的場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體之間形成PNP結(jié)或NPN結(jié)。
[0008]本發(fā)明的半導(dǎo)體器件包括與兩個(gè)半導(dǎo)體鰭片的各自一個(gè)側(cè)面相鄰的背柵導(dǎo)體。由于背柵導(dǎo)體未形成在半導(dǎo)體鰭片下方，因此可以根據(jù)需要獨(dú)立地確定該背柵導(dǎo)體與作為導(dǎo)電路徑的一部分的阱區(qū)之間的接觸面積，以避免背柵導(dǎo)體產(chǎn)生的自熱效應(yīng)。并且，由于在形成背柵導(dǎo)體時(shí)不需要執(zhí)行穿過(guò)半導(dǎo)體鰭片的離子注入，因此可以避免對(duì)溝道區(qū)的非有意摻雜而導(dǎo)致器件性能波動(dòng)。
[0009]該半導(dǎo)體器件結(jié)合了 FinFET和UTBB型FET的優(yōu)點(diǎn)，一方面可以利用背柵導(dǎo)體控制或動(dòng)態(tài)調(diào)整半導(dǎo)體器件的閾值電壓，在維持速度不變的情形下顯著減小功耗，另一方面可以利用Fin抑制短溝道效應(yīng)，在縮小半導(dǎo)體器件時(shí)維持半導(dǎo)體器件的性能。因此，該半導(dǎo)體器件可以在減小半導(dǎo)體器件的尺寸以提高集成度的同時(shí)減小功耗。并且，并且該半導(dǎo)體器件的制造方法與現(xiàn)有的半導(dǎo)體工藝兼容，因而制造成本低。相鄰的場(chǎng)效應(yīng)晶體管的背柵之間形成PNP結(jié)或NPN結(jié)，從而使得相鄰場(chǎng)效應(yīng)晶體管的背柵隔開，并且可以相互獨(dú)立地調(diào)節(jié)場(chǎng)效應(yīng)晶體管的閾值電壓。
【專利附圖】

【附圖說(shuō)明】
[0010]通過(guò)以下參照附圖對(duì)本發(fā)明實(shí)施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0011]圖1-13是示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造半導(dǎo)體器件的方法的各個(gè)階段的半導(dǎo)體結(jié)構(gòu)的示意圖。
[0012]圖14-15示出了根據(jù)本發(fā)明的進(jìn)一步優(yōu)選實(shí)施例的制造半導(dǎo)體器件的方法的一部分階段的半導(dǎo)體結(jié)構(gòu)的示意圖。
[0013]圖16-18示出了根據(jù)本發(fā)明的進(jìn)一步優(yōu)選實(shí)施例的制造半導(dǎo)體器件的方法的一部分階段的半導(dǎo)體結(jié)構(gòu)的示意圖。
[0014]圖19示出了根據(jù)本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體器件的分解透視圖。
【具體實(shí)施方式】
[0015]以下將參照附圖更詳細(xì)地描述本發(fā)明。在各個(gè)附圖中，相同的元件采用類似的附圖標(biāo)記來(lái)表示。為了清楚起見，附圖中的各個(gè)部分沒有按比例繪制。
[0016]為了簡(jiǎn)明起見，可以在一幅圖中描述經(jīng)過(guò)數(shù)個(gè)步驟后獲得的半導(dǎo)體結(jié)構(gòu)。
[0017]應(yīng)當(dāng)理解，在描述器件的結(jié)構(gòu)時(shí)，當(dāng)將一層、一個(gè)區(qū)域稱為位于另一層、另一個(gè)區(qū)域“上面”或“上方”時(shí)，可以指直接位于另一層、另一個(gè)區(qū)域上面，或者在其與另一層、另一個(gè)區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個(gè)區(qū)域?qū)⑽挥诹硪粚?、另一個(gè)區(qū)域“下面”或“下方”。[0018]如果為了描述直接位于另一層、另一個(gè)區(qū)域上面的情形，本文將采用“直接在......上面”或“在......上面并與之鄰接”的表述方式。
[0019]在本申請(qǐng)中，術(shù)語(yǔ)“半導(dǎo)體結(jié)構(gòu)”指在制造半導(dǎo)體器件的各個(gè)步驟中形成的整個(gè)半導(dǎo)體結(jié)構(gòu)的統(tǒng)稱，包括已經(jīng)形成的所有層或區(qū)域。在下文中描述了本發(fā)明的許多特定的細(xì)節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細(xì)節(jié)來(lái)實(shí)現(xiàn)本發(fā)明。
[0020]除非在下文中特別指出，半導(dǎo)體器件的各個(gè)部分可以由本領(lǐng)域的技術(shù)人員公知的材料構(gòu)成。半導(dǎo)體材料例如包括II1-V族半導(dǎo)體，如GaAs、InP、GaN、SiC，以及IV族半導(dǎo)體，如S1、Ge。柵導(dǎo)體可以由能夠?qū)щ姷母鞣N材料形成，例如金屬層、摻雜多晶硅層、或包括金屬層和摻雜多晶硅層的疊層?xùn)艑?dǎo)體或者是其他導(dǎo)電材料，例如為TaC、TiN、TaTbN、TaErN、TaYbN, TaSiN, HfSiN, MoSiN, RuTax、NiTax, MoNx、TiSiN, TiCN, TaAlC, TiAlN, TaN、PtSix、Ni3S1、Pt、Ru、Ir、Mo、W、HfRu、RuOx和所述各種導(dǎo)電材料的組合。柵電介質(zhì)可以由SiO2或介電常數(shù)大于SiO2的材料構(gòu)成，例如包括氧化物、氮化物、氧氮化物、硅酸鹽、鋁酸鹽、鈦酸鹽，其中，氧化物例如包括Si02、HfO2, ZrO2, A1203、TiO2, La2O3，氮化物例如包括Si3N4，硅酸鹽例如包括HfSiOx，鋁酸鹽例如包括LaAlO3,鈦酸鹽例如包括SrTiO3,氧氮化物例如包括SiON。并且，柵電介質(zhì)不僅可以由本領(lǐng)域的技術(shù)人員公知的材料形成，也可以采用將來(lái)開發(fā)的用于柵電介質(zhì)的材料。
[0021]本發(fā)明可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0022]參照?qǐng)D1-13描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造半導(dǎo)體器件的方法的示例流程，其中，在圖13a中示出了半導(dǎo)體結(jié)構(gòu)的俯視圖及截面圖的截取位置，在圖1-12和13b中示出在半導(dǎo)體鰭片的寬度方向上沿線A-A截取的半導(dǎo)體結(jié)構(gòu)的截面圖，在圖13c中示出在半導(dǎo)體鰭片的寬度方向上沿線B-B截取的半導(dǎo)體結(jié)構(gòu)的截面圖，在圖13d中示出在半導(dǎo)體鰭片的長(zhǎng)度方向上沿線C-C截取的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0023]該方法開始于塊狀的半導(dǎo)體襯底101。在塊狀的半導(dǎo)體襯底101中形成兩個(gè)阱區(qū)102、103。阱區(qū)103分別位于阱區(qū)102的上方。半導(dǎo)體襯底101位于阱區(qū)103上方的部分形成半導(dǎo)體層104，并且阱區(qū)102和103將半導(dǎo)體層104和半導(dǎo)體襯底101隔開。在半導(dǎo)體襯底101中形成阱區(qū)102和103的工藝是已知的，例如采用離子注入從而在半導(dǎo)體層中形成摻雜區(qū)然后進(jìn)行退火以激活摻雜區(qū)中的摻雜劑。在一個(gè)示例中，阱區(qū)102和103的摻雜原子濃度分別為約IO16CnT3到1019cm_3。正如下文將要描述的，在阱區(qū)103上方的半導(dǎo)體層104中將形成相同類型的FET。然后，按照常規(guī)的工藝形成淺溝槽隔離(STI) 105，以限定FET的有源區(qū)并且分隔相鄰的FET。淺溝槽隔離105延伸穿過(guò)半導(dǎo)體層104、阱區(qū)103，并且到達(dá)阱區(qū)102中的預(yù)定深度。溝槽隔離105不僅分隔相鄰的FET的半導(dǎo)體層104，使得相鄰的FET分隔開，而且將阱區(qū)103分隔為第一部分和第二部分，相鄰的FET之間僅僅存在著公共的阱區(qū)102。
[0024]針對(duì)P型FET，可以形成N型阱區(qū)103和P型阱區(qū)102a、102b，針對(duì)N型FET，可以形成P型阱區(qū)103和N型阱區(qū)102a、102b。在阱區(qū)103上的半導(dǎo)體層中分別形成相同類型的FET。阱區(qū)102和103的摻雜類型與FET的導(dǎo)電類型相關(guān)，形成背柵的導(dǎo)電路徑，并且與淺溝槽隔離一起形成用于將一個(gè)FET與相鄰的FET以及半導(dǎo)體襯底101隔開的背柵隔離結(jié)構(gòu)。該背柵隔離結(jié)構(gòu)使得阱區(qū)103的第一部分-阱區(qū)102-阱區(qū)103的第二部分形成的路徑始終構(gòu)成PNP結(jié)或NPN結(jié)。
[0025]進(jìn)一步地，通過(guò)已知的沉積工藝，如電子束蒸發(fā)(EBM)、化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、濺射等，在半導(dǎo)體層104上依次形成第一掩模層106、第二掩模層107和第三掩模層108。然后，例如通過(guò)旋涂在第三掩模層108上形成光致抗蝕劑層PR，并通過(guò)其中包括曝光和顯影的光刻工藝將光致抗蝕劑層PR形成用于限定背柵的圖案(例如，寬度約為15nm-100nm的開口 )，如圖1所示。
[0026]半導(dǎo)體襯底101 由選自 S1、Ge、SiGe、GaAs、GaSb, AlAs, InAs, InP、GaN、SiC、InGaAs,InSb和InGaSb構(gòu)成的組中的一種組成。在一個(gè)示例中，半導(dǎo)體襯底101例如是單晶硅襯底。正如下文將要描述的，半導(dǎo)體層104將形成半導(dǎo)體鰭片，并且決定了半導(dǎo)體鰭片的大致高度?？梢愿鶕?jù)需要控制控制離子注入和退火的工藝參數(shù)，以控制阱區(qū)102和103的深度及延伸范圍。結(jié)果，可以獲得所需厚度的半導(dǎo)體層104。
[0027]第一掩模層106、第二掩模層107和第三掩模層108可以由所需化學(xué)和物理性質(zhì)的材料組成，從而在蝕刻步驟中獲得所需的蝕刻選擇性，和/或在化學(xué)機(jī)械拋光(CMP)中作為停止層，和/或在最終的半導(dǎo)體器件中進(jìn)一步作為絕緣層。并且，根據(jù)使用的材料，第一掩模層106、第二掩模層107和第三掩模層108可以采用相同或不同的上述沉積工藝形成。在一個(gè)示例中，第一掩模層106是通過(guò)熱氧化形成的厚度約為5-15nm的氧化硅層，第二掩模層107是通過(guò)濺射形成的厚度約為50nm-200nm的非晶硅層，第三掩模層108是通過(guò)濺射形成的厚度約為5-15nm的氮化娃層。
[0028]然后，采用光致抗蝕劑層PR作為掩模，通過(guò)干法蝕刻，如離子銑蝕刻、等離子蝕亥IJ、反應(yīng)離子蝕刻、激光燒蝕，或者通過(guò)使用蝕刻劑溶液的濕法蝕刻，從上至下去除第三掩模層108和第二掩模層107的暴露部分而形成開口，如圖2所示。由于蝕刻的選擇性，或者通過(guò)控制蝕刻時(shí)間，使得該蝕刻步驟停止在第一掩模層的頂部。可以多個(gè)步驟的蝕刻分別蝕刻不同層。在一個(gè)示例中，第一步蝕刻包括采用反應(yīng)離子蝕刻，使用一種合適的蝕刻劑，相對(duì)于例如由非晶娃組成的第二掩模層107去除上面的例如由氮化娃組成的第三掩模層108的暴露部分，第二步蝕刻包括采用反應(yīng)離子蝕刻，使用另一種合適的蝕刻劑，相對(duì)于例如由氧化硅組成的第一掩模層106去除上面的例如由非晶硅組成的第二掩模層107的暴露部分。
[0029]然后，通過(guò)在溶劑中溶解或灰化去除光致抗蝕劑層PR。通過(guò)上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成共形的第四掩模層109。通過(guò)各向異性的蝕刻工藝(例如，反應(yīng)離子蝕刻)，去除第四掩模層109在第三掩模層108上方橫向延伸的部分以及位于開口的底部(即第一掩模層106上)的部分，使得第四掩模層109位于開口內(nèi)壁上的部分保留而形成側(cè)墻，如圖3所示。正如下文將要描述的，第四掩模層109將用于限定半導(dǎo)體鰭片的寬度?？梢愿鶕?jù)所需的半導(dǎo)體鰭片的寬度控制第四掩模層109的厚度。在一個(gè)示例中，第四掩模層109是通過(guò)原子層沉積形成的厚度約為3nm-28nm的氮化硅層。
[0030]然后，采用第三掩模層108和第四掩模層109作為硬掩模，通過(guò)上述已知的蝕刻工藝經(jīng)由開口去除第一掩模層106的暴露部分。并且進(jìn)一步蝕刻半導(dǎo)體層104和阱區(qū)103的暴露部分，直至穿過(guò)半導(dǎo)體層104并且在阱區(qū)103中達(dá)到預(yù)定的深度，如圖4所示?？梢愿鶕?jù)設(shè)計(jì)需要確定開口在阱區(qū)103中的部分的深度，并且通過(guò)控制蝕刻時(shí)間來(lái)控制該部分的深度。在一個(gè)示例中，該部分的深度例如是約10nm-30nm，從而可以足夠大以阻止阱區(qū)103中的摻雜劑在隨后的步驟中擴(kuò)散到半導(dǎo)體鰭片中。
[0031]然后，通過(guò)上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成共形的電介質(zhì)層。通過(guò)各向異性的蝕刻工藝(例如，反應(yīng)離子蝕刻)，去除該電介質(zhì)層在第三掩模層108上方橫向延伸的部分以及位于開口的底部(即阱區(qū)103在開口內(nèi)的暴露表面上)的部分，使得該電介質(zhì)層位于開口內(nèi)壁上的部分保留而形成側(cè)墻形式的背柵電介質(zhì)110。代替其中沉積電介質(zhì)層的工藝，可以通過(guò)熱氧化直接在半導(dǎo)體層104和阱區(qū)103位于開口內(nèi)的側(cè)壁上形成氧化物側(cè)墻形式的背柵電介質(zhì)110，從而不需要隨后的各向異性蝕刻，這可以進(jìn)一步簡(jiǎn)化工藝。在一個(gè)示例中，背柵電介質(zhì)110是厚度約為10nm-30nm的氧化硅層。
[0032]然后，通過(guò)上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成導(dǎo)體層。該導(dǎo)體層至少填滿開口。對(duì)該導(dǎo)體層進(jìn)行回蝕刻，去除位于開口外部的部分，并且進(jìn)一步去除該導(dǎo)體層位于開口內(nèi)的一部分，從而在開口內(nèi)形成背柵導(dǎo)體111，如圖5所示。背柵導(dǎo)體111與半導(dǎo)體層104之間由背柵電介質(zhì)110隔開。背柵導(dǎo)體111由選自TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax, NiTax, MoNx, TiSiN、TiCN、TaAlC、TiAIN、TaN、PtSix、Ni3S1、Pt、Ru、Ir、Mo、W、HfRu, RuOx、摻雜的多晶硅中的至少一種組成。在一個(gè)示例中，背柵導(dǎo)體111由摻雜為N型或P型的多晶硅組成，摻雜濃度例如為IX IO18CnT3-1X IO21CnT3。
[0033]用于形成背柵導(dǎo)體111的回蝕刻使得背柵導(dǎo)體111的頂部位于背柵電介質(zhì)110的下方?？蛇x地，可以進(jìn)一步相對(duì)于背柵導(dǎo)體111選擇性地回蝕刻背柵電介質(zhì)110，使得背柵電介質(zhì)110和背柵導(dǎo)體111的頂部齊平。
[0034]然后，在未使用掩模的情形下，通過(guò)上述已知的蝕刻工藝，相對(duì)于第二掩模層107，選擇性地完全去除位于第二掩模層107上方的第三掩模層108，從而暴露第二掩模層107的表面。在一個(gè)不例中，在第二掩模層107由非晶娃組成以及第三掩模層108由氧化娃組成的情形下，可以使用氫氟酸作為蝕刻劑選擇性地去除氧化硅。通過(guò)上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成絕緣層。該絕緣層至少填滿開口，從而覆蓋背柵導(dǎo)體111的頂部表面。對(duì)該絕緣層進(jìn)行回蝕刻，去除位于開口外部的部分。在一個(gè)示例中，該絕緣層是通過(guò)濺射形成的氮化硅層。該絕緣層與第四掩模層109 —起形成絕緣帽蓋109’，如圖6所示。該蝕刻可能進(jìn)一步去除該絕緣層位于開口內(nèi)的一部分。通過(guò)控制回蝕刻的時(shí)間，使得該絕緣層位于開口內(nèi)的部分覆蓋背柵導(dǎo)體111的頂部，并且提供所需的電絕緣特性。
[0035]然后，在未使用掩模的情形下，通過(guò)上述已知的蝕刻工藝，相對(duì)于絕緣帽蓋109’和第一掩模層106,選擇性地完全去除第二掩模層107,從而暴露第一掩模層106的表面,如圖7所不。在一個(gè)不例中，在第一掩模層106由氧化娃組成、第二掩模層107由非晶娃組成以及絕緣帽蓋109’由氮化硅組成的情形下，可以使用四甲基氫氧化銨(TMAH)作為蝕刻劑選擇性地去除非晶硅。
[0036]然后，采用絕緣帽蓋109’作為硬掩模，通過(guò)上述已知的蝕刻工藝去除第一掩模層106和半導(dǎo)體層104的暴露部分。并且進(jìn)一步蝕刻阱區(qū)103的暴露部分直至達(dá)到預(yù)定的深度，如圖8所示。在去除第一掩模層106時(shí)，淺溝槽隔離105也可能受到蝕刻，但由于蝕刻的選擇性以及通過(guò)控制蝕刻時(shí)間，淺溝槽隔離105的頂部位于阱區(qū)103的頂部上方，從而仍然可以隔開阱區(qū)103。正如下文將描述的，阱區(qū)103將作為背柵的導(dǎo)電路徑的一部分?？梢酝ㄟ^(guò)控制蝕刻時(shí)間來(lái)控制蝕刻的深度，使得阱區(qū)103維持一定的厚度以減小相關(guān)的寄生電阻。[0037]該蝕刻將半導(dǎo)體層104圖案化成位于背柵導(dǎo)體111兩側(cè)的兩個(gè)半導(dǎo)體鰭片104’，背柵導(dǎo)體111與兩個(gè)半導(dǎo)體鰭片104’之間由各自的背柵電介質(zhì)110隔開，從而形成鰭片-背柵-鰭片(Fin-Back Gate-Fin)的夾層結(jié)構(gòu)。半導(dǎo)體鰭片104’是初始的半導(dǎo)體襯底101 的一部分，因此同樣由選自 S1、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb和InGaSb構(gòu)成的組中的一種組成。在圖8所示的示例中，半導(dǎo)體鰭片104’的形狀為條帶,其長(zhǎng)度沿著垂直于紙面的方向，其寬度沿著紙面內(nèi)的橫向方向，其高度沿著紙面內(nèi)的垂直方向。半導(dǎo)體鰭片104’的高度大致由初始的半導(dǎo)體層104的厚度決定，半導(dǎo)體鰭片104’的寬度大致由初始的第四掩模層109的厚度決定，半導(dǎo)體鰭片104’的長(zhǎng)度則可以根據(jù)設(shè)計(jì)需要通過(guò)附加的蝕刻步驟限定。在該蝕刻步驟以及隨后的工藝步驟中，先前形成的背柵導(dǎo)體111為半導(dǎo)體鰭片104’提供了機(jī)械支撐和保護(hù)，從而可以獲得高成品率。
[0038]然后，通過(guò)上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成第一絕緣層112，如圖9所示。在一個(gè)示例中，第一絕緣層112例如由通過(guò)濺射形成的氧化硅組成。第一絕緣層112的厚度足以填充在形成半導(dǎo)體鰭片104’的蝕刻步驟中形成的位于半導(dǎo)體鰭片104’側(cè)面的開口，并且還覆蓋絕緣帽蓋109’。如果需要，可以進(jìn)一步通過(guò)原位濺射或者附加的化學(xué)機(jī)械拋光平整第一絕緣層112的表面。
[0039]然后，通過(guò)選擇性的蝕刻工藝(例如，反應(yīng)離子蝕刻)，回蝕刻第一絕緣層112和淺溝槽隔離105。該蝕刻不僅去除第一絕緣層112位于絕緣帽蓋109’的頂部上的部分，而且減小第一絕緣層112位于半導(dǎo)體鰭片104’兩側(cè)的開口內(nèi)的部分的厚度，如圖10所示?？刂莆g刻的時(shí)間，使得第一絕緣層112的表面高于阱區(qū)103的頂部，并且暴露位于阱區(qū)上方的半導(dǎo)體鰭片104’的側(cè)面。在去除第一絕緣層112時(shí)，淺溝槽隔離105也可能受到蝕刻。
[0040]作為可選的步驟，采用離子注入在第一絕緣層112中注入摻雜劑，如圖11所示。由于表面的離子散射，摻雜劑可以容易地從第一絕緣層112的表面附近進(jìn)入半導(dǎo)體鰭片104’的下部使得半導(dǎo)體鰭片104’的下部形成穿通阻止層113。替代地，可以采用附加的熱退火將摻雜劑從第一絕緣層112推入(drive-1n)半導(dǎo)體鰭片104’中而形成穿通阻止層113。穿通阻止層113還可能包括阱區(qū)103位于第一絕緣層112的表面附近的一部分。針對(duì)在同一個(gè)半導(dǎo)體襯底上形成的相同類型的FET，可以先采用掩模遮擋第二導(dǎo)電類型的FET的有源區(qū)，針對(duì)第一導(dǎo)電類型的FET進(jìn)行上述的離子注入以形成第二導(dǎo)電類型的穿通阻止層113。然后采用掩模遮擋第一導(dǎo)電類型的FET的有源區(qū)，針對(duì)第二導(dǎo)電類型的FET進(jìn)行上述的離子注入以形成第一導(dǎo)電類型的穿通阻止層113。
[0041]針對(duì)不同類型的FET可以采用不同的摻雜劑。在N型FET中可以使用P型摻雜齊U，例如B，在P型FET中可以使用N型摻雜劑，例如P、As。結(jié)果，穿通阻止層113將半導(dǎo)體鰭片104’與半導(dǎo)體襯底101中的阱區(qū)103隔開。并且，穿通阻止層113的摻雜類型與源區(qū)和漏區(qū)的摻雜類型相反，并且高于半導(dǎo)體襯底101中的阱區(qū)103的摻雜濃度。雖然阱區(qū)103可以斷開源區(qū)和漏區(qū)之間的漏電流路徑，在一定程度上起到穿通阻止層的作用，但位于半導(dǎo)體鰭片104’下方附加的高摻雜的穿通阻止層113可以進(jìn)一步改善抑制源區(qū)和漏區(qū)之間的漏電流的效果。
[0042]然后，通過(guò)上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成前柵電介質(zhì)114 (氧化硅或氮化硅)。在一個(gè)示例中，該前柵電介質(zhì)114為約0.8-1.5nm厚的氧化硅層。前柵電介質(zhì)114覆蓋兩個(gè)半導(dǎo)體鰭片104’的各自的一個(gè)側(cè)面。然后，通過(guò)上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成前柵導(dǎo)體115(例如，摻雜多晶硅)，如圖12所示。如果需要，可以對(duì)前柵導(dǎo)體115進(jìn)行化學(xué)機(jī)械拋光(CMP)，以獲得平整的表面。
[0043]然后，采用光致抗蝕劑掩模，將該導(dǎo)體層圖案化為與半導(dǎo)體鰭片104’相交的前柵導(dǎo)體115。然后，通過(guò)在溶劑中溶解或灰化去除光致抗蝕劑層。通過(guò)上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成氮化物層。在一個(gè)示例中，該氮化物層為厚度約5-20nm的氮化硅層。通過(guò)各向異性的蝕刻工藝(例如，反應(yīng)離子蝕刻)，去除氮化物層的橫向延伸的部分，使得氮化物層位于前柵導(dǎo)體115的側(cè)面上的垂直部分保留，從而形成柵極側(cè)墻116，如圖 13a、13b、13c 和 13d 所示。
[0044]通常，由于形狀因子(例如柵導(dǎo)體層(例如，摻雜多晶硅)的厚度大于兩倍的鰭的高度，或者采用上大下小的鰭片形狀)，半導(dǎo)體鰭片104’側(cè)面上的氮化物層厚度比前柵導(dǎo)體115的側(cè)面上的氮化物層厚度小，從而在該蝕刻步驟中可以完全去除半導(dǎo)體鰭片104’側(cè)面上的氮化物層。否則，半導(dǎo)體鰭片104’側(cè)面上的氮化物層會(huì)影響后續(xù)源/漏區(qū)的形成?？梢圆捎酶郊拥难谀＿M(jìn)一步去除半導(dǎo)體鰭片104’側(cè)面上的氮化物層。
[0045]前柵導(dǎo)體115和前柵電介質(zhì)114 一起形成柵堆疊。在圖13a、13b、13c和13d所示的示例中，前柵導(dǎo)體115的形狀為條帶，并且沿著與半導(dǎo)體鰭片的長(zhǎng)度垂直的方向延伸。
[0046]在隨后的步驟中，可以按照常規(guī)的工藝，以前柵導(dǎo)體115和柵極側(cè)墻116作為硬掩模，形成與半導(dǎo)體鰭片104’提供的溝道區(qū)相連的源區(qū)和漏區(qū)。在一個(gè)示例中，源區(qū)和漏區(qū)可以是半導(dǎo)體鰭片104’兩端的通過(guò)離子注入或原位摻雜形成的摻雜區(qū)。在另一個(gè)示例中，源區(qū)和漏區(qū)可以是與半導(dǎo)體鰭片104’的兩端或側(cè)面接觸的附加的半導(dǎo)體層中通過(guò)離子注入或原位摻雜形成的摻雜區(qū)。
[0047]參照?qǐng)D14-15描述根據(jù)本發(fā)明的進(jìn)一步優(yōu)選實(shí)施例的制造半導(dǎo)體器件的方法的一部分階段的示例流程，其中，在圖14a和15a中示出了半導(dǎo)體結(jié)構(gòu)的俯視圖及截面圖的截取位置，在圖14b和15b中示出在半導(dǎo)體鰭片的寬度方向上沿線A-A截取的半導(dǎo)體結(jié)構(gòu)的截面圖，在圖14c和15c中示出在半導(dǎo)體鰭片的寬度方向上沿線B-B截取的半導(dǎo)體結(jié)構(gòu)的截面圖，在圖14d和15d中示出在半導(dǎo)體鰭片的長(zhǎng)度方向上沿線C-C截取的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0048]根據(jù)該優(yōu)選實(shí)施例，在圖13所示的步驟之后進(jìn)一步執(zhí)行圖14和15所示的步驟以形成應(yīng)力作用層。
[0049]然后，通過(guò)上述已知的沉積工藝，在半導(dǎo)體鰭片104’的暴露側(cè)面上外延生長(zhǎng)應(yīng)力作用層117，如圖14a、14b、14c和14d所示。應(yīng)力作用層117還形成在前柵導(dǎo)體115上。該應(yīng)力作用層117的厚度應(yīng)當(dāng)足以在半導(dǎo)體鰭片104’上施加期望的應(yīng)力。
[0050]針對(duì)不同類型的FinFET可以形成不同的應(yīng)力作用層117。通過(guò)應(yīng)力作用層117向FinFET的溝道區(qū)施加合適的應(yīng)力，可以提高載流子的遷移率，從而減小導(dǎo)通電阻并提高器件的開關(guān)速度。為此，采用與半導(dǎo)體鰭片104’的材料不同的半導(dǎo)體材料形成應(yīng)力作用層117，可以產(chǎn)生期望的應(yīng)力。對(duì)于N型FinFET，應(yīng)力作用層117例如是在Si襯底上形成的C的含量約為原子百分比0.2-2%的Si: C層，沿著溝道區(qū)的縱向方向?qū)系绤^(qū)施加拉應(yīng)力。對(duì)于P型FinFET，應(yīng)力作用層117例如是在Si襯底上形成的Ge的含量約為原子百分比15-75%的SiGe層，沿著溝道區(qū)的縱向方向?qū)系绤^(qū)施加壓應(yīng)力。
[0051]然后，通過(guò)上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成第二絕緣層118。在一個(gè)示例中，第二絕緣層118例如是氧化硅層，并且厚度足以填充在形成半導(dǎo)體鰭片104’的蝕刻步驟中形成的位于半導(dǎo)體鰭片104’側(cè)面的開口，并且還覆蓋前柵導(dǎo)體115的頂部表面。以柵極側(cè)墻116作為停止層，對(duì)第二絕緣層118進(jìn)行化學(xué)機(jī)械拋光，以獲得平整的表面，如圖15a、15b、15c和15d所不。該化學(xué)機(jī)械拋光去除應(yīng)力作用層117的位于前柵導(dǎo)體115上方的部分，并且暴露前柵導(dǎo)體115的頂部表面。
[0052]進(jìn)一步地，如前所述，在隨后的步驟中，可以按照常規(guī)的工藝，以前柵導(dǎo)體115和柵極側(cè)墻116作為硬掩模，形成與半導(dǎo)體鰭片104’提供的溝道區(qū)相連的源區(qū)和漏區(qū)。在一個(gè)示例中，源區(qū)和漏區(qū)可以是半導(dǎo)體鰭片104’兩端的通過(guò)離子注入或原位摻雜形成的摻雜區(qū)。在另一個(gè)示例中，源區(qū)和漏區(qū)可以是與半導(dǎo)體鰭片104’的兩端或側(cè)面接觸的附加的半導(dǎo)體層中通過(guò)離子注入或原位摻雜形成的摻雜區(qū)。
[0053]參照?qǐng)D16-18描述根據(jù)本發(fā)明的進(jìn)一步優(yōu)選實(shí)施例的制造半導(dǎo)體器件的方法的一部分階段的示例流程，其中，在圖16a、17a和18a中示出了半導(dǎo)體結(jié)構(gòu)的俯視圖及截面圖的截取位置，在圖16b、17b和18b中示出在半導(dǎo)體鰭片的寬度方向上沿線A-A截取的半導(dǎo)體結(jié)構(gòu)的截面圖，在圖16c、17c和18c中示出在半導(dǎo)體鰭片的寬度方向上沿線B-B截取的半導(dǎo)體結(jié)構(gòu)的截面圖，在圖16d、17d和18d中示出在半導(dǎo)體鰭片的長(zhǎng)度方向上沿線C-C截取的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0054]根據(jù)該優(yōu)選實(shí)施例，在圖12的步驟中形成犧牲柵導(dǎo)體114’和犧牲柵電介質(zhì)113’，并且在圖17所示的步驟之后形成應(yīng)力作用層117，并且已經(jīng)形成源區(qū)和漏區(qū)，然后進(jìn)一步執(zhí)行圖18和19所示的步驟采用包括替代柵導(dǎo)體和替代柵介質(zhì)的替代柵堆疊代替包括犧牲柵導(dǎo)體114’和犧牲柵電介質(zhì)113’的犧牲柵堆疊。
[0055]采用第二絕緣層118和柵極側(cè)墻116作為硬掩模，通過(guò)上述已知的蝕刻工藝(例如反應(yīng)離子蝕刻)去除犧牲柵導(dǎo)體114’，從而形成柵極開口，如圖16a、16b、16c和16d所示?？蛇x地，可以進(jìn)一步去除犧牲柵電介質(zhì)113’位于柵極開口底部的部分。按照后柵工藝，在柵極開口中形成替代柵電介質(zhì)119，如圖17a、17b、17c和17d所示，以及利用導(dǎo)電材料填充柵極開口以形成替代柵導(dǎo)體120，如圖18a、18b、18c和18d所示。替代柵導(dǎo)體120和替代柵電介質(zhì)119 一起形成替代柵堆疊。在一個(gè)不例中，替代柵電介質(zhì)119介是厚度約為
0.3nm-l.2nm的HfO2層，替代柵導(dǎo)體120例如是TiN層。
[0056]根據(jù)上述的各個(gè)實(shí)施例，在形成源區(qū)和漏區(qū)之后，可以在所得到的半導(dǎo)體結(jié)構(gòu)上形成層間絕緣層、位于層間絕緣層中的柱塞、位于層間絕緣層上表面的布線或電極，從而完成半導(dǎo)體器件的其他部分。
[0057]圖19示出了根據(jù)本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體器件100的分解透視圖，其中為了清楚而未示出第二絕緣層118。該半導(dǎo)體器件100是采用圖1-18所示的步驟形成，從而包括本發(fā)明的多個(gè)優(yōu)選方面，然而不應(yīng)理解為將本發(fā)明限制為這多個(gè)優(yōu)選方面的組合。此外，為了簡(jiǎn)明起見不再重復(fù)在上文中已經(jīng)提及的材料。
[0058]半導(dǎo)體器件100包括半導(dǎo)體襯底101、半導(dǎo)體襯底101中的阱區(qū)102和103與淺溝槽隔離105組成的背柵隔離結(jié)構(gòu)。半導(dǎo)體器件100包括在阱區(qū)103上的半導(dǎo)體層中分別形成的相同類型的FET100a、100b。阱區(qū)102和103的摻雜類型與FET的導(dǎo)電類型相關(guān)，并且形成背柵的導(dǎo)電路徑以及將一個(gè)FET與相鄰的FET以及半導(dǎo)體襯底101隔開的背柵隔離結(jié)構(gòu)。該背柵隔離結(jié)構(gòu)使得阱區(qū)103的第一部分-阱區(qū)102-阱區(qū)103的第二部分形成的路徑始終構(gòu)成PNP結(jié)或NPN結(jié)。阱區(qū)103還作為背柵導(dǎo)體111的導(dǎo)電路徑的一部分。FETlOOa、IOOb分別包括位于阱區(qū)103上的夾層結(jié)構(gòu)。該夾層結(jié)構(gòu)包括背柵導(dǎo)體111、位于背柵導(dǎo)體111兩側(cè)的兩個(gè)半導(dǎo)體鰭片104’、以及將背柵導(dǎo)體111與兩個(gè)半導(dǎo)體鰭片104’分別隔開的各自的背柵電介質(zhì)110。穿通阻止層113位于半導(dǎo)體鰭片104’下部。前柵堆疊與半導(dǎo)體鰭片104’相交，該前柵堆疊包括前柵電介質(zhì)和前柵導(dǎo)體，并且前柵電介質(zhì)將前柵導(dǎo)體和半導(dǎo)體鰭片104’隔開。
[0059]在圖19所示的示例中，前柵電介質(zhì)是按照后柵工藝形成的替代柵電介質(zhì)119，前柵導(dǎo)體是按照后柵工藝形成的替代柵導(dǎo)體120。柵極側(cè)墻116位于替代柵導(dǎo)體120的側(cè)面上。在后柵工藝期間，雖然去除了犧牲柵電介質(zhì)113’位于柵極開口內(nèi)的部分，但保留了位于柵極側(cè)墻116下方的部分。
[0060]此外，絕緣帽蓋109’位于背柵導(dǎo)體111上方，并且將背柵導(dǎo)體111與替代柵導(dǎo)體120隔開。第一絕緣層112位于替代柵電介質(zhì)119和阱區(qū)103之間，并且將替代柵電介質(zhì)119和阱區(qū)103隔開。
[0061]半導(dǎo)體器件100還包括與半導(dǎo)體鰭片104’提供的溝道區(qū)相連的源區(qū)和漏區(qū)。在圖19所示的示例中，源區(qū)和漏區(qū)可以是半導(dǎo)體鰭片104’兩端的通過(guò)離子注入或原位摻雜形成的摻雜區(qū)。附加的應(yīng)力作用層117與半導(dǎo)體鰭片104’的側(cè)面接觸。兩個(gè)相同類型的FETlOOa、IOOb各自包括兩個(gè)半導(dǎo)體鰭片104’。柱塞121穿過(guò)層間絕緣層分別連接到每一個(gè)FET的各自的半導(dǎo)體鰭片104’的源區(qū)和漏區(qū)。附加的柱塞121分別連接到每一個(gè)FET的替代柵導(dǎo)體120，另一些附加的柱塞121穿過(guò)層間絕緣層和第一絕緣層112分別連接到阱區(qū)102和103，從而可以施加電壓。阱區(qū)102和103與淺溝槽隔離105組成背柵隔離結(jié)構(gòu)，使得可以經(jīng)由阱區(qū)103分別地向兩個(gè)相同類型的FET的背柵111施加不同的電壓，從而相應(yīng)地調(diào)節(jié)各個(gè)FET的閾值電壓。
[0062]在以上的描述中，對(duì)于各層的構(gòu)圖、蝕刻等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說(shuō)明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)各種技術(shù)手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。
[0063]以上對(duì)本發(fā)明的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體襯底； 半導(dǎo)體襯底中的背柵隔離結(jié)構(gòu)；以及 背柵隔離結(jié)構(gòu)上的相鄰的場(chǎng)效應(yīng)晶體管， 其中，所述相鄰的場(chǎng)效應(yīng)晶體管中的每一個(gè)包括位于背柵隔離結(jié)構(gòu)上的夾層結(jié)構(gòu)，該夾層結(jié)構(gòu)包括背柵導(dǎo)體、位于背柵導(dǎo)體兩側(cè)的半導(dǎo)體鰭片、以及將背柵導(dǎo)體與半導(dǎo)體鰭片分別隔開的各自的背柵電介質(zhì)， 其中，背柵隔離結(jié)構(gòu)作為所述相鄰的場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體的導(dǎo)電路徑的一部分，并且，在所述相鄰的 場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體之間形成PNP結(jié)或NPN結(jié)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括位于半導(dǎo)體鰭片下部的穿通阻止層。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中穿通阻止層的摻雜類型與場(chǎng)效應(yīng)晶體管的導(dǎo)電類型相反。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括與半導(dǎo)體鰭片的側(cè)面接觸的附加的應(yīng)力作用層。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中背柵隔離結(jié)構(gòu)包括: 半導(dǎo)體襯底中的第一阱區(qū)； 位于第一阱區(qū)上方并且與第一阱區(qū)鄰接的第二阱區(qū)；以及 將第二阱區(qū)隔開為第一部分和第二部分的淺溝槽隔離， 其中，所述相鄰的場(chǎng)效應(yīng)晶體管中的第一場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體與第二阱區(qū)的第一部分接觸，第二場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體與第二阱區(qū)的第二部分接觸。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中第一晶體管的導(dǎo)電類型與第二晶體管的導(dǎo)電類型相同，第一阱區(qū)的摻雜類型與第一場(chǎng)效應(yīng)晶體管和第二場(chǎng)效應(yīng)晶體管的導(dǎo)電類型相同，第二阱區(qū)的摻雜類型與第一場(chǎng)效應(yīng)晶體管和第二場(chǎng)效應(yīng)晶體管的導(dǎo)電類型相反。
7.根據(jù)權(quán)利要求6所述的場(chǎng)效應(yīng)晶體管，其中在第二阱區(qū)的第一部分-第一阱區(qū)-第二阱區(qū)的第二部分的路徑上形成PNP結(jié)或NPN結(jié)。
8.—種制造半導(dǎo)體器件的方法，包括: 在半導(dǎo)體襯底中形成背柵隔離結(jié)構(gòu)，使得半導(dǎo)體襯底位于背柵隔離結(jié)構(gòu)上方的部分形成半導(dǎo)體層；以及 在背柵隔離結(jié)構(gòu)上形成相鄰的場(chǎng)效應(yīng)晶體管，包括: 在半導(dǎo)體層上形成多個(gè)掩模層； 在所述多個(gè)掩模層中的最頂部的一個(gè)中形成開口； 在開口內(nèi)壁形成側(cè)墻形式的另一個(gè)掩模層； 采用所述另一個(gè)掩模層作為硬掩模，將開口穿過(guò)所述多個(gè)掩模層和所述半導(dǎo)體層延伸到背柵隔離結(jié)構(gòu)； 在開口內(nèi)壁形成背柵電介質(zhì)； 在開口中形成背柵導(dǎo)體； 在開口中形成包括所述另一個(gè)掩模層的絕緣帽蓋，該絕緣帽蓋覆蓋背柵電介質(zhì)和背柵導(dǎo)體； 采用絕緣帽蓋作為硬掩模，將半導(dǎo)體層圖案化為半導(dǎo)體鰭片；其中，背柵導(dǎo)體、位于背柵導(dǎo)體兩側(cè)的由半導(dǎo)體層形成的半導(dǎo)體鰭片、以及將背柵導(dǎo)體與半導(dǎo)體鰭片分別隔開的各自的背柵電介質(zhì)形成夾層結(jié)構(gòu)，其中絕緣帽蓋將背柵導(dǎo)體與前柵導(dǎo)體隔開， 其中，背柵隔離結(jié)構(gòu)作為所述相鄰的場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體的導(dǎo)電路徑的一部分，并且，在所述相鄰的場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體之間形成PNP結(jié)或NPN結(jié)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，在圖案化半導(dǎo)體層的步驟和形成前柵堆疊的步驟之間，還包括在半導(dǎo)體鰭片下部形成穿通阻止層。
10.根據(jù)權(quán)利要求9所述的方法，其中形成穿通阻止層包括進(jìn)行離子注入而在半導(dǎo)體鰭片與阱區(qū)相鄰的部分中引入摻雜劑。
11.根據(jù)權(quán)利要求10所述的方法，其中形成穿通阻止層包括在進(jìn)行離子注入之前，形成絕緣層限定穿通阻止層的位置。
12.根據(jù)權(quán)利要求10所述的方法，其中在形成穿通阻止層的步驟中使用的摻雜劑類型與場(chǎng)效應(yīng)晶體管的導(dǎo)電類型相反。
13.根據(jù)權(quán)利要求8所述的方法，還包括形成與半導(dǎo)體鰭片的側(cè)面上外延生長(zhǎng)應(yīng)力作用層。
14.根據(jù)權(quán)利要求8所述的方法，其中形成背柵隔離結(jié)構(gòu)包括: 在半導(dǎo)體襯底中形成第一阱區(qū)； 在第一阱區(qū)上形成第二阱區(qū)； 形成淺溝槽隔離將第二阱區(qū)隔開為第一部分和第二部分隔開， 其中，所述相鄰的場(chǎng)效應(yīng)晶體管中的第一場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體與第二阱區(qū)的第一部分接觸，第二場(chǎng)效應(yīng)晶體管的背柵導(dǎo)體與第二阱區(qū)的第二部分接觸。
15.根據(jù)權(quán)利要求14所述的方法，其中在第二阱區(qū)的第一部分-第一阱區(qū)-第二阱區(qū)的第二部分的路徑上形成PNP結(jié)或NPN結(jié)。
16.根據(jù)權(quán)利要求14所述的方法，其中形成第一阱區(qū)的方法是離子注入。
17.根據(jù)權(quán)利要求14所述的方法，其中第一阱區(qū)中的摻雜原子濃度在IO16CnT3到1019cnT3。
18.根據(jù)權(quán)利要求14所述的方法，其中形成形成第二阱區(qū)的方法是離子注入。
19.根據(jù)權(quán)利要求14所述的方法，其中第二阱區(qū)中的摻雜原子濃度在IO16CnT3到1019cnT3。
【文檔編號(hào)】H01L29/78GK103985756SQ201310050540
【公開日】2014年8月13日 申請(qǐng)日期:2013年2月8日 優(yōu)先權(quán)日:2013年2月8日
【發(fā)明者】朱慧瓏 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所