三維芯片堆疊件及其形成方法相關(guān)申請(qǐng)的交叉參考本申請(qǐng)要求2012年5月18日提交的第61/649,097號(hào)美國(guó)臨時(shí)申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容結(jié)合于此作為參考。技術(shù)領(lǐng)域本發(fā)明涉及的是芯片至芯片接合技術(shù)，更具體而言，涉及的是三維芯片堆疊件及其形成方法。

背景技術(shù)：
為了進(jìn)一步增大電路密度，研究出了三維集成電路(3DIC)。在傳統(tǒng)的3DIC形成工藝中將兩個(gè)芯片接合在一起并且在每個(gè)芯片和襯底上的接觸焊盤(pán)之間形成電連接。例如，將兩個(gè)芯片相互疊加接合。然后將堆疊的芯片與載體襯底相接合并且通過(guò)引線(xiàn)接合將每個(gè)芯片上的接觸焊盤(pán)與載體襯底上的接觸焊盤(pán)電連接。然而，這要求載體襯底大于用于引線(xiàn)接合的芯片。近來(lái)則將重點(diǎn)集中在了倒裝芯片互連和利用導(dǎo)電球/凸塊在芯片和下面的襯底之間的形成連接，從而允許在相對(duì)較小的封裝件上實(shí)現(xiàn)高布線(xiàn)密度。使用焊料連接的傳統(tǒng)的芯片堆疊涉及焊料、助焊劑和底部填充。所有這些工藝均在間距、結(jié)合高度，以及阻焊劑殘留方面產(chǎn)生了問(wèn)題和局限。

技術(shù)實(shí)現(xiàn)要素：
為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種器件，包括：第一芯片，包括第一襯底和位于所述第一襯底上面的第一凸塊結(jié)構(gòu)；以及第二芯片，包括第二襯底和位于所述第二襯底上面的第二凸塊結(jié)構(gòu)；其中，通過(guò)連接所述第一凸塊結(jié)構(gòu)與所述第二凸塊結(jié)構(gòu)而接合所述第一芯片與所述第二芯片，并且在所述第一凸塊結(jié)構(gòu)和所述第二凸塊 結(jié)構(gòu)之間形成接合區(qū)域；以及其中，所述接合區(qū)域是包括貴金屬的無(wú)焊料區(qū)域。在上述器件中，其中，所述接合區(qū)域包括金。在上述器件中，其中，所述第一凸塊結(jié)構(gòu)包括位于所述第一襯底上面的第一金屬化層和位于所述第一金屬化層上面的含鎳的第一保護(hù)層，其中，所述第一保護(hù)層形成在所述接合區(qū)域和所述第一金屬化層之間。在上述器件中，其中，所述第一凸塊結(jié)構(gòu)包括位于所述第一襯底上面的第一金屬化層和位于所述第一金屬化層上面的含鎳的第一保護(hù)層，其中，所述第一保護(hù)層形成在所述接合區(qū)域和所述第一金屬化層之間，所述第一凸塊結(jié)構(gòu)包括位于所述第一金屬化層和所述第一保護(hù)層之間的金屬柱。在上述器件中，其中，所述第一凸塊結(jié)構(gòu)包括位于所述第一襯底上面的第一金屬化層和位于所述第一金屬化層上面的含鎳的第一保護(hù)層，其中，所述第一保護(hù)層形成在所述接合區(qū)域和所述第一金屬化層之間，所述第一凸塊結(jié)構(gòu)包括位于所述第一金屬化層和所述第一保護(hù)層之間的金屬柱，其中，所述金屬柱包括銅，并且所述第一金屬化層包括鈦、鉭或銅中的至少一種。在上述器件中，其中，所述接合區(qū)域的厚度大于或等于0.5μm。在上述器件中，其中，所述接合區(qū)域包括凸出區(qū)域，所述凸出區(qū)域從所述第一凸塊結(jié)構(gòu)的外側(cè)壁或所述第二凸塊結(jié)構(gòu)的外側(cè)壁凸出。在上述器件中，其中，所述接合區(qū)域包括凸出區(qū)域，所述凸出區(qū)域從所述第一凸塊結(jié)構(gòu)的外側(cè)壁或所述第二凸塊結(jié)構(gòu)的外側(cè)壁凸出，其中，所述凸出區(qū)域的橫向尺寸大于或等于0.5μm。在上述器件中，其中，所述第一芯片包括在所述第一襯底和所述第一凸塊結(jié)構(gòu)之間形成的第一鈍化層，所述第二芯片包括在所述第二襯底和所述第二凸塊結(jié)構(gòu)之間形成的第二鈍化層，并且所述第一鈍化層和所述第二鈍化層之間的高度小于或等于約5μm。在上述器件中，還包括密封結(jié)構(gòu)，所述密封結(jié)構(gòu)形成在所述第一芯片和所述第二芯片之間的空間中。在上述器件中，還包括密封結(jié)構(gòu)，所述密封結(jié)構(gòu)形成在所述第一芯片 和所述第二芯片之間的空間中，其中，所述密封結(jié)構(gòu)包括位于所述第一芯片的外圍區(qū)域或所述第二芯片的外圍區(qū)域的密封環(huán)。在上述器件中，還包括密封結(jié)構(gòu)，所述密封結(jié)構(gòu)形成在所述第一芯片和所述第二芯片之間的空間中，其中，所述密封結(jié)構(gòu)形成在所述第一芯片和所述第二芯片之間的空間的內(nèi)部區(qū)域中。在上述器件中，還包括圍繞所述第一芯片和所述第二芯片之間的空間的密封壁。根據(jù)本發(fā)明的另一方面，還提供了一種器件，包括：第一芯片，包括第一半導(dǎo)體襯底、位于所述第一半導(dǎo)體襯底上面的第一金屬柱、位于所述第一金屬柱上面的第一保護(hù)層以及位于所述第一保護(hù)層上面的第一接合層；以及第二芯片，包括第二半導(dǎo)體襯底、位于所述第二半導(dǎo)體襯底上面的第二金屬柱、位于所述第二金屬柱上面的第二保護(hù)層以及位于所述第二保護(hù)層上面的第二接合層；其中，通過(guò)連接所述第一接合層和所述第二接合層而接合所述第一芯片和所述第二芯片，并且在所述第一金屬柱和所述第二金屬柱之間形成無(wú)焊料接合區(qū)域；以及其中，所述無(wú)焊料接合區(qū)域包括貴金屬。在上述器件中，其中，所述第一保護(hù)層和所述第二保護(hù)層中的至少一個(gè)包括鎳層。在上述器件中，其中，所述第一金屬柱和所述第二金屬柱中的至少一個(gè)包括銅柱。在上述器件中，其中，所述無(wú)焊料接合區(qū)域的厚度大于或等于0.5μm。在上述器件中，其中，所述第一接合層和所述第二接合層中的每一個(gè)均包括金層。根據(jù)本發(fā)明的又一方面，還提供了一種器件，包括：與第二芯片接合的第一芯片；其中，所述第一芯片包括位于第一鈍化層上面的第一金屬層、位于所述第一金屬層上面的第一保護(hù)層以及位于所述第一保護(hù)層上面的第一接合層；其中，所述第二芯片包括位于第二鈍化層上面的第二金屬化層、位于所述第二金屬化層上面的第二保護(hù)層以及位于所述第二保護(hù)層上面的第二接合層；其中，所述第一接合層與所述第二接合層連接，從而形成厚 度大于或等于0.5μm的無(wú)焊料接合區(qū)域；以及其中，所述第一鈍化層和所述第二鈍化層之間的高度小于或等于約5μm。在上述器件中，其中，所述第一接合層和所述第二接合層中的至少一個(gè)包括金層。附圖說(shuō)明圖1-圖5是根據(jù)一個(gè)或多個(gè)實(shí)施例制造三維(3D)芯片堆疊件的各個(gè)階段的截面圖；圖6-圖8是根據(jù)一個(gè)或多個(gè)實(shí)施例制造3D芯片堆疊件的各個(gè)階段的截面圖；圖9-圖11是根據(jù)一個(gè)或多個(gè)實(shí)施例制造3D芯片堆疊件的各個(gè)階段的截面圖；圖12A是根據(jù)一個(gè)或多個(gè)實(shí)施例的密封結(jié)構(gòu)的頂視圖；圖12B是根據(jù)圖12A所示的實(shí)施例的具有密封結(jié)構(gòu)的3D芯片堆疊件的截面圖；圖13A是根據(jù)一個(gè)或多個(gè)實(shí)施例的密封結(jié)構(gòu)的頂視圖；圖13B是根據(jù)圖13A所示的實(shí)施例的具有密封結(jié)構(gòu)的3D芯片堆疊件的截面圖；以及圖14是根據(jù)一個(gè)或多個(gè)實(shí)施例的具有密封結(jié)構(gòu)的3D芯片堆疊件的截面圖。具體實(shí)施方式以下公開(kāi)提供了多種不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)本發(fā)明的不同特征。以下將描述組件和布置的特定實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不旨在限制本發(fā)明，而是提供這些實(shí)施例使得該說(shuō)明變得周密和全面，并且向本領(lǐng)域的技術(shù)人員全面地展示本發(fā)明。然而，應(yīng)該理解，也可以沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)施一個(gè)或多個(gè)實(shí)施例。在附圖中，為了清楚而對(duì)層和區(qū)域的厚度和寬度進(jìn)行了放大。附圖中的類(lèi)似的參考標(biāo)號(hào)示出了類(lèi)似的元件。圖中示出的這些元件和區(qū)域本質(zhì)上是示例性的，由此圖中所示 的相應(yīng)的尺寸或間距并不被用于限制本發(fā)明的范圍。本發(fā)明的實(shí)施例涉及的是使用無(wú)焊料接合冶金術(shù)(諸如，金與金接合，貴金屬與貴金屬接合，和/或金與貴金屬接合技術(shù))的三維(3D)芯片堆疊件。本發(fā)明的一些實(shí)施例涉及的是形成在半導(dǎo)體芯片上的金屬柱和/或金屬焊盤(pán)之間的金與金的接合。在此將描述形成3D芯片堆疊件的方法。圖1至圖5是根據(jù)至少一個(gè)實(shí)施例制造3D芯片堆疊件的各個(gè)階段的截面圖。參考圖1，第一芯片100包括使用在半導(dǎo)體集成電路制造中的、可以在其中和/或其上形成集成電路的第一半導(dǎo)體襯底10。第一半導(dǎo)體襯底10被限定代表任何包括半導(dǎo)體材料的結(jié)構(gòu)，包括但并不限于體硅、半導(dǎo)體晶圓、絕緣體上硅(SOI)襯底，或硅鍺襯底。也可以使用其他半導(dǎo)體材料，包括有III族、IV族、和V族元素。第一半導(dǎo)體襯底10可以另外包括多個(gè)隔離部件(未示出)，諸如，淺溝槽隔離(STI)部件或硅的局部氧化(LOCOS)部件?？梢孕纬稍诘谝话雽?dǎo)體襯底10中的各個(gè)微電子元件的實(shí)例包括晶體管(例如，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)型晶體管(BJT)、高壓晶體管、高頻晶體管、p溝道和/或n溝道場(chǎng)效應(yīng)晶體管(PFET/NFET)等)；電阻器；二極管；電容器；電感器；熔絲；以及其他適合的元件。執(zhí)行多種工藝來(lái)形成多種微電子元件，包括沉積、蝕刻、注入、光刻、退火和其他適合的工藝。微電子元件被互連形成了集成電路器件，諸如，邏輯器件、存儲(chǔ)器件(例如，靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器或SRAM)、射頻(RF)器件、輸入/輸出(I/O)器件、片上系統(tǒng)(SoC)器件、它們的組合以及其他適合類(lèi)型的器件。第一半導(dǎo)體襯底10進(jìn)一步包括層間介電層(未示出)以及覆蓋在集成電路上的金屬化結(jié)構(gòu)(未示出)。層間介電層和金屬化結(jié)構(gòu)包括低k介電材料、未摻雜的硅酸鹽玻璃(USG)、氮化硅、氮氧化硅、或其他通用的材料。低k介電材料的介電常數(shù)(k值)可以小于大約3.9或小于大約2.8。金屬化結(jié)構(gòu)中的金屬線(xiàn)可以由銅或銅合金形成。本領(lǐng)域的普通技術(shù)人員將意識(shí)到金屬化層的形成細(xì)節(jié)。第一鈍化層12可以由諸如聚酰亞胺、聚合物、氧化物、氮化物、或類(lèi) 似的介電材料形成，并且在第一半導(dǎo)體襯底10的上方被圖案化來(lái)保護(hù)下面的層不受到環(huán)境污染物的損害。在至少一個(gè)實(shí)施例中，第一鈍化層12包括氮化硅層、氧化硅層和/或氮化硅層和氧化層的復(fù)合層。焊盤(pán)區(qū)域14是形成在頂層層間介電層上的金屬化層，其可以延伸至第一鈍化層12并且可以是導(dǎo)電布線(xiàn)的一部分。焊盤(pán)區(qū)域14的適合的材料可以包括但并不限于例如，銅(Cu)、鋁(Al)、AlCu、銅合金、或其他移動(dòng)導(dǎo)電材料。焊盤(pán)區(qū)域14提供電連接，在其上可以形成在后續(xù)處理步驟中用于外部連接的凸塊下金屬化(UBM)結(jié)構(gòu)。第二鈍化層16形成在襯底10上并且被圖案化從而形成暴露出一部分焊盤(pán)區(qū)域14的開(kāi)口以實(shí)現(xiàn)后續(xù)UBM的形成。在至少一個(gè)實(shí)施例中，第二鈍化層16由選自于非摻雜的硅酸鹽玻璃(USG)、氮化硅、氮氧化硅、氧化硅及其組合的非有機(jī)材料形成。在至少另一個(gè)實(shí)施例中，第二鈍化層16由聚合物層(諸如，環(huán)氧樹(shù)脂、聚酰亞胺、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)等)形成，然而也可以使用其他相對(duì)較為柔軟的、通常是有機(jī)的介電材料。圖1還示出了凸塊下金屬化(UBM)層18和位于所得到的結(jié)構(gòu)上從而電連接焊盤(pán)區(qū)域14的金屬柱20。在至少一個(gè)實(shí)施例中，UBM層18形成在第二鈍化層16和焊盤(pán)區(qū)域14的暴露的部分上。例如，UBM層18包括擴(kuò)散阻擋層17，該層由鈦、鉭、氮化鈦、氮化鉭或類(lèi)似的形成。UBM層18可以另外包括形成在擴(kuò)散阻擋層17上的銅層19。銅層19可以由包括了銀、鉻、鎳、錫、金及其組合的銅合金形成。例如，通過(guò)光刻膠掩蓋、光刻、電鍍、以及干式/濕式蝕刻工藝在UBM層18上形成金屬柱20。在至少一個(gè)實(shí)施例中，金屬柱20試圖包括一種層，該層包括有：基本上純的元素銅、含不可避免的雜質(zhì)的銅，以及含微量元素(諸如，鈦、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉑、鎂、鋁或鋯)的銅合金。在至少一個(gè)示例性實(shí)施例中，金屬柱20的厚度大于25μm。在另一個(gè)示例性實(shí)施例中，金屬柱20的厚度大于40μm。例如，金屬柱20的厚度約為40～50μm，約為45μm，或約為40～70μm，然而該厚度也可以更大或更小。參考圖2，保護(hù)層22形成在金屬柱20上。保護(hù)層22可以延伸至金屬柱20的側(cè)壁和UBM層18的側(cè)壁。保護(hù)層22可以包括不同的材料和層，并且可以被用于防止金屬柱20氧化和擴(kuò)散至接合層或防止來(lái)自接合層的擴(kuò)散。保護(hù)層22是金屬層，通過(guò)電鍍(例如，源于電解槽的電鍍工藝)來(lái)形成該金屬層。沒(méi)有特別地限定待沉積的金屬。該金屬可以是鎳(Ni)、銅(Cu)、銀(Ag)、金(Au)、鈀(Pd)、鉑(Pt)、錫(Sn)、鋅(Zn)、釕(Ru)、貴金屬、或它們的組合。在至少一個(gè)實(shí)施例中，保護(hù)層22是通過(guò)鎳電鍍工藝形成的鎳(Ni)層，該電鍍工藝包括將第一芯片100作為陰極放置在電解槽中。如圖3所示，在保護(hù)層22的表面上形成接合層24。在至少一個(gè)實(shí)施例中，接合層24是無(wú)焊料的金屬層。在一個(gè)實(shí)施例中，接合層24是貴金屬層，包括金(Au)、鈀(Pd)、鉑(Pt)、銀(Ag)、銠(Rh)、釕(Ru)、銥(Ir)、鋨(Os)及其合金。在至少一個(gè)實(shí)施例中，接合層24包括金層或通過(guò)電鍍方法形成的金合金層。在至少一個(gè)實(shí)施例中，接合層24具有大于或等于大約0.5μm的厚度?？梢允褂冒o(wú)電電鍍、浸鍍等的方法形成金層。第一芯片100包括第一凸塊結(jié)構(gòu)110，該第一凸塊結(jié)構(gòu)110包括位于第一半導(dǎo)體襯底10的焊盤(pán)區(qū)域14上的UBM層18、金屬柱20、保護(hù)層22以及接合層24，被用作連接另一芯片的另一互連結(jié)構(gòu)的第一互連結(jié)構(gòu)。在形成凸塊之后，第一芯片100可以通過(guò)芯片至晶圓級(jí)堆疊或芯片至芯片級(jí)堆疊或類(lèi)似的與另一個(gè)芯片接合。然而，應(yīng)該注意到，該實(shí)施例可以使用在多種不同情況下。例如，實(shí)施例可以用于芯片至芯片接合配置，芯片至晶圓接合配置，芯片級(jí)封裝或類(lèi)似的中。如圖4所示，第一芯片100通過(guò)倒裝芯片接合與第二芯片300接合。出于說(shuō)明目的，第一芯片100向下朝向第二芯片300倒裝，從而使得第一凸塊結(jié)構(gòu)110面朝第二芯片300的第二凸塊結(jié)構(gòu)310。在該實(shí)例中，第二芯片300包括第二半導(dǎo)體襯底30、鈍化層32、焊盤(pán)區(qū)域34、鈍化層36以及第二凸塊結(jié)構(gòu)310。第二凸塊結(jié)構(gòu)310包括UBM層38、金屬柱40、保護(hù)層42以及接合層44，被用作與第一芯片100的第一互連結(jié)構(gòu)連接的第二芯片300的第二互連結(jié)構(gòu)。在至少一個(gè)實(shí)施例中，接合層44是貴金屬層， 包括金(Au)、鈀(Pd)、鉑(Pt)、銀(Ag)、銠(Rh)、釕(Ru)、銥(Ir)、鋨(Os)及其合金。在至少一個(gè)實(shí)施例中，接合層44是金層或金合金層?？梢允褂萌魏芜m合的工藝和材料來(lái)形成第二芯片300中的結(jié)構(gòu)，并且這些可以與第一芯片100中的形成類(lèi)似或相同。在至少一個(gè)實(shí)施例中，被用于形成第二凸塊結(jié)構(gòu)310的工藝和材料可以與第一凸塊結(jié)構(gòu)110的形成類(lèi)似或相同。參考圖5，實(shí)施接合工藝，通過(guò)接合層24和44將第一凸塊結(jié)構(gòu)110與第二凸塊結(jié)構(gòu)310接合來(lái)接合芯片100和300，并且由此形成具有無(wú)焊料接合結(jié)構(gòu)500的3D芯片堆疊件400。接合工藝可以包括帶有或不帶有超聲波輔助工藝的低溫和/或低壓接合工藝，在該接合工藝中不使用焊料和助焊劑材料以及焊料回流步驟。在至少一個(gè)實(shí)施例中，無(wú)焊料接合結(jié)構(gòu)500包括通過(guò)將接合層24與接合層44相連接而形成的、設(shè)置在保護(hù)層22和42之間的接合區(qū)域510。接合區(qū)域510是無(wú)焊料區(qū)域，該區(qū)域可以包括形成在接合層24和44中的至少一個(gè)中的貴金屬。在至少一個(gè)實(shí)施例中，區(qū)域510包括金或貴金屬。接合區(qū)域510具有大約或等于大約0.5μm的厚度。例如，接合區(qū)域510具有大于或等于大約1μm的厚度。3D芯片堆疊件400包括通過(guò)在金屬柱20和40之間連接接合層24和44而形成的無(wú)焊料接合結(jié)構(gòu)500。金屬柱20和40是分別從襯底10和30中突起的凸塊，該凸塊能夠?qū)崿F(xiàn)小間距結(jié)合并且保持接合高度。處在硬材料構(gòu)成的金屬柱20和24上的軟材料構(gòu)成的接合層24和44可以充當(dāng)粘合層并且提供良好的電接合強(qiáng)度并且可以由適合的厚度和粗糙度形成以減少可能的接合故障。與傳統(tǒng)的技術(shù)相比，使用貴金屬層作為接合層24和44的3D芯片堆疊件400可以通過(guò)干的、潔凈的、高生產(chǎn)能力的、高產(chǎn)量的芯片堆疊工藝形成。本發(fā)明的一些實(shí)施例涉及的是由適合的形貌形成的用于減小接合力的接合層24和44。在此將描述形成3D芯片堆疊件的方法。圖6-圖8是根據(jù)至少一個(gè)實(shí)施例制造3D芯片堆疊件的各個(gè)階段的截面圖，其中，類(lèi)似的標(biāo)號(hào)是指類(lèi)似的元件。參考圖6，第一芯片100的第一凸塊結(jié)構(gòu)110a的形成包括形成帶有隆 起24a的接合層24。在至少一個(gè)實(shí)施例中，接合層24具有分離的隆起24a，這些隆起可以設(shè)置在金屬柱20的頂面上方。在相鄰的隆起24a之間均有間隔，本發(fā)明未限制該間隔的尺寸。在至少一個(gè)實(shí)施例中，隆起24a可以由帶有光刻和蝕刻工藝的電鍍形成。在另一個(gè)實(shí)施例中，可以通過(guò)凸點(diǎn)接合工藝形成隆起24a。在形成金隆起的實(shí)例中，金引線(xiàn)球接合件被用于在金層上形成金球凸點(diǎn)，然后使用壓印工藝來(lái)平滑金球凸點(diǎn)的末端，從而形成金隆起。在使用貴金屬球凸點(diǎn)替代金隆起的情況下可以執(zhí)行相同的工藝。在至少一個(gè)實(shí)施例中，隆起24a的材料與接合層24的材料相同。在一些實(shí)施例中，隆起24a由不同于接合層24的材料的貴金屬材料形成。如圖7所示，帶有第一凸塊結(jié)構(gòu)100a的第一芯片100通過(guò)倒裝芯片接合與帶有第二凸塊結(jié)構(gòu)310a的第二芯片300相接合。在至少一個(gè)實(shí)施例中，第二凸塊結(jié)構(gòu)310a包括位于接合層44上的隆起44a?？梢允褂萌魏芜m合的工藝和材料來(lái)在第二芯片300中形成第二凸塊結(jié)構(gòu)310a，并且那些可以與形成第一芯片100中的第一凸塊結(jié)構(gòu)100a類(lèi)似或相同。在至少一個(gè)實(shí)施例中，用于形成第二凸塊結(jié)構(gòu)30a的隆起44a的工藝和材料與形成第一凸塊結(jié)構(gòu)110的隆起24a類(lèi)似或相同。參考圖8，通過(guò)接合層24和44以及隆起24a和44a實(shí)施接合工藝來(lái)接合芯片100和300，并由此形成了在其中具有無(wú)焊料接合結(jié)構(gòu)700的3D芯片堆疊件600。該接合工藝可以包括帶有或不帶有超聲波輔助工藝的低溫和/或低壓接合工藝，其中，在該接合工藝中不使用焊料和助焊劑材料。在至少一個(gè)實(shí)施例中，無(wú)焊料接合結(jié)構(gòu)700包括無(wú)焊料接合區(qū)域710，該區(qū)域通過(guò)使具有隆起24a的接合層24與具有隆起44a的接合層44相連接而形成并且處在保護(hù)層22和42之間。接合區(qū)域710可以包括形成在接合層24和44和/或隆起24a和44a中的貴金屬。在至少一個(gè)實(shí)施例中，無(wú)焊料接合區(qū)域710包括金或貴金屬。無(wú)焊料接合區(qū)域710具有大約或等于大約0.5μm的厚度。例如，接合區(qū)域510具有大于或等于大約1μm的厚度。在至少一個(gè)實(shí)施例中，接合區(qū)域710另外包括凸出區(qū)域720，該區(qū)域是接合區(qū)域710橫向地延伸從而從凸塊結(jié)構(gòu)110a和310a的外側(cè)壁凸出的部分。凸出區(qū)域720可以橫向地延伸從而從保護(hù)層22和42的外側(cè)壁S1和S2凸 出。在至少一個(gè)實(shí)施例中，凸出區(qū)域720的橫向尺寸W大于或等于大約0.5μm。例如，橫向尺寸W大約或等于1μm。在一些實(shí)施例中，橫向尺寸W大約或等于2μm。本發(fā)明的一些實(shí)施例涉及的是由焊盤(pán)區(qū)域14上方的合適形貌形成的接合層24和44，從而降低焊點(diǎn)高度(stand-offheight)以及形成較薄的芯片堆疊件。在此將描述形成3D芯片堆疊件的方法。圖9-圖11是根據(jù)至少一個(gè)實(shí)施例形成3D芯片堆疊件的各個(gè)階段的截面圖，其中，類(lèi)似的參考標(biāo)號(hào)涉及了類(lèi)似的元件。參考圖9，在第一芯片100中，省略了形成金屬柱20的步驟，并且在UBM層18上直接形成了保護(hù)層22，然后形成帶有隆起24a的接合層24。第一芯片100包括高度減小的第一凸塊結(jié)構(gòu)110b。如圖10中所示，具有第一凸塊結(jié)構(gòu)110b的第一芯片100通過(guò)倒裝芯片接合與具有第二凸塊結(jié)構(gòu)310b的第二芯片300接合，其中在凸塊結(jié)構(gòu)110b和310b中不形成金屬柱。在至少一個(gè)實(shí)施例中，第二凸塊結(jié)構(gòu)310b包括直接形成在UBM層38上的保護(hù)層42，然后形成帶有隆起44a的接合層44。可以使用任何適合的工藝和材料在第二芯片300中形成第二凸塊結(jié)構(gòu)310b，并且那些可以與在第一芯片100中形成第一凸塊結(jié)構(gòu)110b類(lèi)似或相同。參考圖11，通過(guò)凸塊結(jié)構(gòu)110b和310b實(shí)施接合工藝以接合芯片100和300，并且由此形成了其中具有無(wú)焊料接合結(jié)構(gòu)900的3D芯片堆疊件800。該接合工藝可以包括帶有或不帶有超聲波輔助工藝的低溫和/或低壓接合工藝，其中，在該接合工藝中不使用焊料和助焊劑材料。在至少一個(gè)實(shí)施例中，無(wú)焊料接合結(jié)構(gòu)900包括無(wú)焊料接合區(qū)域910，該區(qū)域通過(guò)將帶有隆起24a的接合層24與帶有隆起44a的接合層44連接而形成并且處于保護(hù)層22和42之間。接合區(qū)域910可以包括形成在接合層24和44和/或隆起24a和44a中的貴金屬。由于金屬柱不形成在芯片100和300中，所以減小了3D芯片堆疊件800中的第一芯片100和第二芯片300之間的焊點(diǎn)高度H(也可視作是鈍化層16和36之間的高度)。在至少一個(gè)實(shí)施例中，高度H小于或等于大約5μm。本發(fā)明的一些實(shí)施例涉及的是3D芯片堆疊件，該堆疊件具有保護(hù)芯片表面的密封環(huán)結(jié)構(gòu)。圖12-圖14是根據(jù)實(shí)施例的帶有密封結(jié)構(gòu)的3D芯片堆疊件的示意圖，其中，類(lèi)似的參考標(biāo)號(hào)是指類(lèi)似的元件。圖12A是根據(jù)至少一個(gè)實(shí)施例的密封結(jié)構(gòu)的俯視圖，而圖12B是根據(jù)圖12A中所示的至少一個(gè)實(shí)施例的具有密封結(jié)構(gòu)的3D芯片堆疊件的截面圖。在至少一個(gè)實(shí)施例中，在接合工藝中，在芯片100和300的至少一個(gè)外圍區(qū)域上形成有機(jī)材料，諸如，底部填充、環(huán)氧樹(shù)脂、聚酰亞胺或聚合物材料。在接合工藝之后，有機(jī)材料變成了3D芯片堆疊件1000A中的密封環(huán)結(jié)構(gòu)200。在至少一個(gè)實(shí)施例中，密封環(huán)結(jié)構(gòu)200形成在芯片100和300之間的空間的外圍區(qū)域上。密封環(huán)結(jié)構(gòu)200能夠保護(hù)芯片表面并且能夠防止水汽和/或顆粒進(jìn)入芯片表面，由此能夠解決3D芯片堆疊件1000A中的可靠性問(wèn)題。圖13A是根據(jù)至少一個(gè)實(shí)施例的密封結(jié)構(gòu)的俯視圖，而圖13B是根據(jù)圖13A中所示的至少一個(gè)實(shí)施例的具有密封環(huán)結(jié)構(gòu)的3D芯片堆疊件的截面圖。除了芯片100和/或300的外圍區(qū)域，在芯片100和/或300的內(nèi)部區(qū)域上形成有機(jī)材料，從而將芯片分成多個(gè)區(qū)域。在至少一個(gè)實(shí)施例中，分隔的區(qū)域變成網(wǎng)格布局，并且每個(gè)分隔的區(qū)域包括多個(gè)凸塊結(jié)構(gòu)110或310。在接合工藝之后，有機(jī)材料變成3D芯片堆疊件1000B中的密封結(jié)構(gòu)220。在至少一個(gè)實(shí)施例中，密封結(jié)構(gòu)220包括第一密封結(jié)構(gòu)220a和第二密封結(jié)構(gòu)220b。第一密封結(jié)構(gòu)220a形成在芯片100和300之間的空間的外圍區(qū)域上。第二密封結(jié)構(gòu)220b形成在芯片100和300之間的空間的內(nèi)部區(qū)域上。在3D芯片堆疊件1000B中，第二密封結(jié)構(gòu)220b使第一組無(wú)焊料接合結(jié)構(gòu)1010a與第二組無(wú)焊料接合結(jié)構(gòu)1010b分隔。圖14是根據(jù)至少一個(gè)實(shí)施例的具有密封結(jié)構(gòu)的3D芯片堆疊件的截面圖。在至少一個(gè)實(shí)施例中，3D芯片堆疊件1000C包括至少一組通過(guò)接合兩個(gè)芯片100和300而成的芯片堆疊件。在至少一個(gè)實(shí)施例中，3D芯片堆疊 件1000C包括通過(guò)接合兩個(gè)芯片100A和300A而成的第一組芯片堆疊件，以及通過(guò)接合兩個(gè)芯片100B和300B而成的第二組芯片堆疊件，其中，這兩組芯片堆疊件通過(guò)無(wú)焊料接合結(jié)構(gòu)彼此相接合。有機(jī)材料形成在3D芯片堆疊件1000C的外側(cè)壁上，從而用作密封壁230。在至少一個(gè)實(shí)施例中，密封壁230形成在芯片100A和300A之間的空間周?chē)?或芯片100B和300B之間的空間周?chē)?，?或芯片100B和300A之間的空間周?chē)Ｃ芊獗?30可以連續(xù)的方式形成在堆疊的芯片100A、300A、100B和300B的外側(cè)壁上。在一些實(shí)施例中，3D芯片堆疊件1000C包括處在兩個(gè)相鄰的芯片之間的空間中的密封結(jié)構(gòu)240，用來(lái)分隔無(wú)焊料接合結(jié)構(gòu)1010a組和1010b組。根據(jù)一些實(shí)施例，一種器件包括第一芯片，該第一芯片與第二芯片接合。第一芯片包括位于第一襯底上面的第一凸塊結(jié)構(gòu)，而第二芯片包括位于第二襯底上面的第二凸塊結(jié)構(gòu)。第一芯片通過(guò)連接第一凸塊結(jié)構(gòu)和第二凸塊結(jié)構(gòu)而與第二芯片相接合，接合區(qū)域形成在第一凸塊結(jié)構(gòu)和第二凸塊結(jié)構(gòu)之間。該接合區(qū)域是包括了貴金屬的無(wú)焊料區(qū)域。根據(jù)一些實(shí)施例，一種器件包括第一芯片，該第一芯片與第二芯片接合。第一芯片包括第一半導(dǎo)體襯底、位于第一半導(dǎo)體襯底上面的第一金屬柱、位于第一金屬柱上面的第一保護(hù)層，以及位于第一保護(hù)層上面的第一接合層。第二芯片包括第二半導(dǎo)體襯底、位于第二半導(dǎo)體襯底上面的第二金屬柱、位于第二金屬柱上面的第二保護(hù)層，以及位于第二保護(hù)層上面的第二接合層。第一芯片通過(guò)將第一接合層與第二接合層相連接而與第二芯片相接合，無(wú)焊料接合區(qū)域形成在第一金屬柱和第二金屬柱之間。無(wú)焊料接合區(qū)域包括貴金屬。根據(jù)一些實(shí)施例，一種器件包括第一芯片，該第一芯片與第二芯片相接合。第一芯片包括位于第一鈍化層上面的第一金屬層、位于第一金屬層上面的第一保護(hù)層，以及位于第一保護(hù)層上面的第一接合層。第二芯片包括位于第二鈍化層上面的第二金屬化層、位于第二金屬化層上的第二保護(hù)層，以及位于第二保護(hù)層上面的第二接合層。第一接合層與第二接合層相連接，從而形成了無(wú)焊料接合區(qū)域，該區(qū)域具有大于或等于0.5μm的厚度。 第一鈍化層和第二鈍化層之間的高度小于或等于大約5μm。盡管詳細(xì)地示出了本發(fā)明并且參考本發(fā)明的實(shí)例、實(shí)施例對(duì)其進(jìn)行了描述，但本領(lǐng)域的技術(shù)人員將理解，本發(fā)明可以存在多種實(shí)施例變型。盡管已經(jīng)詳細(xì)地描述了實(shí)施例及其特征，但應(yīng)該理解，在不背離實(shí)施例的理念和范圍的條件下可以實(shí)現(xiàn)多種改變、替換和變化。上述方法實(shí)施例示出了示例性的步驟，但無(wú)需按照所示順序執(zhí)行這些步驟。根據(jù)本發(fā)明實(shí)施例的理念和范圍，可以對(duì)這些步驟進(jìn)行適當(dāng)?shù)奶砑?、替換、改變順序、和/或刪除。結(jié)合不同權(quán)利要求和/或不同實(shí)施例的實(shí)施例處在本發(fā)明的范圍內(nèi)，并且在閱讀了本發(fā)明后這些實(shí)施例對(duì)本領(lǐng)域的技術(shù)人員而言是顯而易見(jiàn)的。