專利名稱：包含傳導(dǎo)支撐基材的立體電子封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種電子封裝結(jié)構(gòu)，特別是關(guān)于一種包含傳導(dǎo)支撐基材的立 體電子封裝結(jié)構(gòu)，特定言之，是關(guān)于一種包含一傳導(dǎo)支撐底板可透過于封裝
單元兩側(cè)的電訊(signal)接點，達(dá)到多芯片堆疊(stmcking)目的封裝單元。
背景技術(shù)：
隨著電子產(chǎn)品功能與應(yīng)用急劇增加的需求，封裝技術(shù)亦繼續(xù)朝著超高密 度、微小型、單芯片到多芯片、二維尺度到三維尺度等方向發(fā)展，故目前出 現(xiàn)了較以往所見到的傳統(tǒng)封裝型態(tài)于設(shè)計上、制作上，以及材料應(yīng)用上截然 不同的先進封裝結(jié)構(gòu)(例如超高密度封裝形式)，例如晶圓級封裝、三維封裝； 多芯片封裝與系統(tǒng)級封裝(System In Package, SIP)。其中最理想的狀況為一個 硅芯片內(nèi)，能將所有的電路容納進去，即系統(tǒng)化芯片(System-On-Chip)。 然而，將逐漸復(fù)雜化的電路功能于一芯片內(nèi)，除了技術(shù)上有困難外，芯片會 增大，芯片制造工藝亦會復(fù)雜化，導(dǎo)致良率下降，成本上升；故與系統(tǒng)化芯 片技術(shù)比較，強調(diào)體積小、高頻、高速、生產(chǎn)周期短與低成本的系統(tǒng)化封裝 技術(shù)(system in package, SIP)為達(dá)成前述目標(biāo)，及整合具不同電路功能芯片的 較佳方法。根據(jù)應(yīng)用需求的不同可分為平面式的多芯片模塊(Multi Chip Module, MCM)，多芯片封裝(Multi Chip Package, MCP)，以及為了更有效率 地縮減封裝面積，而發(fā)展出具有多重芯片的立體堆疊式封裝結(jié)構(gòu)；進一步可 使用薄芯片以同時縮減堆疊封裝厚度與封裝體本身重量，而滿足先進封裝結(jié) 構(gòu)的輕薄短小需求。
中國臺灣專利公告號5431255中提出一種擴散式(fan-out type)晶圓級封 裝結(jié)構(gòu)及其制造工藝。如圖1,其中封裝膠體14位于芯片12的兩側(cè)與底部 基材20上方，于該芯片與封裝晶體上布有介電層圖案8用以定義導(dǎo)電層6
4的結(jié)構(gòu)，同時于封裝體上表面涂布具有保護功能的罩幕層4;于上述結(jié)構(gòu)中，
第一導(dǎo)電凸塊10可經(jīng)由導(dǎo)電層到達(dá)第二導(dǎo)凸塊18達(dá)到擴散輸入/輸出的目
的。并且，該專利亦揭露前述封裝結(jié)構(gòu)的制造方式，包括 一基板，并涂布
罩幕層(載體)于前述基板之上；圖案化罩幕層用以暴露部份該基板，以及形 成導(dǎo)電圖案于部份罩幕層圖案及暴露的基板上；形成介電圖案于罩幕層；導(dǎo) 電層圖案的上并曝露部份的上述導(dǎo)電層圖案；以第一導(dǎo)電凸塊將芯片連接于 上述被暴露的導(dǎo)電層圖案，形成電訊連接；形成封裝膠體于上述芯片上，再 去除上述基板；形成第二導(dǎo)電凸塊定位于被暴露出的上述導(dǎo)電圖案，及沿切 割線16以切割方式分離封裝單元體。此發(fā)明提供一種具輸入/輸出擴散特性 的晶圓型態(tài)封裝結(jié)構(gòu)，然而此封裝結(jié)構(gòu)并不具有可堆疊性，無法滿足系統(tǒng)化 封裝技術(shù)的需求。美國專利字號6288905中，揭露一種利用圖案化金屬層達(dá) 到具輸入/輸出擴散特性的電子封裝結(jié)構(gòu)100，參考圖2;此封裝結(jié)構(gòu)包括 圖案化的金屬層110;具熱塑或熱固特性的介電層120;導(dǎo)通孔導(dǎo)體132a與 132b;底膠146;電子元件140、導(dǎo)體114a與114b頂部有一金屬層112; — 導(dǎo)通孔導(dǎo)體132a與132b上則有一層金屬層134a與134b。上述封裝結(jié)構(gòu)為 位于一電子裝置140上，并以導(dǎo)電塊142a與142b與相對應(yīng)的金屬層132a 與132b連接。此發(fā)明中的電子元件信號傳遞，可利用前述具導(dǎo)電性的導(dǎo)通孔 與封裝結(jié)構(gòu)表面的圖案化金屬層連接，同時此具圖案化的金屬層，亦于制造 過程中提供支撐封裝結(jié)構(gòu)的功用；然而此封裝結(jié)構(gòu)亦不具有可堆疊的特性， 同時電子元件與金屬層間除導(dǎo)通孔外，具有一介電材料阻隔，電子元件所產(chǎn) 生的熱能不易循該途徑向封裝體外部排除。
因此，鑒于系統(tǒng)整合的多微電子元件堆疊電子封裝將成為微電子、高頻 通訊或致動傳感器等電子結(jié)構(gòu)模塊的趨勢。并且為減低堆疊封裝的技術(shù)成本， 與達(dá)成封裝體積微小化的目的，發(fā)展出一種高密度；高可靠度，同時設(shè)計、 組裝可依據(jù)應(yīng)用需求功能作適當(dāng)彈性調(diào)整的多微電子元件封裝結(jié)構(gòu)，實為當(dāng) 前急需解決的問題。
發(fā)明內(nèi)容
鑒于前述先前技術(shù)的缺失及具系統(tǒng)整合的多微電子元件堆疊電子封裝將 成為微電子，高頻通訊或致動傳感器等電子構(gòu)裝模塊的趨勢，本發(fā)明具有以 下的目的
本發(fā)明提出一種電子封裝結(jié)構(gòu)，其目的在于提供一種多重微電子元件的 晶圓級封裝單元體，其上下表面具連接電路圖案可依應(yīng)用環(huán)境與功能的需求， 彈性進行單或復(fù)數(shù)個堆疊組裝微小化封裝結(jié)構(gòu)，以減少電訊傳遞路徑與時間， 而提升此堆疊封裝模塊的工作頻率與效能。
本發(fā)明的另一 目的在于提出一種電子封裝結(jié)構(gòu)，其封裝單元體皆于晶圓 或基材上批次制作完成，可降低單一封裝單元體的制作成本。
本發(fā)明的另一目的在于提供一種電子封裝結(jié)構(gòu)，其利用具導(dǎo)電特性的支 撐底板提供電子元件的電訊傳遞，該支撐底板可作為所承載的電子元件的接 地端，提高該電子元件的電氣特性。同時，該支撐底板亦為熱的良導(dǎo)體，可 有效使由電子元件所產(chǎn)生且積聚于封裝體內(nèi)部的熱能，循該底板排至封裝體 外部，提高封裝結(jié)構(gòu)的可靠度。
為達(dá)成前述目的，本發(fā)明所提出的電子封裝結(jié)構(gòu)，包含有單或復(fù)數(shù)個具 有導(dǎo)電特性的支撐板。單或復(fù)數(shù)個電子元件，布于前述支撐底板的表面，該 支撐底板的面積可大于、等于或小于該電子元件的面積。單或復(fù)數(shù)個填充區(qū) 域，形成于前述電子元件四周，于該填充區(qū)域內(nèi)具有單或復(fù)數(shù)個導(dǎo)通孔，且 于該導(dǎo)通孔內(nèi)或孔壁填充具有導(dǎo)電特性的材料，使該填充區(qū)域的表面與前述 的支撐底板形成電訊連接。單或復(fù)數(shù)個電訊接點，形成于前述電子封裝結(jié)構(gòu) 的單側(cè)或雙側(cè)。且該電訊接點所分布的表面面積可大于、等于或小于前述的 電子元件上表面的面積。單或復(fù)數(shù)個電訊通道，形成于前述電子封裝結(jié)構(gòu)的 單側(cè)或雙側(cè)，且分別連接于前述的電訊接點，使該電訊通道與前述的電子元 件內(nèi)部電路形成通路。復(fù)數(shù)個固著結(jié)構(gòu)，形成于前述的電訊接點。
通過下面的描述以及附加圖式，可對本發(fā)明的較佳具體實施例有更多了 解。其中-
圖1為現(xiàn)有擴散式晶圓級封裝結(jié)構(gòu)。
圖2為現(xiàn)有利用圖案化金屬層達(dá)到輸入/輸出擴散特性的電子封裝結(jié)構(gòu)。
圖3a為本發(fā)明的第一實施例，為封裝單元截面圖。
圖3b為對應(yīng)圖3a，本發(fā)明的第一實施例的第一種底視圖。
圖3c為對應(yīng)圖3a，本發(fā)明的第一實施例的第二種底視圖。
圖3d為對應(yīng)圖3a，本發(fā)明的第一實施例的第三種底視圖。
圖4為本發(fā)明的第二實施例，為利用本發(fā)明的封裝單元進行第一形式堆
疊封裝的截面示意圖。
圖5為本發(fā)明的第三實施例，為利用本發(fā)明的封裝單元進行第二形式堆
疊封裝的截面示意圖。
圖6為本發(fā)明的第四實施例，為利用本發(fā)明的封裝單元進行第三形式堆
疊封裝的截面示意圖。
圖7為本發(fā)明的第五實施例，為利用本發(fā)明的封裝單元進行第四形式堆
疊封裝的截面示意圖。
圖8為本發(fā)明的第六實施例，為利用本發(fā)明的封裝單元進行第五形式堆
疊封裝的截面示意圖。 附圖標(biāo)號
罩幕層4 導(dǎo)電層6 介電層圖案8 第一導(dǎo)電凸塊IO 芯片12 封裝膠體14
切割線16 第二導(dǎo)凸塊18 膠帶20 圖案化的金屬層110 金屬層112 導(dǎo)體114a導(dǎo)體114b介電層120
導(dǎo)通孔130導(dǎo)通孔導(dǎo)體132a
導(dǎo)通孔導(dǎo)體132b金屬層134a
金屬層134b導(dǎo)電塊142a
導(dǎo)電塊142b導(dǎo)電塊144
電子元件140底膠146
第一封裝單元體300第一電子元件301
接觸墊302固著結(jié)構(gòu)303
第一內(nèi)導(dǎo)線層304第二內(nèi)導(dǎo)線層305
第一導(dǎo)通孔306第一覆蓋層307
第二覆蓋層308第一電路保護層309
填充物310第二導(dǎo)通孔311
第二電路保護層314接合層316
第三導(dǎo)通孔319支撐底板320
第一電訊通道320a第二電訊通道320b
第一電訊接點320c第二電訊接點320d
第三電訊接點320e絕緣層323
第一電訊接點保護層324第四電訊接點325
第t電訊接點保護層326基板401
電訊接點402固著結(jié)構(gòu)403
第一封裝單元體410第二封裝單元體420
基板501電訊接點502
固著結(jié)構(gòu)503接合材料504
接合材料505第一封裝單元體510
第二封裝單元體520第三封裝單元體530
第四封裝單元體540基板601第一電訊傳遞固著結(jié)構(gòu)602第二電訊固著結(jié)構(gòu)603電訊接點604第一電子元件605
支撐底板606第二電訊通道607
第二電子元件608第三電子元件609
第一封裝單元體610固著結(jié)構(gòu)611
固著結(jié)構(gòu)612第二封裝單元體620
第三封裝單元體630基板701
固著結(jié)構(gòu)702固著結(jié)構(gòu)703
第一電訊接點704第二電訊接點705
第一電訊通道706第二電訊通道707
第一電子裝置708第一封裝單元體710
第二封裝單元體720基板801
第一封裝單元體810第一電子元件811
第二封裝單元體820第二電子元件821
第三電子元件822第三封裝單元體830
第四電子元件831第五電子元件832
第四封裝單元體840第六電子元件84具體實施例方式
本發(fā)明的前述與其它目的、特征以及優(yōu)點，將通過下文中參照圖示的較 佳實施例的詳細(xì)說明更加明確。
本發(fā)明揭露一種電子封裝結(jié)構(gòu)。詳言之，本發(fā)明提供一種具導(dǎo)電特性支 撐底板的封裝單元，此封裝單元可通過兩側(cè)的電訊接點達(dá)到多芯片堆疊的目 的。該發(fā)明的實施例詳細(xì)說明如下，唯所述的較佳實施例僅供說明，并非用 以限定本發(fā)明。
圖3a為本發(fā)明的封裝單元截面圖，此第一封裝單元體300利用支撐底板 320作為結(jié)構(gòu)骨架，該具導(dǎo)電特性的支撐底板320，可為銅、鎳、鐵、鋁、鈷、金或以上金屬材料合金或他種導(dǎo)電性的材料組合。于支撐底板上利用接合層
316與第一電子元件301接合，此電子元件可為主動電子元件、被動電子元 件、感測元件、測試元件、微機電芯片或以上電子元件的組合。利用填充物 310將第一電子元件301周圍進行填充，該填充物310可為具有熱塑或熱固 特性材料組成，且其上平面接近第一電子元件301的上平面。于該填充區(qū)域 內(nèi)具有第二導(dǎo)通孔311，且于內(nèi)部或孔壁填充具導(dǎo)電特性的材料，使填充物 310的表面與前述的支撐板320形成電訊連接；第二導(dǎo)通孔311內(nèi)部所填充 的導(dǎo)電金屬可為錫、銀、金、鋁、鈹、銅、鎳、銠、鎢或以上金屬材料合金 或他種具導(dǎo)電性的材料組合。利用第一覆蓋層307提供平整表面，其上的第 一內(nèi)導(dǎo)線層304，以濺鍍、電鍍或其它適合方式形成，并可將位于接觸墊302 的電路信號重新分布;第一電子元件301內(nèi)的電路信號可由該一 內(nèi)導(dǎo)線層304 與前述的第二導(dǎo)通孔311相連通，亦可與以第二覆蓋層308所定義出的第一 導(dǎo)通孔306相連通，將電路信號傳遞至第二內(nèi)導(dǎo)線層305。第二內(nèi)導(dǎo)線層305 用以再次重新分布位于第一導(dǎo)通孔306的電路信號；第一電路保護層309位 于第二內(nèi)導(dǎo)線層305及第二覆蓋層308的上表面，用以保護第二內(nèi)導(dǎo)線層 305，并形成第四電訊接點325于第一封裝單元體300的上表面。
前述第一封裝單元體300的支撐底板320因具導(dǎo)電特性，故亦可于該支 撐底板320定義出第一電訊通道320a、第二電訊通道320b于封裝結(jié)構(gòu)的下 表面；絕緣層323可填充于電訊通道間，確保不同電路信號間獨立性，并由 第二電路保護層314定義位于第一封裝單元體300下表面的第一電訊接點 320c。由前面敘述可知，第一封裝單元體300可具有單或復(fù)數(shù)個電訊接點 320c、 325形成于該電子封裝結(jié)構(gòu)的單側(cè)或雙側(cè)，且該電訊接點所分布的表 面積可大于前述的第一電子元件301上表面面積，達(dá)到擴散輸入/輸出目的。 第一與第二電訊接點保護層324、 326可涂布于前述的第一電訊接點320c或 第四電訊接點325以于第一封裝單元體300尚未進行堆疊前電訊保護材料； 可進行電訊傳遞的固著結(jié)構(gòu)303形成于前述的電訊接點保護層324、 326上，用以連接第一封裝單元體300與其它電子設(shè)備間的電路信號。
前述第一封裝單元體300的一種制造程序為將第一電子元件301的背 面固定于支撐底板320;利用網(wǎng)版印刷、模板印刷、滾筒式涂布、噴墨涂布、 貼合、微影技術(shù)或其它適合方式形成填充物；利用如機械鉆孔、激光鉆孔、 干濕式蝕刻或其它適合方式，于填充物310部份定義出第二導(dǎo)通孔311的位 置，并于內(nèi)部或孔壁填充導(dǎo)電材料；利用如機械加工、干濕式蝕刻、激光鉆 孔或其它適合方式，使第一電訊通道320a及第二電訊通道320b形成于該支 撐底板320上，并填充絕緣層323于電訊通道間，確保不同電路信號間的獨 立性；利用網(wǎng)版印刷、模板印刷、微影技術(shù)或其它適合方式形成第二電路保 護層314并定義第一電訊接點320c的位置。
利用圖案化制造工藝依序形成第一覆蓋層307、第一內(nèi)導(dǎo)線層304、第二 覆蓋層308以及第二內(nèi)導(dǎo)線層305，接續(xù)利用網(wǎng)版印刷，模板印刷、微影技 術(shù)或其它適合方式形成第一電路保護層309，并于第一電訊接點320c所對應(yīng) 的位置定義第四電訊接點325;最后利用網(wǎng)版印刷、模板印刷、滾筒式涂布、 噴墨涂布、微影技術(shù)或其它適合方式，形成第二電訊接點保護層326于第一 電訊接點320c的上表面，以及第一電訊接點保護層324于第四電訊接點325 的上表面。經(jīng)由上述的一種制造程序，可完成本發(fā)明所提出的具導(dǎo)電特性支 撐底板的立體堆疊封裝結(jié)構(gòu)；前述的較佳實施例結(jié)構(gòu)與制造工藝僅供說明支 用，并非用以限定本發(fā)明。
圖3b為對應(yīng)圖3a，本發(fā)明的封裝單元的第一可能底視圖，為便于說明， 此圖中忽略圖3a中第二電路保護層314以及第二電訊接點保護層326。支撐 底板320經(jīng)圖案化制造工藝后，形成第一電訊通道320a、第二電訊通道320b 并于該電訊通道周圍填充絕緣層323;位于支撐底板另一側(cè)的第一電子元件 301于圖中以虛線表示，第一電子元件301的電路信號可通過第二導(dǎo)通孔311 傳遞至支撐底板320，再通過定義于底板上的電訊通道將電訊連通至第一電 訊接點320c、第二電訊接點320d或第三電訊接點320e 。由圖案化支撐底板320所產(chǎn)生的電訊接點可以如第一電訊接點320c作為傳遞第二導(dǎo)通孔311信 號的接點；亦可如第二電訊接點320d，并不具有信號傳遞功能，而成為往后 封裝體中非電訊傳遞固著結(jié)構(gòu)擺放位置；又可如第三電訊接點320e ，直接 傳遞該圖案化接點所連通導(dǎo)通孔的電路信號。支撐底板320經(jīng)圖案化后，亦 可作為導(dǎo)通孔311間電訊傳遞媒介，如第二電訊通道320b所示。該支撐底板 320可直接與第三導(dǎo)通孔319連接，導(dǎo)通孔319可為第一電子元件301中接 地信號傳遞通道，藉此設(shè)計，支撐底板320成為第一電子元件301接地端， 可有效提高第一封裝單元體300電氣特性。
圖3c為對應(yīng)圖3a，本發(fā)明的封裝單元的第二可能底視圖，為便于說明， 該圖忽略圖3a中第二電路保護層314以及第二電訊接點保護層326。支撐底 板320經(jīng)圖案化制造工藝后，僅保留電訊通路部份，如第一電訊通道320a、 第二電路通道320b、支撐底板320背面為填充物310。因僅保留支撐底板320 具有電訊通路部份材料，故裸露內(nèi)部的接合層316，此方式的優(yōu)點為第一電 子元件301仍可通過第二導(dǎo)通孔傳遞信號至第一 電訊通道320a或第二電路通 道320b，同時圖案化后的支撐底板320可提供如散熱鰭片功能，進一步強化 第一封裝單元體300熱驅(qū)散特性。
圖3d為對應(yīng)于圖3a，本發(fā)明的封章單元的第三可能底視圖。第二電路 保護層314覆蓋于支撐底板320上，給予前述位于支撐底板上的電訊通道適 當(dāng)保護，并定義出一第一電訊接點320c、第二電訊接點320d的位置，形成 本發(fā)明所提出的具多重微電子元件的晶圓級封裝單元體；前述的較佳實施例 結(jié)構(gòu)只做一說明，并非用于限制本發(fā)明。
圖4為本發(fā)明的第二實施例，為利用本發(fā)明的封裝單元，進行第一形式 堆疊封裝的截面示意圖。第一封裝單元體410與第二封裝單元體420于上下 兩側(cè)相對應(yīng)位置接具有電訊接點；例如用具電訊傳遞的固著結(jié)構(gòu)403與基板 上電訊接點402連接，可使第一封裝單元體410，第二封裝單元體420以及 基板401形成電訊導(dǎo)通，進而達(dá)成堆疊封裝的目的。圖5為本發(fā)明的第三實施例，為利用本發(fā)明的封裝單元進行第二形式堆 疊封裝的截面示意圖。第一封裝單元體510、第二封裝單元體520、第三封裝 單元體530，可與不同大小的第四封裝單元體540進行堆疊并組裝于基板501 上，其中基板上包含電訊接點502與固著結(jié)構(gòu)503連接；封裝單元間電訊傳 遞方式除可使用具電訊傳遞的固著結(jié)構(gòu)503外，亦可例用具電訊傳遞的接合 材料505;同時為提高封裝結(jié)構(gòu)整體的可靠度，接合材料504可施加于具電 訊傳遞的固著結(jié)構(gòu)503周圍，用以增加固著結(jié)構(gòu)的強度。
圖6為本發(fā)明的第四實施例，為利用本發(fā)明的封裝單元進行第三形式堆 疊封裝的截面示意圖。第一封裝單元體610除可利用第一電訊傳遞固著結(jié)構(gòu) 602，進行單一封裝單元間的堆疊及與基板601上第一電子元件605電訊連通 外(如圖4);亦可以利用第二電訊固著結(jié)構(gòu)603連接來自較小尺寸的第二 封裝單元體620與第三封裝單元體630的電路信號，及利用基材上導(dǎo)電體 604，與基材連接；此第四實施例中，位于第一封裝單元體610的支撐底板 606可形成第二電訊通道607，該第二電訊通道607并不傳遞來自第一電子元 件的信號，而提供一傳輸通道可使第二電子元件608及第三電子元件609， 經(jīng)由第三具電訊傳遞的固著結(jié)構(gòu)611、第四具電訊傳遞的固著結(jié)構(gòu)612與第 二電訊通道607，進行彼此間的信號傳遞與連通。前述的較佳實施例結(jié)構(gòu)只 做一說明，并非用以限定本發(fā)明。
圖7為發(fā)明的第五實施例，為利用本發(fā)明的封裝單元與未經(jīng)封裝的電子 元件，進行第四形式堆疊封裝的截面示意圖?；?01上連接第一封裝單元 體710，該第一封裝單元體710上承載第二封裝單元體720與第一電子裝置 708，該裝置可為他種形式的封裝單元，亦可以是任意現(xiàn)有未經(jīng)封裝的電子元 件；進行封裝體堆疊時可使用多種不同尺寸的固著結(jié)構(gòu)傳遞封裝體間的電路 信號，如圖適中的較大第二具電訊傳遞的固著結(jié)構(gòu)703與第一電訊接點704 相接；較小的第一具電訊傳遞的固著結(jié)構(gòu)702與第二電訊接點705相接；第 二封裝單元體720與第一電子裝置708間的電路信號可由第一電訊通道706進行傳遞。
圖8為本發(fā)明的第六實施例，為利用本發(fā)明的封裝單元與他種封裝單元 或電子元件，進行第五形式堆疊封裝的上視圖。于基板801上例用具電訊傳 遞的固著結(jié)構(gòu)(圖8中未標(biāo)示)，使第一封裝單元體810固著于基板801;第一 封裝單元體810上方，以具有電訊傳遞的固著結(jié)構(gòu)(圖8中未標(biāo)示)連接第二 封裝單元體820、第三封裝單元體830以及第四封裝單元體840;該堆疊式封 裝中，包含位于第一封裝單元體810中的第一電子元件811、為于第二封裝 單元體820中的第二電子元件821與第三電子元件822、位于第三封裝單元 體830中的第四電子元件831與第五電子元件832、以及位于第四封裝單元 體840中的第六電子元件841，共六種電子元件；利用本發(fā)明所提出的具導(dǎo) 電性支撐底板的封裝單元，以該封裝單元兩側(cè)的電訊接點達(dá)到多芯片堆疊的 目的，并可視該六電子元件的電連信號依照實際應(yīng)用需求形成通路。
本發(fā)明以較佳實施例說明如上，然其并非用以限定本發(fā)明所主張的專利 權(quán)利范圍。其專利保護范圍當(dāng)視權(quán)利要求范圍及其等同領(lǐng)域而定。凡熟悉此 領(lǐng)域的技術(shù)者，在不脫離本專利精神或范圍內(nèi)，所作的更動或潤飾，均屬于 本發(fā)明所揭示精神下所完成的等效改變或設(shè)計，且應(yīng)包含在權(quán)利要求范圍內(nèi)。
權(quán)利要求
1. 一種電子封裝結(jié)構(gòu)，其特征在于，所述的電子封裝結(jié)構(gòu)至少包含一導(dǎo)電支撐底板；一電子元件，裝置于所述的支撐底板，其中所述的支撐底板的面積可大于、等于或小于所述的電子元件；一填充區(qū)域，形成于所述的電子元件四周，于所述的填充區(qū)域內(nèi)具至少一導(dǎo)通孔，且于所述的導(dǎo)通孔內(nèi)或孔壁填充具導(dǎo)電特性的材料，使所述的填充區(qū)域的表面與前述的支撐底板形成電訊連接一電訊接點，形成于所述的電子封裝結(jié)構(gòu)的至少一側(cè)，且所述的電訊接點表面積可大于、等于或小于所述的電子元件上表面面積；一電訊通道，形成于所述的電子封裝結(jié)構(gòu)的至少一側(cè)，且分別與前述的電訊接點連接，使所述的電訊通道與所述的電子元件內(nèi)部電路形成通路。
2. 如權(quán)利要求1所述的電子封裝結(jié)構(gòu)，其特征在于，其中所述位于所述 的填充區(qū)域的所述的導(dǎo)通孔用以使所述的電子封裝結(jié)構(gòu)兩側(cè)進行電訊傳遞。
3. 如權(quán)利要求l所述的電子封裝結(jié)構(gòu)，其特征在于，其中所述具有導(dǎo)電 特性的所述的支撐底板，為一熱良導(dǎo)體，具有導(dǎo)熱特性；又所述的支撐底板 與所述的電子元件連接，形成接地端。
4. 如權(quán)利要求1所述的電子封裝結(jié)構(gòu)，其中所述具有導(dǎo)電特性的所述的 支撐底板，可為銅、鎳、鐵、鋁、鈷、金或以上金屬材料合金或他種具導(dǎo)電 性的材料組合。
5. 如權(quán)利要求l所述的電子封裝結(jié)構(gòu)，其特征在于，其中所述的導(dǎo)通孔 內(nèi)部所填充的導(dǎo)電金屬為錫、銀、金、鋁、鈹、銅、鎳、銠、鎢或以上金屬 材料合金或他種具導(dǎo)電性的材料組合。
6. 如權(quán)利要求l所述的電子封裝結(jié)構(gòu)，其特征在于，其中所述的電訊接 點，其上利用網(wǎng)版印刷、模板印刷、滾筒式涂布、噴墨涂布、貼合、微影技術(shù)或其它適合方式形成電訊接點保護層。
7. 如權(quán)利要求l所述的電子封裝結(jié)構(gòu)，其中所述的填充區(qū)域，可為具有 熱塑性或熱固性的材料組成，所述的填充區(qū)域利用網(wǎng)版印刷、模板印刷、滾 筒式涂布、噴墨涂布、貼合、微影技術(shù)或其它適合方式形成。
8. —種具有復(fù)數(shù)個封裝單元體的立體堆疊電子封裝結(jié)構(gòu)，其特征在于，所述的具有復(fù)數(shù)個封裝單元體的立體堆疊電子封裝結(jié)構(gòu)至少包含 復(fù)數(shù)個導(dǎo)電支撐底板；復(fù)數(shù)個電子元件，布于所述的支撐底板的表面，所述的支撐底板的面積可大于、等于或小于所述的電子元件的面積；復(fù)數(shù)個填充區(qū)域，形成于所述的電子元件四周，于所述的填充區(qū)域內(nèi)具 有復(fù)數(shù)個導(dǎo)通孔，且于所述的導(dǎo)通孔內(nèi)或孔壁填充具導(dǎo)電特性的材料，使所 述的填充區(qū)域的表面與前述的支撐底板形成電訊連接復(fù)數(shù)個電訊接點，形成于所述的電子封裝結(jié)構(gòu)的至少一側(cè)，且所述的電 訊接點表面積可大于、等于或小于前述的電子元件上表面面積；復(fù)數(shù)個電訊通道，形成于所述的電子封裝結(jié)構(gòu)的至少一側(cè)，且分別連接 于前述的電訊接點，使所述的電訊通道與所述的電子元件內(nèi)部電路形成通路；復(fù)數(shù)個固著結(jié)構(gòu)，形成于所述的電訊接點上。
9. 如權(quán)利要求8所述的具有復(fù)數(shù)個封裝單元體的立體堆疊電子封裝結(jié) 構(gòu)，其特征在于，其中所述的固著結(jié)構(gòu)，為錫、銀、金、鋁、鈹、銅、鎳、 銠、鎢或以上金屬材料合金或他種具導(dǎo)電性的材料組合。
10. 如權(quán)利要求8所述的具有復(fù)數(shù)個封裝單元體的立體堆疊電子封裝結(jié) 構(gòu)，其中所述的固著結(jié)構(gòu)，所述的結(jié)構(gòu)周圍填充不具導(dǎo)電性的接合材料，輔 助前述封裝單元體的堆疊接合。
全文摘要
本發(fā)明提出一種包含傳導(dǎo)支撐基材的立體電子封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)可通過兩側(cè)電訊接點達(dá)到多芯片堆疊目的。該封裝結(jié)構(gòu)可于晶圓或基材上批次制作，故可降低單一封裝單元體制作成本。并且利用具導(dǎo)電性支撐底板提供電子元件電訊傳遞，該支撐底板可作為所承載電子元件的接地端，提高該電子元件電氣特性。又該支撐底板亦為熱良導(dǎo)體，可有效使由電子元件所產(chǎn)生且積聚于封裝體內(nèi)部熱能，循環(huán)該底板排至封裝體外部，提高封裝體可靠度。
文檔編號H01L23/488GK101471313SQ200710300449
公開日2009年7月1日 申請日期2007年12月27日 優(yōu)先權(quán)日2007年12月27日
發(fā)明者周展延, 江國寧, 游明志, 袁長安 申請人:育霈科技股份有限公司