專利名稱：形成包括槽和槽內的傳導結構的電子器件的方法
技術領域：
本公開內容涉及電子器件和形成電子器件的方法，且更具體地說，涉及包括槽和
槽內的傳導結構的電子器件以及形成該電子器件的方法。
背景技術：
金屬氧化物半導體場效應晶體管(M0SFET)是一種常見類型的功率轉換器件。 MOSFET包括源極區(qū)、漏極區(qū)、在源極區(qū)和漏極區(qū)之間延伸的溝道區(qū)以及鄰近溝道區(qū)設置的 柵極結構(gate structure)。柵極結構包括鄰近溝道區(qū)設置并通過薄電介質層與溝道區(qū)間 隔開的柵極電極層。 當MOSFET處于導通狀態(tài)時，電壓施加到柵極結構以在源極區(qū)和漏極區(qū)之間形成 導電溝道區(qū)，這允許電流流過此器件。在閉合狀態(tài)，施加到柵極結構的任何電壓都足夠低以 至于導電溝道無法形成，并且因此電流無法發(fā)生。在閉合狀態(tài)期間，此器件必須支持在源極 區(qū)和漏極區(qū)之間的高電壓。 在優(yōu)化MOSFET的性能時，設計者經(jīng)常面臨對器件參數(shù)性能的權衡。明確地說，可 利用的器件結構或制作方法的選擇可提高一個器件參數(shù)，但同時，這樣的選擇可能會降低 一個或多個其他器件參數(shù)。例如，提高MOSFET的電阻(RDS。N)的可利用的結構和方法可降低 擊穿電壓(BVDSS)，并增加MOSFET內的區(qū)之間的寄生電容。
通過舉例闡釋了各實施方式，且各實施方式并不受限于附圖。 圖l包括工件的一部分的截面圖的圖示，工件包括下面摻雜區(qū)(underlying doped region)、半導體層、墊層(pad layer)禾口停止層(stopping layer)。
圖2包括圖1的工件的-截面圖的圖示。 圖3包括圖2的工件的
圖4包括圖3的工件的
側壁摻雜區(qū)之后的截面圖的圖示
圖5包括圖4的工件的
圖6包括圖5的工件的-圖示。 圖7包括圖6的工件的-截面圖的圖示。 圖8包括圖7的工件的 圖的圖示。 圖9包括圖8的工件的 在半導體層內的阱區(qū)之后的截面圖的圖示。
一部分在形成延伸穿過半導體層至下面摻雜區(qū)的槽之后的
一部分在形成基本填充槽的傳導層之后的截面圖的圖示。 一部分在去除位于槽外部的一部分傳導層之后，且在形成
一部分在去除停止層之后的截面圖的圖示。 一部分在形成位于半導體層上方的多個層之后的截面圖的
一部分在形成表面摻雜區(qū)和延伸穿過多個層的開口之后的
一部分在形成絕緣側壁隔離物(sidespacer)之后的截面
一部分在形成位于工件的暴露表面之上的傳導層，并形成
圖10包括圖9的工件的一部分在形成傳導層的位于工件的暴露表面之上的剩余 部分之后的截面圖的圖示。 圖11包括圖10的工件的一部分在形成柵極電極之后的截面圖的圖示。 圖12包括圖11的工件的一部分在去除最上面絕緣層，截去絕緣側壁隔離物，且用
傳導填充材料填充柵極電極和傳導層之間的間隙之后的截面圖的圖示。 圖13包括圖12的工件的一部分在形成穿過夾層電介質層(interlevel
dielectric layer)和源極區(qū)的開口之后，且在形成阱接觸區(qū)之后的截面圖的圖示。 圖14包括圖13的工件的一部分在形成根據(jù)本發(fā)明實施方式的基本完整的電子器
件之后的截面圖的圖示。 圖15-17包括圖1的工件的一部分的截面圖的圖示，其中傳導結構形成在槽內，其 中傳導結構包括覆蓋在半導體襯底主表面上的升高部分。 圖18包括工件的一部分的截面圖的圖示，其中電子器件包括具有位于水平定向 摻雜區(qū)下方的補償區(qū)的功率晶體管。 技術人員應理解，附圖中的各元件被簡明且清晰地表示，且未必按比例繪制。例 如，圖中的一些元件的尺寸可能相對于其他元件被夸大，以有助于改善對本發(fā)明實施方式 的理解。
具體實施例方式
提供了下面結合附圖的描述以有助于理解此處公開的教導內容。下面的討論將著 重于教導內容的具體實施和各實施方式。提供了此著重點以有助于描述教導內容，且該著 重點并不應該被解釋成限制了教導內容的范圍或適用性。然而，其他教導內容當然可以被 利用在本應用中。 正如此處使用的，關于區(qū)或結構的術語"水平定向"和"垂直定向"，指的是其中電 流穿過這樣的區(qū)或結構的主方向。更明確地說，電流可按垂直方向、水平方向，或垂直方向 和水平方向的組合流過區(qū)或結構。如果電流按垂直方向或其中垂直分量大于水平分量的方 向的組合流過區(qū)或結構，那么這樣的區(qū)或結構將被稱為垂直定向。類似地，如果電流按水平 方向或其中水平分量大于垂直分量的方向的組合流過區(qū)或結構，那么這樣的區(qū)或結構將被 稱為水平定向。 術語"正常工作"和"正常工作狀態(tài)"指電子元件或器件設計為工作下的條件。條 件可從數(shù)據(jù)單表或其他關于電壓、電流、電容、電阻或其他電條件得到。因此，正常工作不包 括在超出其設計限度之外來操作電子元件或器件。 術語"包括(comprises)'，、"包括(comprising)'，、"包括(includes)，，，"包括 (including)"、"具有(has)"、"具有(having)"，或其任何其他變化形式都預期覆蓋非唯 一的包括。例如，包括一列特征的方法、物品或裝置不一定只限制到這些特征，而是可以 包括未明確列出的其他特征或這種方法、物品或裝置所固有的其他特征。進一步，除非 明確做出相反的表示，否則"或"指的是包括型的或(inclusive-or)，而不是排除型的或 (exclusive-or)。例如，條件A或條件B滿足下述條件中的任何一個A是真實的(或存在 的)而B是虛假的(或不存在的)，A是虛假的(或不存在的)而B是真實的(或存在的)， 以及A和B都是真實的(或存在的)。
5
而且，使用"一個(a)"或"一個(an)"被用于描述此處描述的各元件和各部件。 這樣做僅僅是為了簡便且給出了本發(fā)明的一般意義上的范圍。此描述應該被解讀為包括一 個或至少一個，且單數(shù)還包括復數(shù)，或者反之亦然，除非以其他方式清楚表明。例如，當在此 處描述單個項時，多于一個的項可以被用于替代單個項。類似地，當此處描述多于一個的項 時，單個項可以替換該多于一個的項。 相應于元素周期表內的列的族號使用"新標記法"協(xié)議，如CRCHandbook of Chemistry and Physics,81st Edition(2000-2001))中見到的。 除非另外做出界定，否則此處使用的所有的技術術語和科學術語與本發(fā)明所屬領 域的技術人員的通常理解是相同的意思。材料、方法和實施例僅僅是示例性的且不期望是 限制性的。就此處未描述的程度，有關特定材料和方法過程的許多細節(jié)是常規(guī)的，且可以見 于半導體領域和電子領域的教科書和其他來源。 圖1包括工件100的一部分的截面圖的圖示。工件IOO包括下面摻雜區(qū)102，該摻 雜區(qū)102是輕摻雜的或重摻雜的，n-型或p-型?；诖苏f明書的目的，重摻雜的預期意指 至少1019原子/cm3的峰值摻雜劑濃度，而輕摻雜的預期意指小于1019原子/cm3的峰值摻雜 劑濃度。下面摻雜區(qū)102可以是重摻雜襯底的一部分(例如重n-型摻雜片)，或可以是覆 蓋在相反傳導類型的襯底上或覆蓋位于襯底和包埋摻雜區(qū)(buried doped region)之間的 包埋絕緣層(無圖示)上的包埋摻雜區(qū)。在具體的實施方式中，下面摻雜區(qū)102可以包括 覆蓋在重摻雜的部分上的輕摻雜的部分，例如當覆蓋的半導體層104具有相反的傳導類型 時，以有助于提高接面擊穿電壓(junction breakdown voltage)。在實施方式中，下面摻 雜區(qū)102是用n-型摻雜劑重摻雜的，n_型摻雜劑諸如磷、砷、銻或其任意組合。在具體的 實施方式中，如果下面摻雜區(qū)102的擴散要保持為低，則下面摻雜區(qū)102包括砷或銻，且在 具體的實施方式中，下面摻雜區(qū)102包括銻，以降低半導體層104的形成過程中的除氣程度 (與砷相比)。 在圖1圖示的實施方式中，半導體層104覆蓋在下面摻雜區(qū)102上。半導體層104 具有主表面105。半導體層104可以包括第14族元素(即碳、硅、鍺或其任意組合)和關 于下面摻雜區(qū)102描述的任意摻雜劑或相反傳導類型的摻雜劑。在實施方式中，半導體層 104是輕摻雜的n-型或p-型外延硅層，其具有約0. 5微米到約5. 0微米的厚度范圍，且摻 雜濃度不大于約1016原子/cm3，且在另一實施方式中，摻雜濃度最少約1014原子/cm3。
墊層106和停止層108 (例如拋光停止層或刻蝕停止層)使用熱生長技術、沉積技 術或其組合形成在半導體層104上。墊層106和停止層108中的每個可包括氧化物、氮化 物、氧氮化合物或其任意組合。在實施方式中，墊層106與停止層108相比有不同的組成。 在具體實施方式
中，墊層106包括氧化物，而停止層108包括氮化物。 參考圖2，去除了半導體層104、墊層106和停止層108的部分以形成槽，如槽202， 槽從主表面105朝下面摻雜區(qū)102延伸。槽202可以是圖2所示的具有不同部分的單槽， 或槽202可包括多個不同的槽。槽202的寬度不是很寬，以至于隨后形成的傳導層不能夠 填充槽202。在具體的實施方式中，每個槽202的寬度至少約0. 3微米或約0. 5微米，且在 另一具體實施方式
中，每個槽202的寬度不大于約4微米或約2微米。在閱讀了此說明書 后，技術人員將理解，可以采用所述的特定尺寸之外的較窄或較寬的寬度。槽202可以延伸 至下面摻雜區(qū)102 ;然而，如果需要或期望的話，槽202可以淺一些。
6
采用各向異性蝕刻形成槽。在實施方式中，可以進行定時蝕刻，而在另一實施方式 中，可以采用終點檢測(如，檢測下面摻雜區(qū)102中的摻雜劑種類，諸如砷或銻)和定時過 蝕刻的組合。 如果需要或者期望的話，可以沿槽202的側壁204將摻雜劑引入半導體層104的 一部分中，以形成重摻雜的側壁摻雜區(qū)(未在圖2中圖示)?？墒褂脙A斜角度注入技術、摻 雜劑氣體或固體摻雜源。 如圖3所示，傳導層302形成在停止層108上和槽202內。傳導層302基本上充 滿了槽202。傳導層302可包括包含金屬或包含半導體的材料。在實施方式中，傳導層302 可包括重摻雜半導體材料，例如非晶硅或多晶硅。在另一實施方式中，傳導層302包括多 個膜，例如黏合膜、屏障膜和傳導填充材料。在具體的實施方式中，黏合膜可以包括耐高溫 金屬，諸如鈦、鉭或類似物；屏障膜可以包括耐高溫金屬氮化物，諸如氮化鈦、氮化鉭或類似 物，或耐高溫金屬半導體氮化物，諸如TaSiN ;而傳導填充材料可以包括鎢。在更具體的實 施方式中，傳導層302可以包括Ti/TiN/W。根據(jù)電性能、隨后的熱循環(huán)的溫度、其他標準或 其任意組合來選擇膜的數(shù)目和那些膜的組成。耐高溫金屬和包含耐高溫金屬的化合物可以 經(jīng)受住高溫(如，這些材料的熔點可以是至少1400°C )，可以被保形沉積，且具有比重摻雜 的n-型硅低的體電阻率。在閱讀了此說明書后，技術人員將能夠確定傳導層302的組成以 滿足他們用于特定應用的需求或期望。 去除了傳導層302的覆蓋停止層108的那一部分，以在槽內形成傳導結構，例如槽 202內的傳導結構402，如圖4的實施方式所示?？梢圆捎没瘜W機械拋光或者覆蓋蝕刻技術 (blanket etching technique)來進行去除。停止層108可以用作拋光停止層或者蝕刻停 止層。在停止層108達到以有關傳導層302的厚度、拋光或蝕刻操作或其任意組合來引起 非均勻地橫跨工件之后，可以繼續(xù)進行拋光或蝕刻一段相對短的時間。
形成傳導結構之前、過程中或之后，側壁摻雜區(qū)，例如側壁摻雜區(qū)404可由半導體 層104的部分形成，并從側壁204延伸?？稍谇懊婷枋龅膿诫s操作中引入摻雜劑，并且當形 成傳導層302時摻雜劑變得被激活。可選地，當傳導層302包括摻雜半導體材料時，摻雜劑 可從傳導結構402擴散或從傳導層302擴散(在完全形成傳導結構402之前)。傳導結構 402和側壁摻雜區(qū)404，如果存在的話，形成垂直定向傳導區(qū)。當為制成的電子器件的形式 時，通過傳導結構402的主載荷子(例如電子)或電流主要地在垂直方向上(基本垂直于 主表面105)，與水平方向(基本平行于主表面105)相反。 在圖5中，去除了停止層108，且摻雜了半導體層104的緊鄰主表面105和側壁摻 雜區(qū)，例如側壁摻雜區(qū)404的部分，以形成水平定向摻雜區(qū)，例如表面摻雜區(qū)504，其與下面 摻雜區(qū)102間隔開。表面摻雜區(qū)504具有與側壁摻雜區(qū)404和下面摻雜區(qū)102相同的傳導 類型。在正常工作狀態(tài)，通過表面摻雜區(qū)504的主載荷子(例如電子)或電流將在水平方 向上。因此，表面摻雜區(qū)504可為水平定向摻雜區(qū)。表面摻雜區(qū)504具有范圍約為0. l微 米至約0. 5微米的深度，并從范圍為約0. 2微米至約2. 0微米的垂直定向傳導結構的側壁 摻雜區(qū)404延伸。橫向尺寸(從垂直定向傳導結構)可取決于所形成的功率晶體管的源極 和漏極之間的電壓差。當晶體管的源極和漏極之間的電壓差增加時，橫向尺寸可能也增加。 在實施方式中，電壓差不大于約30V，且在另一實施方式中，電壓差不大于約20V。水平定向 摻雜區(qū)內的峰值摻雜濃度可在約2 X 1017原子/cm3至約2 X 1018原子/cm3的范圍，且在具體實施方式
中，在約4X 1017原子/cm3至約7 X 1017原子/cm3的范圍。墊層106在形成表面摻 雜區(qū)504之后仍留在半導體層104之上，或者在形成表面摻雜區(qū)504之后去除。
在圖6中，在半導體層104和傳導結構402上形成了一組層。在實施方式中，可連 續(xù)地沉積絕緣層602、傳導層604、絕緣層606、絕緣層622、傳導層624和絕緣層626。絕緣 層602、606、622和626中的每個可包括氧化物、氮化物、氧氮化合物或其任意組合。
每個傳導層604和624包括傳導材料，或可例如通過摻雜制成傳導的。每個傳導 層604和624可包括摻雜半導體材料(例如重摻雜的非晶硅、多晶硅等等)、包含金屬的材 料(耐高溫金屬、耐高溫金屬氮化物、耐高溫金屬硅化物等)或其任意組合。傳導層604的 厚度在約0. 05至0. 5微米的范圍，而傳導層624的厚度在約0. 1至0. 9微米的范圍。在具 體實施方式中，傳導層604為傳導電極層，用于形成傳導電極，而傳導層624為柵極信號層。 這種層的重要性在本說明書中稍后描述。傳導層624可被蝕刻或以其它方式在此時形成圖 案以形成柵極信號線，或可被蝕刻或以其它方式在處理流的稍后時間形成圖案。類似地，傳 導層624可被蝕刻或以其它方式在此時形成圖案以形成傳導電極，或可在處理流的稍后時 間形成圖案。 在另一具體實施方式
中，絕緣層602和606包括氮化物，每個的厚度可在約0. 05 微米到約0. 2微米的范圍。絕緣層622和626包括氧化物，絕緣層622的厚度可在約0. 2 微米到約0. 9微米的范圍，而絕緣層626的厚度可在約0. 05微米到約0. 2微米的范圍。可 將減反射層結合到絕緣層或傳導層中的任一個內，或者可分開使用減反射層(未顯示)。在 另一實施方式中，可使用更多或更少的層，且此處描述的厚度僅為示例性的，并且不意味著 要限制本發(fā)明的范圍。 如圖7所示，開口，例如開口 702形成為通過層602、604、606、622、624和626。開 口形成為使得表面摻雜區(qū)504的部分位于開口 702之下。這部分允許表面摻雜區(qū)504的部 分位于隨后形成的柵極電極的部分之下。絕緣隔離物，例如絕緣隔離物802沿開口，例如圖 8的開口 702的側面形成。絕緣隔離物使傳導層604與隨后形成的柵極電極電絕緣。絕緣 隔離物802可包括氧化物、氮化物、氧氮化合物或其任意組合，并且絕緣隔離物802的底部 具有在約50nm至約200nm范圍內的寬度。 圖9包括工件的在形成柵極電介質層902、傳導層906和阱區(qū)904之后的圖示。通 過蝕刻去除墊層106，并且在半導體層104上形成柵極電介質層902。在具體實施方式
中， 柵極電介質層902包括氧化物、氮化物、氧氮化合物或其任意組合，并具有約5nm到約100nm 的厚度范圍，且傳導層906覆蓋在柵極電介質層902上。傳導層906可為隨后形成的柵極電 極的一部分。傳導層906當被沉積時可為傳導的，或者可以沉積為高電阻層(例如，未摻雜 的多晶硅)并隨后制成傳導的。傳導層906可包括包含金屬的材料或包含半導體的材料。 傳導層906的厚度選擇成使得從頂視圖看，傳導層906的暴露在開口 702內的大致垂直邊 緣靠近表面摻雜區(qū)504的邊緣。在實施方式中，傳導層906被沉積成約0. 1微米至約0. 15 微米的厚度。 形成傳導層906之后，可摻雜半導體層104以形成阱區(qū)，例如圖9的阱區(qū)904。阱 區(qū)904的傳導類型與表面摻雜區(qū)504和下面摻雜區(qū)102的傳導類型相反。在實施方式中， 通過開口 702、傳導層906和柵極電介質層902，將硼摻雜劑引入到半導體層104內，以給阱 區(qū)904提供p型摻雜劑。在一個實施方式中，阱區(qū)904的深度比隨后形成的源極區(qū)的深度
8深，且在另一實施方式中，阱區(qū)904的深度為至少約0. 5微米。在進一步的實施方式中，阱區(qū) 904的深度不大于約2. 0微米，而在又一實施方式中，阱區(qū)904的深度不大于約1. 5微米。通 過舉例，可使用兩種或更多種離子注入來形成阱區(qū)904。在具體的例子中，使用約1.0X1013 原子/cm3的劑量進行每一種離子注入，且兩種注入具有約25KeV和50KeV的能量。在另一 實施方式中，在形成阱區(qū)時執(zhí)行更多或更少的離子注入?？稍诓煌哪芰肯率褂貌煌膭?量，可使用更高或更少的劑量，更高或更低的能量，或者其組合，以滿足特定應用的需要或 期望。 如圖10所示，將額外的傳導材料沉積到傳導層906上以便形成傳導層1006。柵極 電極將由傳導層1006形成，并且因此，在圖示實施方式中，傳導層是柵極電介質層。傳導層 1006可包括先前關于傳導層906描述的任一材料。與傳導層906類似，額外的傳導材料可 在沉積時是傳導的，或可被沉積為高阻抗層(如，未摻雜的多晶硅)且隨后制成傳導的。在 傳導層906和額外的傳導材料之間，它們可具有相同的組成或不同的組成。傳導層1006的 厚度，包括傳導層906和額外的傳導材料，具有約0. 2微米到0. 5微米的厚度范圍。在具體 實施方式中，額外的傳導材料包括多晶硅，且可在沉積或隨后的摻雜過程中使用離子注入 或其他摻雜技術用n-型摻雜劑摻雜。 各向異性地蝕刻傳導層1006以形成柵極電極，如圖11的柵極電極1106。在圖示 實施方式中，柵極電極1106沒有使用掩膜來形成，且具有側壁隔離物的形狀。進行柵極電 極1106的蝕刻可執(zhí)行為使得可暴露絕緣層626和柵極電介質層902。蝕刻可延伸以暴露 絕緣側壁隔離物802的一部分。在圖11所示的實施方式中，傳導電極604的一部分與柵極 電極1106鄰近，其中絕緣側壁隔離物802位于傳導電極604和柵極電極1106之間。傳導 電極604具有一對相對表面，其中的一個離主表面105較近，而另一個相對的表面離主表面 105較遠。在晶體管占據(jù)的區(qū)域內，傳導電極604的相對的表面中的每一個位于柵極電極 1106的最下面和最上面點之間的高度。絕緣層(無圖示)可從柵極電極1106熱生長或可 沉積在工件上方。絕緣層的厚度可在約10nm到約30nm范圍內。 圖12包括工件的在形成傳導電極1262、柵極信號線1264、截平的絕緣側壁隔離物 1202、源極區(qū)1204以及柵極信號線1264和柵極電極1106之間的傳導填充材料1206之后 的圖示。盡管為形成工件而執(zhí)行的操作按具體順序描述，但是在閱讀此說明書后，技術人員 將理解，如果需要或者期望的話，順序可更改。另外，為完成圖12所示的實施方式的工件， 可使用掩膜或多個掩膜(無圖示)。 如果傳導層604和624尚未形成圖案，則他們可被形成圖案以形成傳導電極和柵 極信號線，如傳導電極1262和柵極信號線1264。傳導電極1262可用來幫助減少垂直定向 傳導區(qū)(傳導結構402和側壁摻雜區(qū)404的組合)和任一或多個柵極信號線1264、柵極電 極1106或柵極信號線1264和柵極電極1106之間的電容耦合。柵極信號線1264可用來提 供從控制電子(無圖示)到柵極電極1106的信號。在晶體管占據(jù)的區(qū)域內，柵極信號線 1264覆蓋在傳導電極1262上。在實施方式中，在晶體管內，柵極信號線1264基本覆蓋在所 有傳導電極1262上，而在另一實施方式中，在晶體管內，柵極信號線1264僅覆蓋在傳導電 極1262的一部分而非全部上。 源極區(qū)，如源極區(qū)1204，可使用離子注入形成。源極區(qū)1204是重摻雜的，且與阱 區(qū)904相比具有相反的傳導類型，而與表面摻雜區(qū)504和下面摻雜區(qū)102具有相同的傳導類型。阱區(qū)904的位于源極區(qū)1204和表面摻雜區(qū)504之間且在柵極電極1106下的部分是 用于正在形成的功率晶體管的溝道區(qū)1222。 絕緣側壁隔離物802可通過蝕刻側壁隔離物802的上部分以去除絕緣側壁隔離物 802的在傳導層624(柵極信號層)和柵極電極1106之間的部分而被截頭來形成截頭的絕 緣側壁隔離物1202。去除的絕緣隔離物802的量至少足以允許傳導填充材料1206，當形成 時，電連接傳導層624和柵極電極1106，但不蝕刻如此多的絕緣側壁隔離物802以暴露傳導 層604(傳導電極層)，因為柵極電極1106和傳導層624將電連接到傳導層604，這是不期 望的。如圖示的實施方式中，蝕刻被進行成使得截頭的絕緣側壁隔離物1202的最上面表面 位于絕緣層622和傳導層624之間的界面附近。 傳導填充材料1206形成在截頭的絕緣隔離物1202之上，以便將柵極電極1106電 連接到傳導層624。傳導填充材料1206可選擇性地生長或沉積在基本所有工件之上，且隨 后從柵極電極1106和柵極信號線1264之間的間隙外的區(qū)域去除。如果需要或者期望的話， 去除絕緣層626和柵極電介質層902的暴露部分。 圖13包括在夾層電介質(ILD)層1302形成并形成圖案以界定接觸開口之后，且 在摻雜形成阱接觸區(qū)后的工件的圖示。ILD層1302可包括氧化物、氮化物、氧氮化合物或 其任意組合。ILD層1302可包括具有基本不變或可變組成(如離半導體層104較遠的高 磷含量)的單一膜或多個離散膜。蝕刻停止層、減反射層或組合可用在夾ILD層1302內或 之上以幫助處理?？蓪LD層1302平坦化以提高在后續(xù)處理操作(如平版印刷術，隨后的 拋光，或諸如此類)過程中的處理邊緣。阻抗層1304形成在ILD層1302上，且形成圖案以 界定阻抗層開口。執(zhí)行各向異性蝕刻以界定延伸穿過ILD層1302的接觸開口，如接觸開口 1322。與許多常規(guī)的接觸蝕刻操作不同，繼續(xù)蝕刻以延伸穿過源極區(qū)1204且在阱區(qū)904內 結束。蝕刻可作為定時蝕刻進行或作為終點檢測蝕刻與定時過蝕刻進行。在具體實施方式
中，第一終點可在源極區(qū)1204暴露時檢測，而第二終點可通過在阱區(qū)904內存在的硼檢測。 阱接觸區(qū)，如阱接觸區(qū)1324可通過摻雜接觸開口，如接觸開口 1322的底部部分來形成。阱 接觸區(qū)1324可注入有與其所位于的阱區(qū)904相同傳導類型的摻雜劑。阱接觸區(qū)1324是重 摻雜的以至于可隨后形成歐姆接觸。當阻抗層1304在適當位置時，可執(zhí)行各向同性蝕刻以 暴露源極區(qū)，如源極區(qū)1204的最上面表面，如關于圖14描述變得更明顯的。在過程中的這 一點上，將形成功率晶體管，例如圖13所示的功率晶體管。 圖14包括基本完成的電子器件的圖示，其包括傳導插塞和端子。更具體地說，傳 導層沿工件的暴露表面形成且形成在接觸開口，包括接觸開口 1322內。傳導層可包括單一 膜或多個膜。在實施方式中，傳導層包括多個膜，如黏合膜、屏障膜和傳導填充材料。在具 體實施方式中，黏合膜可包括耐高溫金屬，如鈦、鉭或類似物；屏障膜可包括耐高溫金屬氮 化物，如氮化鈦、氮化鉭或類似物，或耐高溫金屬半導體氮化物如TaSiN ;而傳導填充材料 可包括鎢。依據(jù)電性能、隨后的熱循環(huán)溫度、其它標準或其任意組合選擇膜的數(shù)量和這些膜 的組成。耐高溫金屬和包含耐高溫金屬的化合物可經(jīng)受住高溫(如這類材料的熔點可至少 在140CTC )。在閱讀此說明書后，技術人員將能夠決定傳導層的組成以滿足具體應用的需 要或者期望。去除傳導層的覆蓋在絕緣層1302上的部分以形成傳導插塞，如在接觸開口 1322內的傳導插塞1422。 傳導層可沉積成形成源極端子1424和漏極端子1426。傳導層可每一個包括單一
10膜或多個分離的膜。示范性材料包括鋁、鎢、銅、金或類似材料。每個傳導層可以或可以不 被圖案化以形成源極端子1424或漏極端子1426，如圖14所示。在具體實施方式
中，漏極端 子1426可以是對包括下面摻雜區(qū)102的襯底的背面接觸的一部分。在另一實施方式中，用 于形成源極端子1424的傳導層可形成圖案，以便也形成將連接到柵極信號線1264的柵極 端子(未示出)。在所示實施方式中，沒有傳導插塞延伸到垂直定向傳導區(qū)，且尤其是傳導 結構402。 電子器件可包括大致等于如圖14所示的功率晶體管的許多其它功率晶體管。功 率晶體管并聯(lián)連接以提供電子器件足夠有效的溝道寬度，其可支持在電子器件的正常工作 過程中使用的相對較高的電流。在具體實施方式
中，電子器件可被設計成具有30V的最大 源極_漏極電壓差，和20V的最大源極_柵極電壓差。在正常工作中，源極_漏極電壓差不 大于約20V，而源極-柵極電壓差不大于約9V。傳導電極1262可在工作過程中保持大致不 變的電壓，以降低源極-漏極的電容。在具體實施方式
中，傳導電極1262可以為大致0V，在 該情況下，傳導電極1262可作為接地平面。在另一實施方式中，傳導電極1262可連接到源 極端子1424。 電子器件可使用在功率晶體管的轉換速度需要是相當高的應用中。例如，常規(guī)電 子器件僅能夠達到0. 35MHz的轉換速度。在此描述的實施方式可使用在類似電壓和電流 中，且達到至少約2MHz的轉換速度，且在具體實施方式
中，可達到至少10MHz、20MHz或可能 更高的轉換速度。非限制性應用可包括作為計算機內，如個人計算機內的電壓調節(jié)器部分 使用的電子器件。 可通過形成具有寄生特性的低電平電子器件來實現(xiàn)這些性能。當功率晶體管內的 寄生電容保持相對較低時，穿過電子器件的電阻(RDS。N)可保持到足夠低的量。當功率晶體 管具有20V的最大源極_柵極電壓差值和30V的最大源極_漏極電壓差值時，電子器件可具 有不大于約30mQ * nC的優(yōu)良指數(shù)，且在具體實施方式
中，不大于20mQ *1^。優(yōu)良指數(shù)是 電阻(RDS。N)乘以從基本完全閉合或電壓斷開狀態(tài)到接通或電流導通狀態(tài)(QT。TJ轉換器件 所需的總柵極電荷的乘積。常規(guī)電子器件具有更高的優(yōu)良指數(shù)值。例如，具有槽功率MOSFET 的常規(guī)電子器件可具有大于70mQ * nC的優(yōu)良指數(shù)，而與在美國專利No.7，397，084中描 述的類似的另一常規(guī)器件可具有至少50mQ * nC的優(yōu)良指數(shù)(兩個優(yōu)良指數(shù)都關于20V 的最大源極_柵極電壓差值和30V的最大源極-漏極電壓差值)。 盡管意思是要限制本發(fā)明，但是部分改進的性能可涉及到使用表面摻雜區(qū) 504(如水平定向摻雜區(qū))和垂直定向傳導區(qū)(具有或不具有側壁摻雜區(qū)404的傳導插塞 402)。表面摻雜區(qū)504、垂直定向傳導區(qū)和下面摻雜區(qū)102的組合形成具有相對較低的寄生 特性的傳導結構。圖14包括示出流過電子器件的主載荷子(例如電子或空穴)，且更具體 地說功率晶體管的箭頭1442。來自源極端子1424的電子穿過傳導插塞1422并進入源極區(qū) 1204。當功率晶體管打開時，電子流過功率晶體管的溝道區(qū)(阱區(qū)904的在源極區(qū)1204和 表面摻雜區(qū)504之間的部分)，并之后進入表面摻雜區(qū)504內。在表面摻雜區(qū)504內，電子 更多地流入水平方向，與垂直方向相反，且因此，電子(和電流)主要地流入水平方向。電 子從表面摻雜區(qū)504流入垂直定向傳導區(qū)，且特別地傳導結構402。在垂直定向傳導區(qū)內， 電子更多地流入垂直方向，與水平方向相反，且因此，電子(和電流)主要地流入垂直方向。
因為大部分電子(電流)自身不垂直地流過半導體層104的大致全部厚度，所以半導體層104的摻雜濃度可被降低而沒有明顯不利地影響RDS。N。半導體層104的相對較低 的濃度有助于降低寄生電容耦合。 如果需要或期望可以使用其它實施方式。在具體實施方式
中，垂直定向傳導區(qū)和 柵極電極之間的電容耦合可被進一步減小。在圖15中，工件1500的一部分被示出為具有 如前所述的層102U04、106和108。在具體實施方式
中，墊層106、停止層108或者兩者都 可以比圖1的工件100內的相應的層厚。工件還包括如前所述的槽202和側壁204。與工 件100不一樣，工件1500包括部分1502，在部分1502中，已經(jīng)去除了墊層106的在停止層 108下的部分以暴露半導體層104的主表面105的部分。圖15所示的結構可通過對墊層 106進行各向同性蝕刻(濕或干)來實現(xiàn)，其中，用于各向同性蝕刻的化學性質對在各向同 性蝕刻時暴露的工件1500的其它材料是選擇性的。在具體實施方式
中，下面摻雜區(qū)102和 半導體層104包括單晶半導體材料，墊層包括氧化物，而停止層108包括氮化物。使用HF 解決方案蝕刻墊層106以產生所示的底切。 在圖16，傳導結構1602和摻雜區(qū)1604可按類似于傳導結構402和側壁摻雜區(qū)404 的方式形成。用于傳導結構402的材料可保形沉積，使得通過去除墊層106的部分形成的 間隙被大致填滿。在具體實施方式
中，非晶硅或多晶硅層被保形沉積。與傳導結構402不 同，傳導結構1602的升高部分1606在部分1502處覆蓋在半導體層104的主表面105上。 與側壁摻雜區(qū)404不一樣，摻雜區(qū)1604形成在部分1502內。傳導結構1602的覆蓋在主表 面105上的升高部分1606的高度大致對應于層106和108的組合厚度。在另一實施方式 中(未示出)，墊層106和停止層108可形成圖案，使得兩者都被去除。換句話說，停止層 108的覆蓋在部分1502上的部分也被去除了。在該具體的實施方式中，用于傳導結構1602 的材料的沉積不如用于圖16所示的實施方式的沉積那樣保形。 圖17包括對與圖12所示前述實施方式相似的處理中的位置進行額外處理之后的 工件1500的圖示。圖17所示的特征和圖12的相應的特征在下表列出。圖17中的每種特 征可具有任意材料、厚度，并且可使用如前面關于圖12所示的其對應特征描述的任何方法 形成。例如，柵極電介質層1702可包括任意材料、厚度，并且使用如前面關于柵極電介質層 902描述的任何方法形成。
表
圖17圖12
柵極電介質層1702柵極電介質層902
水平定向摻雜區(qū)1704表面摻雜區(qū)504
阱區(qū)1714阱區(qū)904
溝道區(qū)1722溝道區(qū)1222
源極區(qū)1724源極區(qū)1204
12圖17圖12
絕緣層1732絕緣層602
絕緣層1736絕緣層606
絕緣層1752絕緣層622
傳導電極1762傳導電極1262 柵極信號線1764柵極信號線1264
柵極電極1786柵極電極1106
傳導填充材料1796傳導填充材料1206 圖17中某些特征的形狀不同于圖12中對應的特征，這是因為傳導結構1602與傳 導結構402的不同形狀的緣故。因此，水平定向摻雜區(qū)1704不延伸到槽，且絕緣層1732、 1736、1752、傳導電極1762和柵極信號線1764改變傳導結構1602之上的區(qū)和靠近柵極電 極1786的另一區(qū)之間的高度。與圖12所示實施方式中柵極電極1106和傳導結構402之 間的電容耦合相比，高度改變可降低柵極電極1786和傳導結構1602之間的電容耦合。而 且，升高部分1606使傳導結構1602的垂直部分(主部分)能夠更遠離阱區(qū)1714放置，而沒 有顯著增加R。，。該更大的間隔對增加器件的擊穿電壓具有有利的影響。在具體實施方式
中，傳導結構1602的升高部分1606的最上面表面比柵極電極1786的最下面表面(例如， 柵極電極1786的側壁隔離物結構的底部)位于更高的高度。 在另一實施方式中，可使用補償區(qū)，以幫助降低R。，。在如圖18所示的實施方式 中，可使用與表面摻雜區(qū)504毗鄰的補償區(qū)1804。在正常工作狀態(tài)期間，表面摻雜區(qū)504可 同時被傳導電極1262自上消耗和被補償區(qū)1804自下消耗。這可允許表面摻雜區(qū)504中的 峰值摻雜劑濃度增加，且導致同樣的擊穿電壓(BVDSS)等級的較低R，,。
補償區(qū)1804具有與表面摻雜區(qū)504和下面摻雜區(qū)102相反的傳導類型。在具體實 施方式中，補償區(qū)1804的摻雜劑濃度不大于約2X10"原子/cm3，或在另一實施方式中，摻 雜劑濃度不大于約5X 1016原子/cm3。補償區(qū)1804的深度(從半導體層104的主表面105 測量，如圖1所示)大于表面摻雜區(qū)504的深度，且在另一實施方式中，半導體層104的不是 不同摻雜區(qū)(如表面摻雜區(qū)504、阱區(qū)904、側壁摻雜區(qū)404等等)的一部分的部分可以是 補償區(qū)。在具體實施方式
中，補償區(qū)1804的深度在阱區(qū)904的深度的約0.5微米內。補償 區(qū)1804可通過在外延沉積的基本所有或后來部分期間摻雜半導體層104形成。在另一實施 方式中，補償區(qū)1804可使用比在形成表面摻雜區(qū)504中使用的注入相對更高能量的注入形 成。在閱讀此說明書后，本領域普通技術人員將能夠根據(jù)補償區(qū)1804所需要的或期望的深 度和濃度值選擇注入的能量或多種能量(如果使用不止一次的注入來形成補償區(qū)1804)。
在又一實施方式中(未示出)，絕緣層602可以是階梯形。更具體地說，與在傳導 結構402上方的位置相比，絕緣層在更靠近柵極電極1106的位置可更薄。當V。增加時，絕 緣層602的階梯形可能是更有用的。絕緣層602的相對較薄的部分允許柵極電極1106更少地電容耦合到漏極，且絕緣層602相對較厚的部分降低傳導結構402和傳導電極1262之 間的電介質擊穿的可能性。 如圖示和在此描述的晶體管可以是NMOS晶體管，其中源極區(qū)1204、表面摻雜區(qū) 504、側壁摻雜區(qū)404和下面摻雜區(qū)102都是n-型摻雜的，而溝道區(qū)1222是p-型摻雜的。
在該具體實施方式
中，載流子是電子，而電流在與電子相反的方向流動。在另一實施方式 中，晶體管可以通過反向先前描述的區(qū)的傳導類型而成為PMOS晶體管。在該具體實施方式
中，載流子是空穴，而電流在與空穴相同的方向上流動。 許多不同的方面和實施方式都是可能的。這些方面和實施方式中的一些將在下面 描述。閱讀此說明書以后，技術人員將理解，這些方面和實施方式僅是示例性的且不限制本 發(fā)明的范圍。 在第一方面，形成電子器件的方法可包括提供包括襯底的工件，包括下面摻雜區(qū)
和覆蓋在下面摻雜區(qū)上的半導體層，其中半導體層具有與下面摻雜區(qū)間隔開的主表面。此
方法還可包括形成從主表面延伸到下面摻雜區(qū)的垂直定向傳導區(qū)和形成鄰近主表面的水
平定向摻雜區(qū)。在電子器件的制成形式中，與垂直定向傳導區(qū)相比，水平定向摻雜區(qū)可進
一步在橫向方向朝已經(jīng)形成或將形成源極區(qū)的區(qū)延伸。此方法可進一步包括在傳導結構
上沉積第一傳導層且此第一傳導層與傳導結構電絕緣，并且蝕刻第一傳導層以形成傳導電
極，其中在電子器件的制成形式中，傳導電極設置成當電子器件在正常工作狀態(tài)下時基本
恒壓。此方法可又進一步包括在半導體層的主表面上沉積第二傳導層，其中在沉積第一傳
導層之后進行形成沉積第二傳導層，并且蝕刻第二傳導層以形成柵極電極。電子器件可包
括晶體管，晶體管包括下面摻雜區(qū)、垂直定向傳導區(qū)、水平定向摻雜區(qū)和柵極電極。 在第一方面的實施方式中，提供工件包括從襯底外延生長半導體層。在具體實施
方式中，下面摻雜區(qū)和半導體層具有相同的傳導類型。在另一具體實施方式
中，下面摻雜區(qū)
具有第一傳導類型，而半導體層具有與第一傳導類型相反的第二傳導類型。 在第一方面的另一實施方式中，形成垂直定向傳導區(qū)包括使半導體層形成圖案以
界定從主表面朝下面摻雜區(qū)延伸的槽，并且沉積基本填滿槽的傳導層。在具體實施方式
中，
傳導層包括摻雜硅或耐高溫金屬。在另一具體的實施方式中，此方法進一步包括摻雜半導
體層的緊鄰槽放置的一部分。在進一步的具體實施方式
中，此方法進一步包括去除傳導層
的放置在槽外面的一部分，使得覆蓋在半導體層的主表面上的基本所有傳導層被去除。在
又一具體實施方式
中，此方法進一步包括形成界定開口的圖案化的絕緣層，其中使半導體
層形成圖案在形成圖案化的絕緣層之后進行，槽位于開口之下，且從頂視圖看，圖案化的絕
緣層的開口寬度比槽的寬度寬。此方法進一步包括去除傳導層的一部分，直到暴露圖案化
的絕緣層的最上面表面。 在第一方面的又一實施方式中，此方法進一步包括形成鄰近主表面的阱區(qū)并形成 鄰近主表面并與水平定向摻雜區(qū)間隔開的源極區(qū)。在形成源極區(qū)和阱區(qū)之后，阱區(qū)的位于 源極區(qū)和水平定向摻雜區(qū)之間的一部分包括晶體管的溝道區(qū)，且柵極電極覆蓋在溝道區(qū)之 上。在具體實施方式
中，此方法進一步包括摻雜半導體層的一部分以形成補償區(qū)，其中在電 子器件的制成形式中，補償區(qū)位于阱區(qū)和垂直定向傳導結構之間并位于水平定向摻雜區(qū)和 下面摻雜區(qū)之間。 在第一方面的又一實施方式中，形成柵極電極包括在主表面上形成第一層，使第
14一層形成圖案，在使第一層形成圖案之后在半導體層的主表面和第一層上形成柵極電極材 料，并且對柵極電極材料進行各向異性蝕刻以形成側壁隔離物形式的柵極電極。在具體實 施方式中，形成第一層包括在主表面上沉積第一絕緣層，在第一絕緣層上沉積傳導電極層， 在傳導電極層上沉積第二絕緣層，以及在第二絕緣層上沉積柵極信號層，且使第一層形成 圖案包括使第一絕緣層、傳導電極層、第二絕緣層和柵極信號層形成圖案。在更具體的實施 方式中，此方法進一步包括在使第一絕緣層、傳導電極層、第二絕緣層和柵極信號層形成圖 案之后在柵極信號層上沉積第三絕緣層，對第三絕緣層進行各向異性蝕刻以在形成柵極電 極層之前形成絕緣側壁隔離物，形成柵極電介質層，形成柵極電極之后對絕緣側壁隔離物 截頭，并形成在柵極電極和柵極信號層之間的間隙中的傳導填充材料。在形成傳導填充材 料之后，柵極電極電連接到柵極信號層，且傳導電極層與柵極電極、傳導材料和柵極信號層 電絕緣。 在第一方面的又一具體實施方式
中，此方法進一步包括形成覆蓋在主表面上并與
水平定向摻雜區(qū)和垂直定向傳導區(qū)電絕緣的傳導電極，其中傳導電極設置成當電子器件在
正常工作狀態(tài)時基本恒壓。此方法還包括形成覆蓋在主表面上并與傳導電極電絕緣的柵極
信號線，其中柵極信號線電連接到柵極電極，且傳導電極位于柵極信號線和垂直定向傳導
區(qū)之間。在又一具體實施方式
中，此方法進一步包括對半導體層的一部分進行蝕刻以界定
延伸通過源極區(qū)并終止在阱區(qū)內的開口 ，以及形成與開口對齊的阱主體接觸區(qū)。 在第二方面，形成包括晶體管的電子器件的方法可包括提供包括襯底的工件，包
括下面摻雜區(qū)和覆蓋在下面摻雜區(qū)上的半導體層，其中半導體層具有與下面摻雜區(qū)間隔開
的主表面。此方法還可包括對半導體層的第一部分進行蝕刻以界定從主表面朝下面摻雜區(qū)
延伸的槽，沉積基本填滿槽的傳導層，并去除傳導層的位于槽外面的一部分以形成傳導結
構。此方法還可包括形成鄰近主表面的阱區(qū)，以及摻雜半導體層的鄰近半導體層的主表面
和槽的表面摻雜部分，其中在摻雜之后，表面摻雜部分具有與阱區(qū)相反的傳導類型。此方法
還可包括形成覆蓋在主表面上并與傳導結構電絕緣的傳導電極，其中傳導電極設置成當電
子器件在正常工作狀態(tài)下時基本恒壓。此方法可又進一步包括形成覆蓋在主表面上并與傳
導電極電絕緣的柵極信號線。在電子器件的制成形式中，在晶體管內，柵極信號線可覆蓋在
傳導電極上，且傳導電極可覆蓋在傳導結構上。此方法可進一步包括在阱區(qū)上形成柵極電
介質層，并在柵極電介質層和阱區(qū)的一部分上形成柵極電極，其中在電子器件的制成形式
中，柵極信號線電連接到柵極電極。此方法可又進一步包括形成鄰近主表面并與半導體層
的表面部分間隔開的源極區(qū)，對半導體層的第二部分進行蝕刻以界定延伸通過源極區(qū)并終
止在阱區(qū)內的開口，形成與開口對齊的阱主體接觸區(qū)，以及形成接觸源極區(qū)和阱接觸區(qū)的
互連件。 在第二方面的實施方式中，形成柵極電極在沉積形成柵極信號線的傳導層之后進
行。在另一實施方式中，此方法進一步包括摻雜半導體層的第二部分以形成補償區(qū)，其中在
電子器件的制成形式中，補償區(qū)位于阱區(qū)和槽之間并位于表面摻雜區(qū)和下面摻雜區(qū)之間。 注意到，上面的概述或實施例中描述的所有活動并不都是必需的，具體活動的一
部分可以不是必需的，并且，除了描述的那些活動之外，可以施行一個或多個另外的活動。
更進一步，列出的活動的順序并不一定是它們被施行的順序。 此處為了清楚而描述在不同實施方式中的某些特征還可以按組合形式提供在單
15個實施方式中。相反，為了簡潔而描述在單個實施方式中的不同的特征還可以分別提供或 以任何子組合提供。而且，提到以范圍表示的值包括那個范圍內的每一個值和所有值。
上面已經(jīng)就具體的實施方式描述了益處、其他優(yōu)勢和問題的解決方案。然而，益 處、優(yōu)勢、問題的解決方案以及可能造成任何益處、優(yōu)勢或解決方案出現(xiàn)或變得更明確的任 何特征并不應被解釋為任一個權利要求或所有權利的關鍵的、需要的或必須的特征。
此處描述的實施方式的說明和闡釋是期望提供對不同實施方式的結構的一般理 解。此說明和闡釋并不期望作為使用了此處描述的結構或方法的裝置和系統(tǒng)的所有元件和 特征的窮盡性和全面的描述。不同的實施方式還可以按組合形式提供在單個實施方式中， 而相反，為了簡潔而描述在單個實施方式中的不同的特征也可以分別提供或以任何子組合 提供。而且，提到以范圍表示的值包括那個范圍內的每一個值和所有值。只有在閱讀了此 說明書后，許多其他實施方式對技術人員才是明顯的。其他實施方式可以被使用或從公開 內容中得到，使得可以做出結構替換、邏輯替換或其他變化而并不背離本公開內容的范圍。 因此，此公開內容被認為是示例性的，而不是限制性的。
權利要求
一種形成電子器件的方法，其包括提供包括襯底的工件，包括下面摻雜區(qū)和覆蓋在所述下面摻雜區(qū)上的半導體層，其中，所述半導體層具有與所述下面摻雜區(qū)間隔開的主表面；形成垂直定向傳導區(qū)，所述垂直定向傳導區(qū)從所述主表面延伸到所述下面摻雜區(qū)；以及形成鄰近所述主表面的水平定向摻雜區(qū)，其中，在電子器件的制成形式中，與所述垂直定向傳導區(qū)相比，所述水平定向摻雜區(qū)進一步在橫向方向朝已經(jīng)形成或將形成源極區(qū)的區(qū)延伸；在傳導結構上沉積第一傳導層，且所述第一傳導層與所述傳導結構電絕緣；蝕刻所述第一傳導層以形成傳導電極，其中，在電子器件的制成形式中，所述傳導電極設置成當電子器件在正常工作狀態(tài)下時基本恒壓；在所述半導體層的所述主表面上沉積第二傳導層，其中，形成沉積第二傳導層的所述步驟在沉積第一傳導層的所述步驟之后進行；以及蝕刻所述第二傳導層以形成柵極電極，其中，電子器件包括晶體管，所述晶體管包括所述下面摻雜區(qū)、所述垂直定向傳導區(qū)、所述水平定向摻雜區(qū)和所述柵極電極。
2. 如權利要求1所述的方法，其中，形成垂直定向傳導區(qū)的所述步驟包括 使所述半導體層形成圖案，以界定從所述主表面朝所述下面摻雜區(qū)延伸的槽；以及 沉積基本填滿所述槽的傳導層。
3. 如權利要求2所述的方法，其進一步包括摻雜所述半導體層的緊鄰所述槽放置的一部分。
4. 如權利要求2所述的方法，其進一步包括去除所述傳導層的放置在所述槽外面的 一部分，使得覆蓋在所述半導體層的所述主表面上的基本所有傳導層被去除。
5. 如權利要求2所述的方法，其進一步包括 形成圖案化的絕緣層，該圖案化的絕緣層界定開口，其中使所述半導體層形成圖案的所述步驟在形成圖案化的絕緣層的所述步驟之后進行； 所述槽位于所述開口之下；并且從頂視圖看，所述圖案化的絕緣層的所述開口的寬度比所述槽的寬度寬； 去除所述傳導層的一部分，直到暴露所述圖案化的絕緣層的最上面表面。
6. 如權利要求l所述的方法，其進一步包括 形成鄰近所述主表面的阱區(qū)；以及形成鄰近所述主表面并與所述水平定向摻雜區(qū)間隔開的源極區(qū)，其中，在形成所述源 極區(qū)和所述阱區(qū)之后，所述阱區(qū)的位于所述源極區(qū)和所述水平定向摻雜區(qū)之間的一部分包 括晶體管的溝道區(qū)，且所述柵極電極覆蓋在所述溝道區(qū)之上。
7. 如權利要求6所述的方法，其進一步包括摻雜所述半導體層的一部分以形成補償 區(qū)，其中，在電子器件的制成形式中，所述補償區(qū)位于所述阱區(qū)和垂直定向傳導結構之間， 并位于所述水平定向摻雜區(qū)和所述下面摻雜區(qū)之間。
8. 如權利要求1所述的方法，其中，形成柵極電極的所述步驟包括 在所述主表面上形成第一層，包括在所述主表面上沉積第一絕緣層； 在所述第一絕緣層上沉積傳導電極層； 在所述傳導電極層上沉積第二絕緣層；以及 在所述第二絕緣層上沉積柵極信號層；使所述第一層形成圖案，包括使所述第一絕緣層、所述傳導電極層、所述第二絕緣層和 所述柵極信號層形成圖案；在使所述第一層形成圖案之后，在所述半導體層的所述主表面和所述第一層上形成柵 極電極材料；以及對所述柵極電極材料進行各向異性蝕刻，以形成側壁隔離物形式的所述柵極電極。
9. 如權利要求l所述的方法，其進一步包括對所述半導體層的一部分進行蝕刻，以界定延伸通過所述源極區(qū)并終止在所述阱區(qū)內 的開口 ；以及形成與所述開口對齊的阱主體接觸區(qū)。
10. —種形成包括晶體管的電子器件的方法，其中所述方法包括提供包括襯底的工件，包括下面摻雜區(qū)和覆蓋在所述下面摻雜區(qū)上的半導體層，其中， 所述半導體層具有與所述下面摻雜區(qū)間隔開的主表面；對所述半導體層的第一部分進行蝕刻，以界定從所述主表面朝所述下面摻雜區(qū)延伸的槽；沉積基本填滿所述槽的傳導層；去除所述傳導層的位于所述槽外面的一部分，以形成傳導結構； 形成鄰近所述主表面的阱區(qū)；摻雜所述半導體層的鄰近所述半導體層的所述主表面和所述槽的表面摻雜部分，其 中，在摻雜之后，所述表面摻雜部分具有與所述阱區(qū)相反的傳導類型；形成覆蓋在所述主表面上并與所述傳導結構電絕緣的傳導電極，其中，所述傳導電極 設置成當所述電子器件在正常工作狀態(tài)下時基本恒壓；形成覆蓋在所述主表面上并與所述傳導電極電絕緣的柵極信號線，其中，在電子器件 的制成形式中，在由所述晶體管占據(jù)的區(qū)域內，所述柵極信號線覆蓋在所述傳導電極上，且 所述傳導電極覆蓋在所述傳導結構上；在所述阱區(qū)上形成柵極電介質層；在所述柵極電介質層和所述阱區(qū)的一部分上形成柵極電極，其中，在電子器件的制成形式中，所述柵極信號線電連接到所述柵極電極；形成鄰近所述主表面并與所述半導體層的表面部分間隔開的源極區(qū)； 對所述半導體層的第二部分進行蝕刻，以界定延伸通過所述源極區(qū)并終止在所述阱區(qū)內的開口 ；形成與所述開口對齊的阱主體接觸區(qū)；以及 形成接觸所述源極區(qū)和所述阱接觸區(qū)的互連件。
全文摘要
一種形成電子器件的方法可包括提供包括襯底的工件，包括下面摻雜區(qū)和覆蓋在下面摻雜區(qū)上的半導體層，其中半導體層具有與下面摻雜區(qū)間隔開的主表面。此方法還可包括形成從主表面延伸到下面摻雜區(qū)的垂直定向傳導區(qū)，和形成鄰近主表面的水平定向摻雜區(qū)。在電子器件的制成形式中，與垂直定向傳導區(qū)相比，水平定向摻雜區(qū)進一步在橫向方向朝已經(jīng)形成或將形成源極區(qū)的區(qū)延伸。電子器件包括晶體管，晶體管包括下面摻雜區(qū)、垂直定向傳導區(qū)和水平定向摻雜區(qū)。
文檔編號H01L21/28GK101752259SQ200910209209
公開日2010年6月23日 申請日期2009年11月2日 優(yōu)先權日2008年12月17日
發(fā)明者G·H·羅切爾特 申請人:半導體元件工業(yè)有限責任公司