技術(shù)編號：12040738
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。三維芯片堆疊件及其形成方法相關(guān)申請的交叉參考本申請要求2012年5月18日提交的第61/649,097號美國臨時(shí)申請的優(yōu)先權(quán)，其全部內(nèi)容結(jié)合于此作為參考。技術(shù)領(lǐng)域本發(fā)明涉及的是芯片至芯片接合技術(shù)，更具體而言，涉及的是三維芯片堆疊件及其形成方法。背景技術(shù)為了進(jìn)一步增大電路密度，研究出了三維集成電路(3DIC)。在傳統(tǒng)的3DIC形成工藝中將兩個(gè)芯片接合在一起并且在每個(gè)芯片和襯底上的接觸焊盤之間形成電連接。例如，將兩個(gè)芯片相互疊加接合。然后將堆疊的芯片與載體襯底相接合并且通過引線接合將每個(gè)芯片上的接觸...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲(chǔ)備，不適合論文引用。