去耦電路和半導(dǎo)體集成電路的制作方法
【專利摘要】該去耦電路被提供有：輸出緩沖器，該輸出緩沖器包括晶體管；和電容器，該電容器的一端被連接到輸出緩沖器的輸出節(jié)點并且該電容器的另一端被連接到電源線。由輸出緩沖器的輸出節(jié)點輸出的邏輯電平被固定。
【專利說明】去耦電路和半導(dǎo)體集成電路
【技術(shù)領(lǐng)域】
[0001](相關(guān)申請的描述)
[0002]本發(fā)明基于并且要求于2011年11月14日提交的日本專利申請N0.2011-248276的優(yōu)先權(quán)，其全部內(nèi)容通過引用被整體合并在此。
[0003]本發(fā)明涉及一種去耦電路和包括去耦電路的半導(dǎo)體集成電路。
【背景技術(shù)】
[0004]半導(dǎo)體集成電路的操作頻率穩(wěn)定地增加。同時，為了增加半導(dǎo)體集成電路的操作頻率，被供應(yīng)給半導(dǎo)體集成電路的電源電壓每年降低。此外，當半導(dǎo)體集成電路的操作頻率增加時，在半導(dǎo)體集成電路的內(nèi)部和外部發(fā)生諸如噪聲和電磁干擾的問題。
[0005]專利文獻[PTL] I公開以下半導(dǎo)體器件:其通過改變設(shè)置的旁路電容器的電容值，根據(jù)操作頻率或者周圍環(huán)境情況的變化，抑制通過電源線傳輸?shù)脑肼暫托孤┬盘?，以便防止對具有多個電路塊的半導(dǎo)體器件的干擾。在專利文獻I中公開的半導(dǎo)體器件中，添加了起開關(guān)的作用的晶體管，以便于切換旁路電容器的電容。
[0006]此外，專利文獻2公開通過在半導(dǎo)體集成電路中設(shè)置旁路電容器并且使被連接到旁路電容器的晶體管作為開關(guān)操作，來解決電磁干擾的問題的技術(shù)。因此，在專利文獻2中公開的半導(dǎo)體集成電路具有被添加的起開關(guān)的作用的晶體管，以便于也切換旁路電容器的電容。
[0007]此外，專利文獻3公開在半導(dǎo)體集成電路中提供電容元件并且使用晶體管利用其作為旁路電容器的技術(shù)。
[0008]引用列表
[0009]專利文獻
[0010][PTL1]
[0011 ]日本專利特開 N0.JP-P2006-295027A
[0012][PTL2]
[0013]日本專利特開N0.JP-P2011-00929IA
[0014][PTL3]
[0015]日本專利特開N0.JP-P2010-062304A
【發(fā)明內(nèi)容】

[0016]技術(shù)問題
[0017]在上面列出的專利文獻的各個公開通過引用被整體合并在此。從本發(fā)明的角度來看執(zhí)行下面的分析。
[0018]在許多情況下，半導(dǎo)體集成電路經(jīng)由輸出緩沖器將信號傳送到另一半導(dǎo)體集成電路。當包括將電力供應(yīng)給輸出緩沖器的電力饋送電路的半導(dǎo)體集成電路的內(nèi)部阻抗高時，電力饋送電路的電力供應(yīng)能力降低。電力饋送電路中的電力供應(yīng)能力的降低轉(zhuǎn)變成電源電壓中的變化，即，出現(xiàn)噪聲。此外，隨著近年來半導(dǎo)體集成電路的操作頻率的增加，操作頻率以及內(nèi)部阻抗的峰值已經(jīng)變得更加接近，并且在上面描述的噪聲的影響已經(jīng)增加。
[0019]圖2是由半導(dǎo)體集成電路和電力饋送電路組成的構(gòu)件的示例性附圖的示例。在圖2中示出的半導(dǎo)體集成電路包括作為構(gòu)件的印刷電路板10、內(nèi)插器11、管芯12、以及焊盤(電極焊盤)13。在圖2中，通過虛線包圍的區(qū)域指示這些構(gòu)件的等效電路。稍后描述這些等效電路的詳情。
[0020]在圖2中示出的半導(dǎo)體集成電路中，被布線在印刷電路板10上的電力線14和接地線15經(jīng)由焊盤13和焊料球16供應(yīng)電力。此外，經(jīng)由內(nèi)插器11和倒裝芯片的焊料球17將電力供應(yīng)到管芯12。注意，圖2示出倒裝芯片，但是在使用引線接合的連接中類似地供應(yīng)電力(經(jīng)由相同的電力路徑)。
[0021]圖3是示出其中僅提取在圖2中示出的等效電路的電路圖的示例的圖。如在圖3中所示，經(jīng)由電源20、去耦電容器18和19的等效電路21和23、印刷電路板10的等效電路22和24、以及內(nèi)插器11的等效電路26將電源電壓供應(yīng)給管芯12。
[0022]管芯12包括輸出緩沖器28，并且通過經(jīng)由管芯12的輸出緩沖器28將電流流動到半導(dǎo)體集成電路的外部來執(zhí)行信息傳輸(邏輯傳輸)。在信息傳輸?shù)耐瑫r，重復(fù)性地導(dǎo)通和斷開輸出緩沖器28使電流流入電力饋送電路，并且發(fā)生由電力饋送電路網(wǎng)絡(luò)的阻抗引起的電壓變化，即，噪聲。因此，為了抑制這樣的噪聲，電力饋送電路的阻抗必須被減小。
[0023]因此，計算從圖3中的觀察點的電力饋送電路網(wǎng)絡(luò)的阻抗。圖4是示出假設(shè)的特定的半導(dǎo)體集成電路中的阻抗計算(模擬)的示例的圖。在圖4中，在點A周圍識別阻抗的峰值。點A的頻率的示例能夠是相對高的頻率，約100MHz。因此，當被用于半導(dǎo)體集成電路的信息傳輸?shù)念l率是在阻抗的峰值附近時，發(fā)生其噪聲和阻抗增加的問題。
[0024]此外，在專利文獻I和2中公開的技術(shù)通過改變諧振頻率減小噪聲和電磁干擾的影響，但是沒有降低半導(dǎo)體集成電路的內(nèi)部阻抗。在專利文獻I至3中公開的技術(shù)中，為了切換旁路電容器而添加了晶體管，導(dǎo)致半導(dǎo)體集成電路的芯片尺寸和成本增加的問題。因此，期待在不添加新的晶體管的情況下減小內(nèi)部阻抗的去耦電路和半導(dǎo)體集成電路。
[0025]問題的解決方案
[0026]根據(jù)本發(fā)明的第一方面，提供了一種去耦電路，該去耦電路包括輸出緩沖器，該輸出緩沖器包括晶體管；和電容器，該電容器的一端被連接到輸出緩沖器的輸出節(jié)點并且另一端被連接到電源線；并且由輸出緩沖器的輸出節(jié)點輸出的邏輯電平被固定。
[0027]根據(jù)本發(fā)明的第二方面，提供了一種半導(dǎo)體集成電路，包括多個輸出緩沖器，所述多個輸出緩沖器包括晶體管；和電容器，該電容器的一端被連接到在多個輸出緩沖器當中的未被使用的緩沖器的輸出節(jié)點，該未被使用的緩沖器對將信號傳輸?shù)酵獠康牟僮鞑黄鹱饔?，并且所述電容器的另一端被連接到電源線；并且由未被使用的緩沖器的輸出節(jié)點輸出的邏輯電平被固定。
[0028]本發(fā)明的有益效果
[0029]根據(jù)本發(fā)明的各個方面，提供一種在不添加的新晶體管的情況下減小內(nèi)部阻抗的去耦電路和半導(dǎo)體集成電路。
【專利附圖】

【附圖說明】[0030]圖1是用于解釋示例性實施例的摘要的圖。
[0031]圖2是半導(dǎo)體集成電路和電力饋送電路的構(gòu)件的示意性圖的示例。
[0032]圖3是示出其中提取在圖2中示出的等效電路的電路圖的示例的圖。
[0033]圖4是示出在假設(shè)的特定的半導(dǎo)體集成電路中的阻抗計算的示例的圖。
[0034]圖5是示出與第一示例性實施例有關(guān)的半導(dǎo)體集成電路中的管芯30的電路配置的示例的圖。
[0035]圖6是示出從圖5中示出的電源20到輸出緩沖器的等效電路的示例的圖。
[0036]圖7是示出阻抗計算的示例的圖。
[0037]圖8是用于解釋RC電路如何能夠減小阻抗的圖。
[0038]圖9是示出用于在圖8A中示出的等效電路的阻抗計算的示例的圖。
[0039]圖10是示出用于在圖8B中示出的等效電路的阻抗計算的示例的圖。
[0040]圖11是示出用于在圖SC中示出的等效電路的阻抗計算的示例的圖。
[0041]圖12是示出在未被使用的緩沖器37的電路配置和等效電路的示例的圖。
[0042]圖13是示出在與第一示例性實施例有關(guān)的半導(dǎo)體集成電路中的管芯30的電路配置的另一示例的圖。
[0043]圖14是示出在與第一示例性實施例有關(guān)的半導(dǎo)體集成電路中的管芯30的電路配置的另一示例的圖。
[0044]圖15是示出在與第一示例性實施例有關(guān)的半導(dǎo)體集成電路中的管芯30的電路配置的另一示例的圖。
[0045]圖16是示出在與第一示例性實施例有關(guān)的半導(dǎo)體集成電路中的管芯30的電路配置的另一示例的圖。
[0046]圖17是示出當RC電路被添加到半導(dǎo)體集成電路時的等效電路的示例的圖。
[0047]圖18是示出用于在圖17中示出的等效電路的阻抗計算的示例的圖。
[0048]實施本發(fā)明
[0049]首先，將會使用圖1給出示例性實施例的概要。注意，為了方便向各個元件給予概要中的附圖參考標記，作為僅用于有助于理解的示例，并且概要中的說明不意圖限制本發(fā)明。
[0050]如上所述，當半導(dǎo)體集成電路的操作頻率接近阻抗的峰值時，噪聲的影響增加。此夕卜，如果添加用于切換旁路電容器的晶體管以解決這樣的問題，半導(dǎo)體集成電路的芯片尺寸和成本將會增加。因此，期待在不添加新的晶體管的情況下減小內(nèi)部阻抗的去耦電路。
[0051]作為示例，提供在圖1中示出的去耦電路100。在圖1中示出的去耦電路100包括:輸出緩沖器200，該輸出緩沖器200包括晶體管；和電容器300，該電容器300的一端被連接到輸出緩沖器200的輸出節(jié)點，并且另一端被連接到電源線，并且由輸出緩沖器200的輸出節(jié)點輸出的邏輯電平被固定。
[0052]在此，由發(fā)明人進行的研究發(fā)現(xiàn)了如果添加RC電路作為去耦電路100，則能夠減小半導(dǎo)體集成電路(或者其管芯)的內(nèi)部阻抗的事實。稍后將會描述RC電路的添加為何減小內(nèi)部阻抗的原因。
[0053]同時，包括輸出緩沖器的半導(dǎo)體集成電路通常包括未被使用的緩沖器，通過使輸出緩沖器的晶體管恒定地輸出相同的邏輯電平(H電平或者L電平)，能夠獲得晶體管的導(dǎo)通電阻。在圖1中示出的去耦電路100中，此導(dǎo)通電阻和電容器300構(gòu)成RC電路，從而減小內(nèi)部阻抗。結(jié)果，能夠提供在不添加新的晶體管的情況下減小內(nèi)部阻抗的去耦電路。
[0054]此外，下述模式是可能的。
[0055][模式I]
[0056]與第一方面有關(guān)的去稱電路。
[0057][模式2]
[0058]優(yōu)選的是，輸出緩沖器是由第一導(dǎo)電類型的MOS晶體管和第二導(dǎo)電類型的MOS晶體管形成。
[0059][模式3]
[0060]優(yōu)選的是，第一導(dǎo)電類型的MOS晶體管是P溝道MOS晶體管，第二導(dǎo)電類型的MOS晶體管是N溝道MOS晶體管，當電容器被連接到地電壓時，P溝道MOS晶體管進入導(dǎo)通狀態(tài)，并且當電容器被連接到電源電壓時，N溝道MOS晶體管進入導(dǎo)通狀態(tài)。
[0061][模式4]
[0062]與第二方面有關(guān)的半導(dǎo)體集成電路。
[0063]下面將會參考附圖詳細地描述具體的示例性實施例。
[0064][示例性實施例1]
[0065]將會參考附圖進一步描述第一不例性實施例。
[0066]圖5是示出在與本示例性實施例有關(guān)的半導(dǎo)體集成電路中的管芯30的電路配置的示例的圖。注意，為了簡單，圖5僅示出對于本示例性實施例所必需的構(gòu)件(旁路電容器等等被省略)。
[0067]管芯30經(jīng)由電源端子和接地端子從電源20接收電力供應(yīng)。此外，管芯30(包括管芯30的半導(dǎo)體集成電路)被連接到半導(dǎo)體器件40，并且管芯30能夠?qū)⑿畔鬏數(shù)桨雽?dǎo)體器件40。更加具體地，被包括在管芯30中的內(nèi)部電路31生成要被傳輸?shù)臄?shù)據(jù)，并且經(jīng)由輸出緩沖器32至36輸出信號。
[0068]被包括在半導(dǎo)體器件40中的輸入緩沖器41至45接收由管芯30輸出的數(shù)據(jù)。此夕卜，管芯30包括沒有被連接到半導(dǎo)體器件40的輸出緩沖器(在圖5中被描述為“未被使用的緩沖器37”)。此未被使用的緩沖器37和電容器38構(gòu)成去耦電路。輸出緩沖器32至36和未被使用的緩沖器37是由P溝道MOS晶體管和N溝道MOS晶體管形成。此外，在輸出緩沖器32至36和未被使用的緩沖器37之間不存在結(jié)構(gòu)差異。
[0069]如上所述，去耦電路包括未被使用的緩沖器37，未被使用的緩沖器37的輸出節(jié)點被連接到電容器38的電極的一端，并且另一端被接地。此外，內(nèi)部電路31以從未被使用的緩沖器37輸出H電平(P溝道MOS晶體管被導(dǎo)通)的方式輸出信號。
[0070]如所描述的，將電力供應(yīng)到管芯30的電源20經(jīng)由未被使用的緩沖器37的P溝道MOS晶體管被連接到電容器38。
[0071]接下來，將會描述去耦電路和管芯30的等效電路。
[0072]圖6是示出電源20、輸出緩沖器32至36、以及未被使用的緩沖器37的等效電路的示例的圖。在圖6中，相同的標記被給予與在圖3中的構(gòu)件相同的構(gòu)件，并且解釋將會被省略。
[0073]在圖6中，P溝道MOS晶體管的導(dǎo)通電阻50、內(nèi)插器的等效電路51、通孔的等效電路52、以及電容器38的等效電路53被添加到圖3中的構(gòu)件。
[0074]在此，計算從圖6中的觀察點的阻抗。
[0075]圖7是示出阻抗計算的示例的圖。通過比較圖7與圖4，能夠看到點A附近的阻抗被減小。
[0076]接下來，將會解釋為何像在圖5中示出的去耦電路一樣添加RC電路能夠減小阻抗的原因。
[0077]圖8A、圖8B、以及圖8C是用于解釋RC電路能夠減小阻抗的圖。圖8A是示出在不添加的任何去耦電路的情況下的等效電路的圖。圖8B是示出具有被添加的電容器作為去耦電路的等效電路的圖。圖8C是示出具有作為去耦電路而被添加的電阻器和電容器的等效電路的圖。圖8A、圖SB、以及圖SC都包括其中旁路電容器被模型化的旁路電容器等效電路60和管芯等效電路61。
[0078]首先，將會計算其中電容器作為旁路電容器被添加到管芯的等效電路的阻抗(圖8A)。
[0079]圖9是示出計算圖8A中的阻抗的示例的圖。圖9示出在旁路電容器等效電路60中的阻抗的頻率響應(yīng)在交叉點B處劇增。這指示在交叉點B處的旁路電容器等效電路60的頻率響應(yīng)能夠像jcoL(j:虛數(shù)單位；ω:角頻率；L:電感)的特性一樣被處理并且電感分量是顯著的(電感性)。
[0080]同時，管芯等效電路61的頻率響應(yīng)在交叉點B處降低，并且能夠像l/joC(C:電容)的特性一樣處理，這指示電容器分量是顯著的(電容性)。
[0081]因此，在圖8A中示出的等效電路能夠被視為被并聯(lián)地連接的電感器和電容器。當電感器和電容器被并聯(lián)地連接并且j?L等于l/j?C時，發(fā)生并聯(lián)諧振(反諧振)并且在諧振頻率處阻抗增加。這是在半導(dǎo)體集成電路中的內(nèi)部阻抗增加的原因。
[0082]作為用于使增加的阻抗減小的方法，能夠添加旁路電容器。圖8B是將電容器等效電路62添加到圖8A中的等效電路的結(jié)果。
[0083]圖10是示出計算圖SB中的阻抗的示例的圖。在此，根據(jù)阻抗的峰值頻率(圖9中的點B)選擇被添加到圖8A的電容器的電容。通過適當?shù)剡x擇添加的電容器的電容能夠減小圖8A中的等效電路中的阻抗的峰值，但是將會出現(xiàn)另一峰值。原因是，將添加的電容器與旁路電容器等效電路60和管芯等效電路61并聯(lián)地連接產(chǎn)生兩個不同的交叉點，其中的每一個將會引起并聯(lián)諧振。
[0084]更加具體地，被添加的電容器示出在圖10中的交叉點C處的降低特性(電容性)并且示出在圖10的交叉點D處的增加特性(電感性)。結(jié)果，出現(xiàn)兩個峰值(阻抗增加)。
[0085]因此，如在圖SC中所示，替代添加電容器，添加了 RC電路(標記63表示其等效電路)。
[0086]圖11是示出計算圖8C中的阻抗的示例的圖。添加RC電路能夠減小圖8A中的阻抗的峰值。如在圖11中所示，即使在添加Re電路的情況下，在旁路電容器等效電路60和管芯等效電路61的阻抗的頻率響應(yīng)和被添加的RC電路的阻抗的頻率響應(yīng)之間存在兩個交叉點E和F。
[0087]然而，不同于簡單地添加電容器(圖10)的情況，獨立于頻率，在交叉點E和F之間，添加的RC電路的特性是平坦的。因為阻抗對頻率是平坦的，所以示出電阻的特性。因此，交叉點E對應(yīng)于電感器和電阻器的并聯(lián)連接，并且交叉點F對應(yīng)于電容器和電阻器的并聯(lián)連接。結(jié)果，阻抗能夠被減小，不同于阻抗增加的LC諧振連接。以上是關(guān)于添加RC電路如何能夠減小阻抗的解釋。
[0088]接下來，將會描述被包括在管芯30中的輸出緩沖器32至36和未被使用的緩沖器37。
[0089]圖12A和圖12B是示出未被使用的緩沖器37的電路配置和等效電路的示例的圖。注意，輸出緩沖器32至36被配置為與圖12A和圖12B中相同。未被使用的緩沖器37是由P溝道MOS晶體管POl和N溝道MOS晶體管NOl形成。未被使用的緩沖器37可以是CMOS
晶體管。
[0090]如在圖12B中所示，未被使用的緩沖器37能夠被視為等效于電阻器ROl和R02和開關(guān)SWOl和SW02。換言之，當未被使用的緩沖器37輸出H電平時，P溝道MOS晶體管POl導(dǎo)通，并且當輸出L電平時，N溝道MOS晶體管NOl導(dǎo)通。這兩個開關(guān)SWOl和SW02互補地重復(fù)導(dǎo)通和斷開。在如描述的導(dǎo)通和斷開之間的切換是輸出緩沖器32至36的操作。
[0091]然而，因為未被使用的緩沖器37沒有被連接到半導(dǎo)體器件40，所以能夠固定其輸出。因此，未被使用的緩沖器37的輸出被保持在H電平。然后，因為P溝道MOS晶體管POl能夠被視為等效于電阻，所以其中電容器被連接到未被使用的緩沖器37的去耦電路變成等效于在圖8C中示出的RC電路。
[0092]在管芯30中使用的輸出緩沖器的導(dǎo)通電阻通常在數(shù)歐姆和數(shù)十歐姆之間。此外，晶體管的導(dǎo)通電阻取決于其驅(qū)動能力；驅(qū)動能力越高，導(dǎo)通電阻越低。此外，當考慮到圖11中的RC電路的頻率響應(yīng)時，導(dǎo)通電阻優(yōu)選地在數(shù)百毫歐和數(shù)歐姆之間。因為用戶能夠通過FPGA(現(xiàn)場可編程門陣列)設(shè)定驅(qū)動能力，通過將驅(qū)動能力設(shè)定為盡可能高能夠獲得這樣的導(dǎo)通電阻的值。此外，當存在多個未被使用的緩沖器時，也能夠通過利用它們獲得在上面描述的導(dǎo)通電阻。
[0093]在本示例性實施例中，描述其中電容器38的一端被接地并且被包括在輸出緩沖器中的P溝道MOS晶體管被置于導(dǎo)通狀態(tài)的去耦電路。然而，實現(xiàn)內(nèi)部阻抗的減小的去耦電路的配置不限于上述內(nèi)容。
[0094]圖13是示出與本示例性實施例有關(guān)的半導(dǎo)體集成電路中的管芯30的電路配置的示例的圖。如在圖13中所示，通過將電容器38連接到電源，并且使被包括在未被使用的緩沖器37中的N溝道MOS晶體管置于導(dǎo)通狀態(tài)能夠獲得相同的作用。換言之，輸出緩沖器是由第一導(dǎo)電類型的MOS晶體管和第二導(dǎo)電類型的MOS晶體管形成，并且通過將電容器38連接到電源電壓還是地電壓，來確定哪個晶體管應(yīng)被置于導(dǎo)通狀態(tài)。更加具體地，當?shù)谝粚?dǎo)電類型的MOS晶體管是P溝道MOS晶體管時，第二導(dǎo)電類型的MOS晶體管是N溝道MOS晶體管，并且電容器38被連接到地電壓，P溝道MOS晶體管被置于導(dǎo)通狀態(tài)。同時，當電容器38被連接到電源電壓時，N溝道MOS晶體管被置于導(dǎo)通狀態(tài)。
[0095]圖14是示出與本示例性實施例有關(guān)的半導(dǎo)體集成電路中的管芯30的電路配置的示例的圖。如在圖14中所示，能夠在管芯30中設(shè)置電容器38。在這樣的情況下，存在在管芯30的內(nèi)插器中設(shè)置去耦電路消除了在印刷電路板上設(shè)置電容器的需求的好處。
[0096]此外，替代如描述的包括P溝道MOS晶體管和N溝道MOS晶體管的輸出緩沖器，可以使用未被使用的P溝道MOS晶體管或者N溝道MOS晶體管。[0097]圖15是其中去耦電路是由使用未被使用的P溝道MOS晶體管形成的示例。圖16是其中去耦電路是由使用未被使用的N溝道MOS晶體管形成的示例。能夠通過將適當?shù)碾妷菏┘拥狡鋿艠O，使在圖15和圖16中示出的未被使用的晶體管輸出H電平或者L電平，并且這些晶體管能夠被視為輸出緩沖器。在圖13至圖16中，相同的標記被給予與在圖16中的構(gòu)件相同的構(gòu)件，并且解釋將會被省略。
[0098]如所描述的，通過將電容器連接到被包括在半導(dǎo)體集成電路中的輸出緩沖器當中的未被使用的緩沖器，并且固定未被使用的緩沖器的輸出電平，能夠減小半導(dǎo)體集成電路的內(nèi)部阻抗。這是因為在圖8C中示出的RC電路能夠是由構(gòu)成輸出緩沖器的晶體管的導(dǎo)通電阻與電容器形成。減小半導(dǎo)體集成電路的內(nèi)部阻抗減小在半導(dǎo)體集成電路中出現(xiàn)的噪聲，這有助于質(zhì)量提聞。
[0099]此外，因為能夠利用沒有被連接到另一半導(dǎo)體集成電路的未被使用的緩沖器形成去耦電路，所以半導(dǎo)體集成電路的芯片大小沒有增加。此外，芯片大小沒有增加的事實有助于減小半導(dǎo)體集成電路的成本。
[0100]在此，可以想出能夠在半導(dǎo)體集成電路內(nèi)部將與晶體管的導(dǎo)通電阻相對應(yīng)的電阻器和電容器38連接的想法。在圖17中示出在這樣的情況下的等效電路。在圖17中，相同的標記被給予如在圖6中的構(gòu)件的相同的構(gòu)件，并且解釋將會被省略。此外，圖18示出計算在圖17中示出的等效電路的阻抗的示例。圖18指示峰值頻率已經(jīng)移動，但是沒有指示任何阻抗減小。阻抗沒有被減小的原因可能是，由于來自于印刷電路板和周圍的電容器的影響，被添加的RC電路已經(jīng)失去減小阻抗的作用。然而，被包括在輸出緩沖器中的晶體管通常被設(shè)置在半導(dǎo)體集成電路(管芯)的外圍上，并且來自于印刷電路板和周圍的電容器的這種影響被視為是無關(guān)緊要的。
[0101]換言之，由于來自于印刷電路板上的通孔以及焊料球的電感器的影響，難以簡單地通過在如在圖17中所示的半導(dǎo)體集成電路外部設(shè)置電容器，來減小半導(dǎo)體集成電路的內(nèi)部阻抗。同時，通過輸出緩沖器提供電容器，用于信號線的內(nèi)插器和諸如焊料球的電感器能夠被并聯(lián)地連接到電源線的阻抗。由于阻抗被并聯(lián)地連接的事實，用于信號線的內(nèi)插器和焊料球的阻抗被減小，并且沒有顯著地妨礙減小半導(dǎo)體集成電路中的內(nèi)部阻抗的作用。
[0102]在本示例性實施例中描述的去耦電路和半導(dǎo)體集成電路能夠被應(yīng)用于諸如通信裝置和信息處理裝置的電子電路。
[0103]此外，通過引用將在上面列出的專利文獻的各個公開合并在此。應(yīng)注意的是，在整個公開中，本發(fā)明的其它目的、特征以及方面將會變得顯而易見，并且在沒有脫離如在此公開和如隨附的所要求保護的本發(fā)明的主旨和范圍的情況下可以進行修改。而且應(yīng)注意的是，被公開的和/或所要求保護的元件、事項以及/或者項目的任何組合可以落入前述的修改內(nèi)。例如，能夠使用雙向緩沖器替代輸出緩沖器構(gòu)成去耦電路。甚至在沒有陳述的情況下，在本文獻中使用的數(shù)值的范圍應(yīng)被解釋為特定的數(shù)值或者被包括在該范圍中的小范圍。
[0104]附圖標記列表
[0105]10:印刷電路板
[0106]11:內(nèi)插器
[0107]12，30:管芯[0108]13:焊盤
[0109]14:電力線
[0110]15:接地線
[0111]16，17:焊料球
[0112]18，19:去耦電容器
[0113]20:電源
[0114]21，23:去耦電容器的等效電路
[0115]22，24:印刷電路板的等效電路
[0116]25，52:通孔的等效電路
[0117]26，51:內(nèi)插器的等效電路
[0118]27:管芯的等效電路
[0119]28，32至36，200:輸出緩沖器
[0120]31:內(nèi)部電路
[0121]37:未被使用的緩沖器
[0122]38，300:電容器
[0123]40:半導(dǎo)體器件
[0124]41至45:輸入緩沖器
[0125]50:P溝道MOS晶體管的導(dǎo)通電阻的等效電路
[0126]53，62:電容器的等效電路
[0127]60:旁路電容器等效電路
[0128]61:管芯等效電路
[0129]63，70:RC電路的等效電路
[0130]100:去耦電路
[0131]N01, N02:N 溝道 MOS 晶體管
[0132]P01, P02:P 溝道 MOS 晶體管
[0133]R01, R02:晶體管的導(dǎo)通電阻
[0134]SW01，SW02:開關(guān)。
【權(quán)利要求】
1.一種去稱電路，包括: 輸出緩沖器，所述輸出緩沖器包括晶體管；和 電容器，所述電容器的一端被連接到所述輸出緩沖器的輸出節(jié)點并且所述電容器的另一端被連接到電源線，其中， 由所述輸出緩沖器的輸出節(jié)點輸出的邏輯電平被固定。
2.根據(jù)權(quán)利要求1所述的去耦電路，其中，所述輸出緩沖器由第一導(dǎo)電類型的MOS晶體管和第二導(dǎo)電類型的MOS晶體管形成。
3.根據(jù)權(quán)利要求2所述的去耦電路，其中，所述第一導(dǎo)電類型的MOS晶體管是P溝道MOS晶體管，所述第二導(dǎo)電類型的MOS晶體管是N溝道MOS晶體管，當所述電容器被連接到地電壓時，所述P溝道MOS晶體管被置于導(dǎo)通狀態(tài)，并且當所述電容器被連接到電源電壓時，所述N溝道MOS晶體管被置于導(dǎo)通狀態(tài)。
4.一種半導(dǎo)體集成電路,包括: 多個輸出緩沖器，所述輸出緩沖器包括晶體管；和 電容器，所述電容器的一端被連接到在所述多個輸出緩沖器當中的未被使用的緩沖器的輸出節(jié)點，所述未被使用的緩沖器對將信號傳輸?shù)酵獠康牟僮鞑黄鹱饔茫⑶宜鲭娙萜鞯牧硪欢吮贿B接到電源線，其中， 由所述未被使用的緩沖器的輸出節(jié)點輸出的邏輯電平被固定。
【文檔編號】H01L27/04GK103959457SQ201280055968
【公開日】2014年7月30日 申請日期:2012年11月14日 優(yōu)先權(quán)日:2011年11月14日
【發(fā)明者】柏倉和弘 申請人:日本電氣株式會社