專利名稱：芯片封裝模塊及母板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及集成電路封裝技木，尤其涉及一種芯片封裝模塊及母板。
背景技術(shù)：
隨著集成電路密集度的增加，對(duì)芯片的封裝技術(shù)的要求也越來越高，同時(shí)也要求芯片封裝模塊能夠盡量小，現(xiàn)有技術(shù)中的芯片封裝模塊，如貼片式的LGA(land gridarray,觸點(diǎn)陣列封裝)模塊,其與PCB (Printed Circuit Board,印刷電路板)母板組合后的結(jié)構(gòu)圖如圖I所示，LGA模塊12設(shè)置在母板11上方，該LGA模塊12包括直接與母板11電連接的基板13、位于基板13上表面的各個(gè)半導(dǎo)體器件14，以及覆蓋在各個(gè)器件上的屏蔽框15和覆蓋在屏蔽框上的屏蔽蓋16，將芯片與其外部的電磁環(huán)境進(jìn)行屏蔽，以保護(hù)內(nèi)部的 半導(dǎo)體器件。其它類型的芯片封裝模塊與母板組合后的結(jié)構(gòu)與上述LGA模塊類似，在實(shí)際生產(chǎn)中，這種結(jié)構(gòu)的封裝模塊的尺寸受到限制，很難做的更小，限制了芯片封裝模塊的應(yīng)用和發(fā)展。

實(shí)用新型內(nèi)容為解決上述技術(shù)問題，本實(shí)用新型提供了一種芯片封裝模塊及母板，減小了芯片封裝模塊的大小，減小了芯片封裝模塊占用的母板的面積，提高了母板的利用率。為解決上述問題，本實(shí)用新型實(shí)施例提供了如下技術(shù)方案一種芯片封裝模塊，包括一基板，該基板上表面的全部區(qū)域均為半導(dǎo)體器件放置區(qū)，該基板下表面的部分區(qū)域?yàn)榘雽?dǎo)體器件放置區(qū)，且該基板下表面的邊緣區(qū)域設(shè)置有多個(gè)信號(hào)管腳，所述信號(hào)管腳與該封裝模塊中的各半導(dǎo)體器件電性連接；其中，所述基板上表面的半導(dǎo)體器件放置區(qū)為第一器件放置區(qū)，所述基板下表面的半導(dǎo)體器件放置區(qū)為第二器件放置區(qū)。優(yōu)選的，還包括在所述基板下表面上的所述信號(hào)管腳與第二器件放置區(qū)之外的其它區(qū)域設(shè)置有多個(gè)散熱焊盤，所述散熱焊盤上設(shè)置有用于標(biāo)示該封裝模塊放置方向的第一標(biāo)識(shí)。優(yōu)選的，所述多個(gè)散熱焊盤分布于所述第二器件放置區(qū)四周。優(yōu)選的，所述第二器件放置區(qū)位于該基板下表面的中心區(qū)域，且為一體式矩形結(jié)構(gòu)。優(yōu)選的，所述多個(gè)散熱焊盤呈矩形分布，所述散熱焊盤上的第一標(biāo)識(shí)僅設(shè)置于位于所述矩形頂點(diǎn)處的ー個(gè)散熱焊盤上。優(yōu)選的，所述基板為PCB基板。優(yōu)選的，還包括覆蓋在位于所述第一器件放置區(qū)上方的半導(dǎo)體器件上的上表面屏蔽框；覆蓋在所述上表面屏蔽框外部的上表面屏蔽蓋；[0017]覆蓋在位于所述第二器件放置區(qū)上方的半導(dǎo)體器件上的下表面屏蔽框；覆蓋在所述下表面屏蔽框外部的下表面屏蔽蓋。優(yōu)選的，該芯片封裝模塊為LGA模塊、LCC模塊、LOC模塊、各種BGA模塊或各種PGA模塊。本實(shí)用新型實(shí)施例還公開了ー種與上述芯片封裝模塊對(duì)應(yīng)的母板，該母板上與所述芯片封裝模塊的第二器件放置區(qū)相對(duì)應(yīng)的位置處具有一第一掏空區(qū)域，該第一掏空區(qū)域的大小和形狀與所述第二器件放置區(qū)的大小和形狀相對(duì)應(yīng)；該母板上表面與所述芯片封裝模塊的基板下表面的多個(gè)信號(hào)管腳相對(duì)應(yīng)的位置處設(shè)置有多個(gè)母板信號(hào)管腳，以使母板與所述芯片封裝模塊電性連接。優(yōu)選的，所述母板上表面與所述芯片封裝模塊的基板下表面的多個(gè)散熱焊盤相對(duì)-應(yīng)的位置處設(shè)置有多個(gè)母板焊盤；所述母板焊盤上與所述芯片封裝模塊的第一標(biāo)識(shí)相對(duì)應(yīng)的位置處設(shè)置有第二標(biāo)識(shí)，以限定所述芯片封裝模塊與所述母板的安裝方向。與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點(diǎn)本實(shí)用新型實(shí)施例所提供的芯片封裝模塊，通過將現(xiàn)有技術(shù)中的芯片封裝模塊中的單面布局，改進(jìn)為雙面布局，即在基板的下表面也開辟出半導(dǎo)體器件放置區(qū)，從而在同樣大小的基板上，可以放置更多的半導(dǎo)體器件，換句話說，相對(duì)于現(xiàn)有技術(shù)，若封裝同樣數(shù)量的半導(dǎo)體器件，本實(shí)用新型提供的芯片封裝模塊中基板的表面積可以大大減小，即本實(shí)用新型的方案減小了芯片封裝模塊的大小，從而減小了芯片封裝模塊占用的母板的面積，提高了母板的利用率，使母板上可以放置更多的芯片。

為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為現(xiàn)有技術(shù)中芯片封裝模塊與母板組合后的結(jié)構(gòu)示意圖；圖2為本實(shí)用新型實(shí)施例提供的芯片封裝模塊的結(jié)構(gòu)示意圖；圖3為本實(shí)用新型實(shí)施例提供的芯片封裝模塊的底部結(jié)構(gòu)示意圖；圖4為本實(shí)用新型實(shí)施例提供的母板結(jié)構(gòu)示意圖；圖5為本實(shí)用新型實(shí)施例提供的芯片封裝模塊與母板組合后的結(jié)構(gòu)示意圖。
具體實(shí)施方式
下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本實(shí)用新型，但是本實(shí)用新型還可以采用其他不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本實(shí)用新型內(nèi)涵的情況下做類似推廣，因此本實(shí)用新型不受下面公開的具體實(shí)施例的限制。其次，本實(shí)用新型結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本實(shí)用新型實(shí)施例吋，為便于說明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本實(shí)用新型保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)中的芯片封裝模塊的難以做的更小，結(jié)合現(xiàn)有技術(shù)中的芯片封裝模塊的結(jié)構(gòu)，發(fā)明人研究發(fā)現(xiàn)，出現(xiàn)這種問題的原因是，現(xiàn)有技術(shù)中的芯片封裝模塊多為單面布局的方式，即某個(gè)芯片所需的各個(gè)半導(dǎo)體器件僅設(shè)置在基板的一面上，另一面全部設(shè)置信號(hào)管腳，這里將基板上設(shè)置半導(dǎo)體器件的一面稱為基板的頂面或上表面，另一面為基板的底面或下表面，因此，若仍采用單面布局的方式，即便如何縮小器件間的距離或改進(jìn)封裝エ藝，基板的大小必然受到限制，很難做到更小?；谏鲜鲈?，本實(shí)用新型實(shí)施例公開了ー種芯片封裝模塊，該模塊的結(jié)構(gòu)如圖2和圖3所示，圖2為其剖面圖，圖3為該模塊中的基板底面的結(jié)構(gòu)圖，該芯片封裝模塊包括基板21，該基板21上表面的全部區(qū)域均為半導(dǎo)體器件24放置區(qū)，該基板下表面的部分區(qū)域?yàn)榘雽?dǎo)體器件24放置區(qū)，本實(shí)施例中將基板21上表面的半導(dǎo)體器件放置區(qū)作為第一器件放置區(qū)22，所述基板21下表面的半導(dǎo)體器件放置區(qū)為第二器件放置區(qū)23。并且，如圖3所示，該基板21下表面的邊緣區(qū)域設(shè)置有多個(gè)信號(hào)管腳30，所述信號(hào)管腳30與該封裝模塊中的各半導(dǎo)體器件24電性連接，之后該芯片封裝模塊中的各半導(dǎo)體器件24通過信號(hào)管腳30與母板電性連接，并通過母板與外部電路相連。需要說明的是，本實(shí)施例中的基板的形狀和第二器件放置區(qū)、信號(hào)管腳形狀和排布方式包括但不限于圖2和圖3中所示的情況，也就是說，基板可以為圓形、矩形或其它多邊形，第二器件放置區(qū)23的形狀及其在基板下表面的位置是可以任意設(shè)置的，如為圓形、矩形或其它多邊形，甚至可以為由多個(gè)分散的器件放置區(qū)共同組成，所述第二器件放置區(qū)23的形狀可與基板形狀類似，也可以不同，只要在滿足該芯片的功能的基礎(chǔ)上，結(jié)合該芯片封裝模塊的放置環(huán)境，盡量減小基板的大小即可。所述信號(hào)管腳的排布原則亦同，即所述信號(hào)管腳的數(shù)量也根據(jù)芯片的類型決定，如果該芯片中半導(dǎo)體器件較多，其連接方式較為復(fù)雜，可以在基板下表面周邊設(shè)置多圈信號(hào)管腳。本實(shí)用新型實(shí)施例所提供的芯片封裝模塊，通過將現(xiàn)有技術(shù)中的芯片封裝模塊中的單面布局，改進(jìn)為雙面布局，即在基板的下表面也開辟出半導(dǎo)體器件放置區(qū)，從而在同樣大小的基板上，可以放置更多的半導(dǎo)體器件，換句話說，相對(duì)于現(xiàn)有技術(shù)，若封裝同樣數(shù)量的半導(dǎo)體器件，本實(shí)用新型提供的芯片封裝模塊中基板的表面積可以大大減小，即本實(shí)用新型的方案減小了芯片封裝模塊的大小，從而減小了芯片封裝模塊占用的母板的面積，提高了母板的利用率，使母板上可以放置更多的芯片。如圖2和圖3所示，與上一實(shí)施例不同的是，本實(shí)用新型另ー實(shí)施例中為了使所述芯片封裝模塊與外界有良好的熱傳遞，以提高產(chǎn)品的可靠性，在基板21下表面上的所述信號(hào)管腳30與半導(dǎo)體器件放置區(qū)(即第二器件放置區(qū)23)之外的其它區(qū)域還設(shè)置有多個(gè)散熱焊盤31，并且，為了方便該芯片封裝模塊的安裝，該散熱焊盤上設(shè)置有用于標(biāo)示該封裝模塊放置方向的第一標(biāo)識(shí)32，所述多個(gè)散熱焊盤分布于所述第二器件放置區(qū)23四周。其中，所述散熱焊盤的數(shù)量和大小，以及排布方式也只要在滿足該芯片的功能的基礎(chǔ)上，結(jié)合該芯片封裝模塊的放置環(huán)境，與信號(hào)管腳和第二器件放置區(qū)23的形狀和位置相匹配即可，舉例來說，如果該芯片的熱功耗較小，則散熱焊盤的數(shù)量可以相應(yīng)的減少，尺寸也可以相應(yīng)的減小。優(yōu)選的，本實(shí)施例中的多個(gè)散熱焊盤分布于所述第二器件放置區(qū)23的四周，在該芯片封裝模塊與母板進(jìn)行組合后，該散熱焊盤還可起到加強(qiáng)機(jī)械可靠性的作用，在產(chǎn)品的跌落測(cè)試和滾筒測(cè)試中，可保證芯片的安全。本實(shí)施例中以矩形基板為例，優(yōu)選的，所述第二器件放置區(qū)23位于該基板下表面的中心區(qū)域，且為一體式矩形結(jié)構(gòu)，相應(yīng)的，所述多個(gè)散熱焊盤31呈矩形分布，理論上，所述第一標(biāo)示32可以設(shè)置在任意散熱焊盤上，且具有第一標(biāo)識(shí)的散熱焊盤的數(shù)量不限，本實(shí)施例中為了簡化該芯片封裝模塊的制作過程并便于其與母板的組合安裝，所述散熱焊盤上的第一標(biāo)識(shí)32僅設(shè)置于位于所述矩形頂點(diǎn)處的ー個(gè)散熱焊盤上，如圖3所示。 另外，如圖2所示，為了防止空氣中的雜質(zhì)腐蝕芯片封裝模塊中的電路而影響芯片的電氣性能，同時(shí)也為了便于芯片封裝模塊的安裝和運(yùn)輸，該芯片封裝模塊中的半導(dǎo)體器件需與外界隔離，因此，本實(shí)施例中的芯片封裝模塊還包括覆蓋在位于所述第一器件放置區(qū)22上方的半導(dǎo)體器件24上的上表面屏蔽框25 ;覆蓋在所述上表面屏蔽框25外部的上表面屏蔽蓋26 ;覆蓋在位于所述第二器件放置區(qū)23上方的半導(dǎo)體器件24上的下表面屏蔽框27 ;覆蓋在所述下表面屏蔽框27外部的下表面屏蔽蓋28?！闱闆r下，所述上表面屏蔽框25、上表面屏蔽蓋26、下表面屏蔽框27以及下表面屏蔽蓋28可采用絕緣的塑料或陶瓷材料制作，可起到密封和提高芯片電熱性能的作用。本實(shí)施例中不限定芯片的類型，可以為處理器芯片CPU，如單核心的Pentium 4、Pentium 4EE、Celeron D 以及雙核心的 Pentium D、Pentium EE、Core 2 等，也可以為其它類型或用途的芯片。若該芯片為處理器芯片CPU，隨著CPU的內(nèi)頻越來越高，功能越來越強(qiáng)，引腳(即信號(hào)管腳)數(shù)越來越多，為了提高封裝效率，芯片封裝模塊中的半導(dǎo)體器件的面積與整體封裝模塊的面積之比要盡量接近I : 1，并且基于散熱的要求，該芯片封裝模塊越薄越好。需要說明的是，該芯片封裝模塊可以為采用各種封裝技術(shù)得到的封裝模塊，如該芯片封裝模塊為LGA模塊、LCC (Leadless chip carrier,無引腳芯片載體,也稱陶瓷QFN或QFN-C)模塊、LOC(lead on chip,芯片上引線封裝)模塊、各種 QFP(quad flat package,四側(cè)引腳扁平封裝)模塊、各種BGA(Ball GridArray Package,球形觸點(diǎn)陣列封裝)模塊或各種PGA(Ceramic Pin Grid Arrau Package,插針網(wǎng)格陣列封裝)模塊等。其中，各種QFP 模塊中包括 FQFP(fine pitch quad flat package,小引腳中心距的QFP)模塊、CQFP (quad fiat package with guard ring,帶保護(hù)環(huán)的四側(cè)引腳扁平封裝)模塊、MQFP (metric quad flat package)模塊等；各種BGA模塊包括PBGA (PlasticbalIZddarray,塑料焊球陣列封裝)模塊、CBGA (ceramicbalISddarray,陶瓷焊球陣列封裝)模塊、TBGA (tape ball grid array載帶型焊球陣列封裝)模塊等；各種PGA模塊包括OPGA (Organic pin grid Array,有機(jī)管腳陣列封裝)模塊、mPGA (即微型PGA封裝)模塊、CPGA (Cerami c PGA，陶瓷封裝)模塊、FC-PGA封裝(即反轉(zhuǎn)芯片針腳柵格陣列封裝)模塊、PPGA (Plastic Pin Grid Array,塑針柵格陣列封裝)模塊等。本領(lǐng)域技術(shù)人員可以理解，不同的封裝模塊，所采用的基板不同，本實(shí)施例中為了減小芯片封裝模塊的厚度，優(yōu)選為貼片式的封裝模塊，如LGA模塊，此時(shí)基板21優(yōu)選為PCB基板。與上述芯片封裝模塊相對(duì)應(yīng)，本實(shí)用新型另ー實(shí)施例公開了ー種母板，如圖4所示，并結(jié)合圖2和圖3，該母板40上與所述芯片封裝模塊的第二器件放置區(qū)23相對(duì)應(yīng)的位置處具有一掏空區(qū)域41，該第一掏空區(qū)域41的大小和形狀與所述第二器件放置區(qū)23的大小和形狀相對(duì)應(yīng)，換句話說，第一掏空區(qū)域41需能夠容納下安裝有下表面屏蔽框和下表面屏蔽蓋的第二器件放置區(qū)的芯片，一般情況下，第一掏空區(qū)域41可稍大于或等于第二器件放置區(qū)23的大小。該母板40上表面與所述芯片封裝模塊的基板下表面的多個(gè)信號(hào)管腳30相對(duì)應(yīng)的位置處設(shè)置有多個(gè)母板信號(hào)管腳42，以使母板40與所述芯片封裝模塊電性連接。本實(shí)施例中優(yōu)選所述母板40為PCB母板。另外，所述母板40上表面與所述芯片封裝模塊的基板下表面的多個(gè)散熱焊盤31相對(duì)應(yīng)的位置處設(shè)置有多個(gè)母板焊盤43，母板焊盤43的數(shù)量、大小及排布方式與芯片封裝模塊上的多個(gè)散熱焊盤31相同；所述母板焊盤上43與所述芯片封裝模塊的第一標(biāo)識(shí)32相對(duì)應(yīng)的位置處設(shè)置有第ニ標(biāo)識(shí)44，即第二標(biāo)識(shí)44在母板40上的位置與第一標(biāo)識(shí)32在基板上的位置相同，以限定所述芯片封裝模塊與所述母板的安裝方向。本實(shí)施例中的母板40與上述芯片封裝模塊組合安裝后的結(jié)構(gòu)圖如圖5所示，可見本實(shí)用新型實(shí)施例中通過采用雙面布局的芯片封裝模塊，從而減小了封裝模塊中占用的母板面積，從而提高了母板的利用率。另外，需要說明的是，本實(shí)用新型實(shí)施例中公開的芯片封裝模塊與母板的安裝過程中，若需要插座接觸區(qū)將芯片封裝模塊固定在母板上，本實(shí)用新型另ー實(shí)施例還公開了相應(yīng)的插座組件，該插座組件包括以上實(shí)施例所述的芯片封裝模塊、母板以及插座接觸區(qū)，該插座接觸區(qū)與所述芯片封裝模塊的第二器件放置區(qū)相對(duì)應(yīng)的位置處具有一第二掏空區(qū)域，該第二掏空區(qū)域的大小與所述第二器件放置區(qū)的大小相對(duì)應(yīng)，也可與母板上第一掏空區(qū)域大小相同或相近，以便于芯片封裝模塊的安裝與固定。本說明書中各個(gè)部分采用遞進(jìn)的方式描述，每個(gè)部分重點(diǎn)說明的都是與其他部分的不同之處，各個(gè)部分之間相同相似部分互相參見即可。對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本實(shí)用新 型。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本實(shí)用新型的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本實(shí)用新型將不會(huì)被限制于本文所示的實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
權(quán)利要求1.一種芯片封裝模塊，其特征在于，包括一基板，該基板上表面的全部區(qū)域均為半導(dǎo)體器件放置區(qū)，該基板下表面的部分區(qū)域?yàn)榘雽?dǎo)體器件放置區(qū)，且該基板下表面的邊緣區(qū)域設(shè)置有多個(gè)信號(hào)管腳，所述信號(hào)管腳與該封裝模塊中的各半導(dǎo)體器件電性連接； 其中，所述基板上表面的半導(dǎo)體器件放置區(qū)為第一器件放置區(qū)，所述基板下表面的半導(dǎo)體器件放置區(qū)為第二器件放置區(qū)。
2.根據(jù)權(quán)利要求I所述的芯片封裝模塊，其特征在于，還包括 在所述基板下表面上的所述信號(hào)管腳與第二器件放置區(qū)之外的其它區(qū)域設(shè)置有多個(gè)散熱焊盤，所述散熱焊盤上設(shè)置有用于標(biāo)示該封裝模塊放置方向的第一標(biāo)識(shí)。
3.根據(jù)權(quán)利要求2所述的芯片封裝模塊，其特征在干，所述多個(gè)散熱焊盤分布于所述第二器件放置區(qū)四周。
4.根據(jù)權(quán)利要求3所述的芯片封裝模塊，其特征在于，所述第二器件放置區(qū)位于該基板下表面的中心區(qū)域，且為一體式矩形結(jié)構(gòu)。
5.根據(jù)權(quán)利要求4所述的芯片封裝模塊，其特征在于，所述多個(gè)散熱焊盤呈矩形分布，所述散熱焊盤上的第一標(biāo)識(shí)僅設(shè)置于位于所述矩形頂點(diǎn)處的ー個(gè)散熱焊盤上。
6.根據(jù)權(quán)利要求I所述的芯片封裝模塊，其特征在于，所述基板為PCB基板。
7.根據(jù)權(quán)利要求I所述的芯片封裝模塊，其特征在于，還包括 覆蓋在位于所述第一器件放置區(qū)上方的半導(dǎo)體器件上的上表面屏蔽框； 覆蓋在所述上表面屏蔽框外部的上表面屏蔽蓋； 覆蓋在位于所述第二器件放置區(qū)上方的半導(dǎo)體器件上的下表面屏蔽框； 覆蓋在所述下表面屏蔽框外部的下表面屏蔽蓋。
8.根據(jù)權(quán)利要求I所述的芯片封裝模塊，其特征在干，該芯片封裝模塊為LGA模塊、LCC模塊、LOC模塊、各種BGA模塊或各種PGA模塊。
9.一種與權(quán)利要求I所述的芯片封裝模塊對(duì)應(yīng)的母板，其特征在于，該母板上與所述芯片封裝模塊的第二器件放置區(qū)相對(duì)應(yīng)的位置處具有一第一掏空區(qū)域，該第一掏空區(qū)域的大小和形狀與所述第二器件放置區(qū)的大小和形狀相對(duì)應(yīng)； 該母板上表面與所述芯片封裝模塊的基板下表面的多個(gè)信號(hào)管腳相對(duì)應(yīng)的位置處設(shè)置有多個(gè)母板信號(hào)管腳，以使母板與所述芯片封裝模塊電性連接。
10.根據(jù)權(quán)利要求9所述的母板，其特征在于，所述母板上表面與所述芯片封裝模塊的基板下表面的多個(gè)散熱焊盤相對(duì)應(yīng)的位置處設(shè)置有多個(gè)母板焊盤； 所述母板焊盤上與所述芯片封裝模塊的第一標(biāo)識(shí)相對(duì)應(yīng)的位置處設(shè)置有第二標(biāo)識(shí)，以限定所述芯片封裝模塊與所述母板的安裝方向。
專利摘要本實(shí)用新型實(shí)施例公開了一種芯片封裝模塊及與其對(duì)應(yīng)的母板，該模塊包括一基板，該基板上表面的全部區(qū)域均為半導(dǎo)體器件放置區(qū)，該基板下表面的部分區(qū)域?yàn)榘雽?dǎo)體器件放置區(qū)，且該基板下表面的邊緣區(qū)域設(shè)置有多個(gè)信號(hào)管腳，所述信號(hào)管腳與該封裝模塊中的各半導(dǎo)體器件電性連接；其中，所述基板上表面的半導(dǎo)體器件放置區(qū)為第一器件放置區(qū)，所述基板下表面的半導(dǎo)體器件放置區(qū)為第二器件放置區(qū)。本實(shí)用新型通過將現(xiàn)有技術(shù)中的芯片封裝模塊中的單面布局，改進(jìn)為雙面布局，即在基板的下表面也開辟出半導(dǎo)體器件放置區(qū)，減小了芯片封裝模塊的大小，進(jìn)而減小了芯片封裝模塊占用的母板的面積，提高了母板的利用率，使母板上可以放置更多的芯片。
文檔編號(hào)H01L21/56GK202443957SQ201220053130
公開日2012年9月19日 申請(qǐng)日期2012年2月17日 優(yōu)先權(quán)日2012年2月17日
發(fā)明者占奇志, 楊宇 申請(qǐng)人:華為終端有限公司