專利名稱：晶體管隔離結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件領(lǐng)域，具體地說，涉及一種抗總劑量輻射的晶體管隔離結(jié)構(gòu)及其制造方法。
背景技術(shù)：
近半個多世紀(jì)以來，集成電路行業(yè)的迅猛發(fā)展為信息時代的來臨提供了硬件上的保障，其應(yīng)用滲透到了社會的各個方面，包括具有惡劣環(huán)境的航空航天、軍事、核電等領(lǐng)域。在這些環(huán)境下，集成電路器件可能受到各種粒子的輻射效應(yīng)，導(dǎo)致性能的退化，工作狀態(tài)的波動或翻轉(zhuǎn)甚至元器件的物理破壞。眾所周知，金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)是集成電路領(lǐng)域的重要元器件，具有高速、高集成度、低成本、低功耗等眾多優(yōu)點(diǎn)。典型的晶體管MOS器件包括柵極、源極、漏極和襯底四端，采用淺溝槽隔離(shallow trench isolation, STI)結(jié)構(gòu)。圖1為現(xiàn)有技術(shù)中淺溝槽隔離的結(jié)構(gòu)示意圖。如圖1所示，當(dāng)器件處于輻射環(huán)境中，輻射粒子會使STI區(qū)101的二氧化硅絕緣層中產(chǎn)生氧化物陷阱電荷，以及二氧化硅/硅襯底102的界面陷阱電荷。對于NMOS器件而言，襯底是P型的。STI區(qū)二氧化硅受輻射后產(chǎn)生的正電荷將導(dǎo)致與其相鄰的P型襯底表面耗盡，甚至反型。這樣導(dǎo)致器件內(nèi)部的源漏之間、以及器件與器件之間產(chǎn)生泄漏電流的寄生溝道。圖2示意畫出了器件內(nèi)部源極201和漏極202之間的寄生溝道212，位于柵極203下方的臨近STI區(qū)204的半導(dǎo)體襯底隔離溝槽表面。該漏電通路不受柵極203控制，將使得集成電路的靜態(tài)功耗上升，導(dǎo)致電路可靠性的退化甚至功能的失效。這便是輻射環(huán)境下引起總劑量效應(yīng)的原因。為了盡可能降低總劑量效應(yīng)，現(xiàn)有技術(shù)中，對傳統(tǒng)的淺溝槽隔離結(jié)構(gòu)STI進(jìn)行了改進(jìn)，轉(zhuǎn)而在器件的版圖結(jié)構(gòu)中采用環(huán)形柵結(jié)構(gòu)，保證器件的源區(qū)或漏區(qū)中的一個不與STI區(qū)相鄰，因而從本質(zhì)上杜絕了源漏`之間的泄漏通道。但是，這種結(jié)構(gòu)占據(jù)的版圖面積大，柵電阻大，并且器件之間泄漏通道仍然存在。另外，現(xiàn)有技術(shù)中有對淺溝槽隔離結(jié)構(gòu)STI區(qū)絕緣層的結(jié)構(gòu)或材質(zhì)作一定的改進(jìn)，抑制寄生溝道的開啟，如中國專利CNlO 1661938、CN101667578。但是，無論是那種方法，一定程度上增加了工藝的復(fù)雜度，使得晶體管器件的制造成本增加。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種抗總劑量輻射效應(yīng)的晶體管隔離結(jié)構(gòu)及其制造方法，用以簡化工藝的復(fù)雜度，降低晶體管MOS器件的制造成本。為了解決上述技術(shù)問題，本發(fā)明提供了一種晶體管隔離結(jié)構(gòu)，其包括半導(dǎo)體襯底、設(shè)置在所述半導(dǎo)體襯底上的隔離溝槽，所述隔離溝槽內(nèi)表面設(shè)置有半導(dǎo)體緩沖層，設(shè)置有半導(dǎo)體緩沖層的所述溝槽中填充有絕緣層，所述半導(dǎo)體緩沖層的禁帶寬度大于所述半導(dǎo)體襯底的禁帶寬度。優(yōu)選地，所述半導(dǎo)體襯底的材料為硅，所述半導(dǎo)體緩沖層的材料為碳化硅。
優(yōu)選地，所述半導(dǎo)體緩沖層的厚度為3 15nm。本發(fā)明還提供了一種制造上述晶體管隔離結(jié)構(gòu)的方法，其包括
在半導(dǎo)體襯底上設(shè)置隔離溝槽；
在所述隔離溝槽的內(nèi)表面設(shè)置半導(dǎo)體緩沖層；
在設(shè)置有半導(dǎo)體緩沖層的所述溝槽中填充絕緣層；
其中，所述半導(dǎo)體緩沖層的禁帶寬度大于所述半導(dǎo)體襯底的禁帶寬度。優(yōu)選地，在本發(fā)明的一實(shí)施例中，所述在半導(dǎo)體襯底上設(shè)置隔離溝槽包括
在半導(dǎo)體襯底上形成過渡絕緣層；
通過光刻保留、去除光刻膠的方式分別在所述過渡絕緣層上形成有源區(qū)和隔離區(qū)；刻蝕掉隔離區(qū)的所述過渡絕緣層和部分所述半導(dǎo)體襯底形成隔離溝槽，再去除所述有源區(qū)的光刻膠。

優(yōu)選地，在本發(fā)明的一實(shí)施例中，所述半導(dǎo)體襯底的材料為硅，所述半導(dǎo)體緩沖層的材料為碳化娃。優(yōu)選地，在本發(fā)明的一實(shí)施例中，所述半導(dǎo)體緩沖層的厚度為3 15nm。優(yōu)選地，在本發(fā)明的一實(shí)施例中，所述在設(shè)置半導(dǎo)體緩沖層的所述溝槽中填充絕緣層包括
在所述有源區(qū)、隔離區(qū)沉積絕緣材料，使所述有源區(qū)的所述過渡絕緣層被所述絕緣材料所覆蓋，所述隔離區(qū)的所述隔離溝槽中填充有所述絕緣材料；
通過平整化處理，去除所述有源區(qū)的所述過渡絕緣層表面的所述絕緣材料，以及所述隔離區(qū)的高于周圍所述過渡絕緣層表面高度的所述絕緣材料，保留填充在所述隔離溝槽中的所述絕緣材料；
去除所述有源區(qū)的所述過渡絕緣層。優(yōu)選地，在本發(fā)明的一實(shí)施例中，去除所述有源區(qū)的所述過渡絕緣層時采用濕法腐蝕。
與現(xiàn)有的方案相比，本技術(shù)方案通過在半導(dǎo)體襯底和隔離溝槽中填充的絕緣層之間增加一禁帶寬度比襯底大的半導(dǎo)體緩沖層，起到輻射加固的作用。當(dāng)器件的STI區(qū)受到輻射產(chǎn)生固定電荷，由于半導(dǎo)體緩沖層的禁帶寬度大于襯底，大大提高了溝槽表面緩沖層中形成反型層載流子的難度，即提高了形成寄生泄漏溝道的閾值，從而能夠提升器件抗總劑量輻射的能力。另外一方面，一般情況下，高濃度的反型層的厚度只有幾個納米，因此，為了達(dá)到良好的抗輻射特性，寬禁帶的半導(dǎo)體緩沖層厚度只需達(dá)到該厚度即可，比如3 15nm。該厚度的半導(dǎo)體緩沖層易于制備，且對STI區(qū)的結(jié)構(gòu)僅有細(xì)微改動，與傳統(tǒng)的集成電路工藝完全兼容。即簡化了工藝的復(fù)雜度，降低了晶體管MOS器件的制造成本。


圖1為現(xiàn)有技術(shù)中淺溝槽隔離的結(jié)構(gòu)示意 圖2示意畫出了器件內(nèi)部源極和漏極之間的寄生溝道；
圖3為本發(fā)明實(shí)施例中晶體管隔離結(jié)構(gòu)的制造方法流程 圖4為圖3中步驟301的流程圖；圖5為圖4中經(jīng)過步驟321通過光刻形成有源區(qū)和隔離區(qū)后的結(jié)構(gòu)示意 圖6為圖4中經(jīng)過步驟331形成隔離溝槽后的結(jié)構(gòu)示意 圖7為圖3中步驟303的具體流程 圖8為圖7中經(jīng)過步驟313沉積絕緣材料后的結(jié)構(gòu)示意 圖9為圖7中經(jīng)過步驟333處理后的完整結(jié)構(gòu)示意圖，即本發(fā)明提出的抗總劑量輻射的隔離結(jié)構(gòu)示意圖。
具體實(shí)施例方式以下將配合圖式及實(shí)施例來詳細(xì)說明本發(fā)明的實(shí)施方式，藉此對本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題并達(dá)成技術(shù)功效的實(shí)現(xiàn)過程能充分理解并據(jù)以實(shí)施。本發(fā)明的實(shí)施例中，通過在半導(dǎo)體襯底和隔離溝槽中填充的絕緣層之間增加一禁帶寬度比襯底大的半導(dǎo)體緩沖層，起到輻射加固的作用。當(dāng)器件的STI區(qū)受到輻射產(chǎn)生固定電荷，由于半導(dǎo)體緩沖層的禁帶寬度大于半導(dǎo)體襯底的禁帶寬度，大大提高了溝槽表面半導(dǎo)體緩沖層中形成反型層載流子的難度，即提高了形成寄生泄漏溝道的閾值，從而能夠提升器件抗總劑量輻射的能力。另·外一方面，一般情況下，高濃度的反型層的厚度只有幾個納米，因此，為了達(dá)到良好的抗輻射特性，寬禁帶的半導(dǎo)體緩沖層厚度只需達(dá)到這個厚度即可，比如Tl5nm。該厚度的半導(dǎo)體緩沖層易于制備，且對STI區(qū)的結(jié)構(gòu)僅有細(xì)微改動，與傳統(tǒng)的集成電路工藝完全兼容。本發(fā)明的實(shí)施例提供了一種晶體管隔離結(jié)構(gòu)，其可以包括半導(dǎo)體襯底、設(shè)置在所述半導(dǎo)體襯底上的隔離溝槽，所述隔離溝槽內(nèi)表面設(shè)置有半導(dǎo)體緩沖層，設(shè)置有半導(dǎo)體緩沖層的所述溝槽中填充有絕緣層。其中，所述半導(dǎo)體緩沖層的禁帶寬度大于所述半導(dǎo)體襯底的禁帶寬度。上述晶體管隔離結(jié)構(gòu)在此不再贅述，詳細(xì)可參加下述方法實(shí)施例中相關(guān)內(nèi)容的記載。 本發(fā)明的下述實(shí)施例還提供了一種晶體管隔離結(jié)構(gòu)的制造方法。圖3為本發(fā)明實(shí)施例中晶體管隔離結(jié)構(gòu)的制造方法流程圖。如圖3所示，本實(shí)施例中，晶體管隔離結(jié)構(gòu)的制造方法可以包括
步驟301、在半導(dǎo)體襯底上設(shè)置隔離溝槽；
步驟302、在所述隔離溝槽的內(nèi)表面設(shè)置半導(dǎo)體緩沖層；
步驟303、在設(shè)置有半導(dǎo)體緩沖層的所述溝槽中填充絕緣層。下面結(jié)合圖4到圖9，對本實(shí)施例的晶體管隔離結(jié)構(gòu)的制造方法作詳細(xì)的描述。圖4為圖3中步驟301的流程圖。如圖4所示，本實(shí)施例中，步驟301可以具體包括
步驟311、在半導(dǎo)體襯底上形成過渡絕緣層；
具體地，步驟311可以包括在襯底上從下到上依次形成第一過渡絕緣層、第二過渡絕緣層。優(yōu)選地，第一過渡絕緣層的材料可以為二氧化硅，通過熱氧化處理在襯底上形成，第二過渡絕緣層的材料可以為氮化硅，通過化學(xué)汽相沉積的方式在第一過渡絕緣層上形成。需要說明的是，過渡絕緣層此處雖然說明是兩層，但是，對于本領(lǐng)域普通技術(shù)人員來說，其可以根據(jù)現(xiàn)有技術(shù)以及本發(fā)明實(shí)施例的啟發(fā)，結(jié)合具體的工藝需求，進(jìn)行靈活設(shè)計為一層、三層或者更多層。另外，過渡絕緣層的材料也不局限于二氧化硅、氮化硅。步驟321、通過光刻保留、去除光刻膠的方式分別在所述過渡絕緣層上形成有源區(qū)和隔離區(qū)；
具體地，步驟321可以為通過涂膠、曝光、顯影，保留有源區(qū)的光刻膠，從而保護(hù)了有源區(qū)，避免被破損。圖5為圖4中經(jīng)過步驟321通過光刻形成有源區(qū)和隔離區(qū)后的結(jié)構(gòu)示意圖。如圖5所示，半導(dǎo)體襯底501上設(shè)置有過渡絕緣層502、過渡絕緣層502上有源區(qū)512保留了光刻膠513，隔離區(qū)514去除了光刻膠，其中過渡絕緣層502包括了兩層不同材料的絕緣層，如前所述第一過渡絕緣層502a和第二過渡絕緣層502b。第一過渡絕緣層502a的厚度可以為5 20nm，比如為10nm，第二過渡絕緣層502b的厚度可以為5(T200nm，比如為lOOnm。步驟331、刻蝕掉隔離區(qū)的所述過渡絕緣層和部分所述半導(dǎo)體襯底，再去除所述有源區(qū)的光刻膠，形成隔離溝槽。圖6為圖4中完成步驟331后形成隔離溝槽的結(jié)構(gòu)示意圖，與圖5相比，有源區(qū)512的光刻膠513已不存在，同時，形成了隔離溝槽515。步驟302、在所述隔離溝槽的內(nèi)表面設(shè)置半導(dǎo)體緩沖層；
本實(shí)施例中，步驟302中設(shè)置半導(dǎo)體緩沖層時，針對半導(dǎo)體襯底為硅的情況下，可以選擇碳化硅作為所述隔離溝槽表面設(shè)置的緩沖層材料，以形成半導(dǎo)體緩沖層。室溫下，硅的禁帶寬度為1. leV，而集成電路制造 工藝中常用的幾種晶格結(jié)構(gòu)的碳化硅材料的的禁帶寬度都大于2eV。需要說明的是，如果半導(dǎo)體襯底為其他材料，半導(dǎo)體緩沖層可以選擇碳化硅或其他材料，只要保證半導(dǎo)體緩沖層的禁帶寬度大于半導(dǎo)體襯底的禁帶寬度即可。本實(shí)施例中，半導(dǎo)體緩沖層的厚度可以為3 15nm。該厚度的半導(dǎo)體緩沖層易于制備，且對傳統(tǒng)的STI結(jié)構(gòu)僅有細(xì)微改動，與傳統(tǒng)的集成電路加工工藝完全兼容。步驟303、在設(shè)置有半導(dǎo)體緩沖層的所述溝槽中填充絕緣層。圖7為圖3中步驟303的具體流程圖，具體地，如圖7所示，步驟303中在設(shè)置有半導(dǎo)體緩沖層的所述溝槽中填充絕緣層可以包括
步驟313、在所述有源區(qū)、隔離區(qū)沉積絕緣材料，使所述有源區(qū)的所述過渡絕緣層被所述絕緣材料所覆蓋，所述隔離區(qū)的所述隔離溝槽中填充有所述絕緣材料；
圖8為圖7中經(jīng)過步驟313沉積絕緣材料后的結(jié)構(gòu)示意圖。如圖8所示,與圖6相比，增加了半導(dǎo)體緩沖層516和絕緣層517，與上述其他圖例中相同的結(jié)構(gòu)在此不再贅述，如有必要，請參見上述相關(guān)記載。步驟323、通過平整化處理，去除所述有源區(qū)的所述過渡絕緣層表面的所述絕緣材料，以及所述隔離區(qū)的高于周圍所述過渡絕緣層表面高度的所述絕緣材料，保留填充在所述隔離溝槽中的所述絕緣材料；
具體地，步驟323中的平整化處理，可以采用化學(xué)機(jī)械拋光(CMP)的方法，研磨停止于所述過渡絕緣層上表面，以去除多余的所述絕緣材料，保留填充在所述隔離溝槽中的所述絕緣材料。步驟333、去除所述有源區(qū)的所述過渡絕緣層。具體地，步驟333中去除所述有源區(qū)的所述過渡絕緣層時，可以采用濕法腐蝕。例如，如果過渡絕緣層中有兩層不同材料的層，則可以選用不同的腐蝕液進(jìn)行處理，采用加熱濃磷酸溶液去除第二過渡絕緣層502b中的氮化硅層，采用稀釋氫氟酸溶液去除第一過渡絕緣層502a中的二氧化硅層。圖9為圖7中經(jīng)過步驟333處理后的完整結(jié)構(gòu)示意圖，即本發(fā)明提出的抗總劑量輻射的隔離結(jié)構(gòu)示意圖。如圖所示，通過在半導(dǎo)體襯底501和隔離溝槽中填充的絕緣層517之間增加一禁帶寬度比襯底大的半導(dǎo)體緩沖層516，起到輻射加固的作用。當(dāng)器件的STI區(qū)受到輻射產(chǎn)生固定電荷，由于半導(dǎo)體緩沖層的禁帶寬度大于半導(dǎo)體襯底的禁帶寬度，大大提高了溝槽表面形成反型層載流子的難度，即提高了形成寄生泄漏溝道的閾值，從而能夠提升器件抗總劑量輻射的能力。另外一方面，寬禁帶的半導(dǎo)體緩沖層厚度只需3 15nm即可。該厚度的半導(dǎo)體緩沖層易于制備，且對STI區(qū)的結(jié)構(gòu)僅有細(xì)微改動，與傳統(tǒng)的集成電路工藝完全兼容。上述說明示出并描述了本發(fā)明的若干優(yōu)選實(shí)施例，但如前所述，應(yīng)當(dāng)理解本發(fā)明并非局限于本文所披露的形式，不應(yīng)看作是對其他實(shí)施例的排除，而可用于各種其他組合、修改和環(huán)境，并能夠在本文所述發(fā)明構(gòu)想范圍內(nèi)，通過上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識進(jìn)行改動。而本領(lǐng)域人員所進(jìn)行的改動和變化不脫離本發(fā)明的精神和范圍，則都應(yīng)在本發(fā)明所附權(quán)利 要求的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種晶體管隔離結(jié)構(gòu)，包括半導(dǎo)體襯底、設(shè)置在所述半導(dǎo)體襯底上的隔離溝槽，所述隔離溝槽內(nèi)表面設(shè)置有半導(dǎo)體緩沖層，設(shè)置有半導(dǎo)體緩沖層的所述溝槽中填充有絕緣層，其特征在于，所述半導(dǎo)體緩沖層的禁帶寬度大于所述半導(dǎo)體襯底的禁帶寬度。
2.根據(jù)權(quán)利要求1所述的隔離結(jié)構(gòu)，其特征在于，所述半導(dǎo)體襯底的材料為硅，所述半導(dǎo)體緩沖層的材料為碳化硅。
3.根據(jù)權(quán)利要求1或2所述的隔離結(jié)構(gòu)，其特征在于，所述半導(dǎo)體緩沖層的厚度為3 15nm。
4.一種晶體管隔離結(jié)構(gòu)的制造方法，其特征在于，包括 在半導(dǎo)體襯底上設(shè)置隔離溝槽； 在所述隔離溝槽的內(nèi)表面設(shè)置半導(dǎo)體緩沖層； 在設(shè)置有半導(dǎo)體緩沖層的所述溝槽中填充絕緣層； 其中，所述半導(dǎo)體緩沖層的禁帶寬度大于所述半導(dǎo)體襯底的禁帶寬度。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述在半導(dǎo)體襯底上設(shè)置隔離溝槽包括 在半導(dǎo)體襯底上形成過渡絕緣層； 通過光刻保留、去除光刻膠的方式分別在所述過渡絕緣層上形成有源區(qū)和隔離區(qū)；刻蝕掉隔離區(qū)的所述過渡絕緣層和部分所述半導(dǎo)體襯底，再去除所述有源區(qū)的光刻膠，形成隔離溝槽。
6.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述半導(dǎo)體襯底的材料為硅，所述半導(dǎo)體緩沖層的材料為碳化硅。
7.根據(jù)權(quán)利要求4或6所述的方法，其特征在于，所述半導(dǎo)體緩沖層的厚度為3 15nm。
8.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述在設(shè)置半導(dǎo)體緩沖層的所述溝槽中填充絕緣層包括 在所述有源區(qū)、隔離區(qū)沉積絕緣材料，使所述有源區(qū)的所述過渡絕緣層被所述絕緣材料所覆蓋，所述隔離區(qū)的所述隔離溝槽中填充有所述絕緣材料； 通過平整化處理，去除所述有源區(qū)的所述過渡絕緣層表面的所述絕緣材料，以及所述隔離區(qū)的高于周圍所述過渡絕緣層表面高度的所述絕緣材料，保留填充在所述隔離溝槽中的所述絕緣材料； 去除所述有源區(qū)的所述過渡絕緣層。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，去除所述有源區(qū)的所述過渡絕緣層時采用濕法腐蝕。
全文摘要
本發(fā)明公開了一種晶體管隔離結(jié)構(gòu)及其制造方法，屬于半導(dǎo)體器件領(lǐng)域，該方法包括在半導(dǎo)體襯底上設(shè)置隔離溝槽；在所述隔離溝槽的內(nèi)表面設(shè)置有半導(dǎo)體緩沖層；設(shè)置有半導(dǎo)體緩沖層的所述溝槽中填充有絕緣層；其中，所述半導(dǎo)體緩沖層的禁帶寬度大于所述半導(dǎo)體襯底的禁帶寬度。當(dāng)器件隔離區(qū)受到輻射產(chǎn)生固定電荷，由于半導(dǎo)體緩沖層的禁帶寬度大于襯底，可有效抑制半導(dǎo)體緩沖層中反型載流子的產(chǎn)生，提高形成寄生泄漏溝道的閾值，從而能夠提升器件抗總劑量輻射的能力。同時，該隔離結(jié)構(gòu)制造方法簡單，且與傳統(tǒng)集成電路加工工藝兼容。
文檔編號H01L21/762GK103066106SQ20121059365
公開日2013年4月24日 申請日期2012年12月31日 優(yōu)先權(quán)日2012年12月31日
發(fā)明者范春暉, 孫德明, 周偉 申請人:上海集成電路研發(fā)中心有限公司