專(zhuān)利名稱(chēng)：半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件。更詳細(xì)地說(shuō)，涉及由具有將電荷量的變化轉(zhuǎn)換成電流量的功能的場(chǎng)效應(yīng)晶體管構(gòu)成的半導(dǎo)體存儲(chǔ)器件。
背景技術(shù)：
迄今，作為能夠用一個(gè)場(chǎng)效應(yīng)晶體管存儲(chǔ)2位的非易失性存儲(chǔ)器有Saifun Semiconductors Ltd開(kāi)發(fā)的存儲(chǔ)器(特表2001-512290號(hào)公報(bào))。
如圖21所示，該存儲(chǔ)器由通過(guò)柵絕緣膜在P型阱區(qū)901上形成的柵電極909、在P型阱區(qū)901表面上形成的第1N型擴(kuò)散層區(qū)902及第2N型擴(kuò)散層區(qū)903構(gòu)成。柵絕緣膜由氮化硅膜906被夾持在氧化硅膜904、905之間的、所謂的ONO(Oxide Nitride Oxide氧化物-氮化物-氧化物)膜構(gòu)成。在氮化硅膜906中，在第1及第2N型擴(kuò)散層區(qū)902、903的端部附近分別形成存儲(chǔ)保持部907、908。
通過(guò)讀出在這些存儲(chǔ)保持部907、908的各自的部位中的電荷的多少作為晶體管的漏電流，能夠用1個(gè)晶體管存儲(chǔ)2位的信息。
但是，在上述的存儲(chǔ)器中，柵絕緣膜是ONO膜的3層結(jié)構(gòu)，難于薄膜化，因而存在元件的微細(xì)化困難的問(wèn)題。即，由于與柵絕緣膜的膜厚相關(guān)的按比例縮小困難，招致短溝道效應(yīng)增大，從而不能實(shí)現(xiàn)元件的微細(xì)化。另外，隨著溝道長(zhǎng)度縮短，隔離1個(gè)晶體管的存儲(chǔ)保持部907、908的2個(gè)部位變得困難，更難實(shí)現(xiàn)元件的微細(xì)化。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述課題而提出的，其目的在于提供能夠用一個(gè)晶體管實(shí)現(xiàn)2位的存儲(chǔ)保持，進(jìn)而能夠?qū)崿F(xiàn)微細(xì)化的半導(dǎo)體存儲(chǔ)器件。
為解決上述課題，本發(fā)明的半導(dǎo)體存儲(chǔ)器件的特征在于配備半導(dǎo)體襯底；在上述半導(dǎo)體襯底上形成的柵絕緣膜；在上述柵絕緣膜上形成的單一的柵電極；在上述單一的柵電極側(cè)壁的兩側(cè)形成的2個(gè)電荷保持部；與上述2個(gè)電荷保持部的每一個(gè)對(duì)應(yīng)的2個(gè)擴(kuò)散層區(qū)；以及配置在上述單一的柵電極下面的溝道區(qū)，上述電荷保持部有由具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜被第2絕緣體與第3絕緣體夾持的結(jié)構(gòu)；上述電荷保持部被構(gòu)成為，根據(jù)保持在上述第1絕緣體上的電荷的多少，使得在對(duì)上述柵電極施加電壓時(shí)，從上述一方的擴(kuò)散層區(qū)流向另一方擴(kuò)散層區(qū)的電流量發(fā)生變化。
按照上述結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件，由于在上述柵電極側(cè)壁的兩側(cè)形成的2個(gè)電荷保持部與上述柵絕緣膜獨(dú)立，電荷保持部擔(dān)當(dāng)?shù)拇鎯?chǔ)器功能和柵絕緣膜擔(dān)當(dāng)?shù)木w管工作功能被分離。因此，在具有充分的存儲(chǔ)器功能不變的條件下容易實(shí)現(xiàn)柵絕緣膜薄膜化，從而抑制短溝道效應(yīng)。另外，由于在柵電極的兩側(cè)形成的2個(gè)電荷保持部利用電極隔離，能夠有效地抑制改寫(xiě)時(shí)的干擾。換句話說(shuō)，能夠使2個(gè)電荷保持部之間的距離縮小。因此，提供了能夠進(jìn)行2位工作而且容易微細(xì)化的半導(dǎo)體存儲(chǔ)器件。
進(jìn)而，由具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜具有被第2絕緣體和第3絕緣體夾持的結(jié)構(gòu)。因此，當(dāng)電荷注入時(shí)，能夠在短時(shí)間內(nèi)提高在第1絕緣體內(nèi)的電荷密度，另外，能夠使電荷密度變得均勻。另外，由于存儲(chǔ)電荷的第1絕緣體用其他的絕緣膜與導(dǎo)體部(柵電極、擴(kuò)散層區(qū)、半導(dǎo)體襯底)隔離，電荷的漏泄被抑制，能夠得到充足的保持時(shí)間。因此，能夠保證半導(dǎo)體存儲(chǔ)器件的高速改寫(xiě)、提高可靠性和充足的保持時(shí)間。
當(dāng)設(shè)上述第1絕緣體中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ1，上述第2絕緣體中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ2，上述第3絕緣體中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ3時(shí)，在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，有χ1＞χ2，而且χ1＞χ3。
上述實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件也具有與上述本發(fā)明的半導(dǎo)體存儲(chǔ)器件同樣的作用效果。
進(jìn)而，上述第1絕緣體的電子親和力比上述第2及第3絕緣體的電子親和力大。因此，在所存儲(chǔ)的電荷是電子的情況下，能夠有效地抑制電荷從由存儲(chǔ)電荷的第1絕緣體構(gòu)成的膜中逃逸，存儲(chǔ)保持時(shí)間變長(zhǎng)。進(jìn)而，提高了向存儲(chǔ)電荷的第1絕緣體的電荷注入效率，縮短了改寫(xiě)時(shí)間。因此，能夠縮短半導(dǎo)體存儲(chǔ)器件的改寫(xiě)時(shí)間，實(shí)現(xiàn)高速工作。
當(dāng)設(shè)上述第1絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ1，上述第2絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ2，上述第3絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ3時(shí)，在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，有φ1＜φ2，而且φ1＜φ3。
上述實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件也具有與上述本發(fā)明的半導(dǎo)體存儲(chǔ)器件同樣的作用效果。
進(jìn)而，上述第1絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差比上述第2及第3絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差小。因此，在所存儲(chǔ)的電荷是空穴的情況下，能夠有效地抑制電荷從由存儲(chǔ)電荷的第1絕緣體構(gòu)成的膜中逃逸，存儲(chǔ)保持時(shí)間變長(zhǎng)。進(jìn)而，提高了向存儲(chǔ)電荷的第1絕緣體的電荷注入效率，縮短了改寫(xiě)時(shí)間。因此，能夠縮短半導(dǎo)體存儲(chǔ)器件的改寫(xiě)時(shí)間，實(shí)現(xiàn)高速工作。
當(dāng)設(shè)上述第1絕緣體中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ1，上述第2絕緣體中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ2，上述第3絕緣體中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ3，上述第1絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ1，上述第2絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ2，上述第3絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ3時(shí)，在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，還滿(mǎn)足χ1＞χ2、χ1＞χ3、φ1＜φ2、φ1＜φ3中的任何一個(gè)不等式。
上述實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件也具有與上述本發(fā)明的半導(dǎo)體存儲(chǔ)器件同樣的作用效果。
進(jìn)而，上述第1絕緣體的電子親和力比上述第2及第3絕緣體的電子親和力大，而且，上述第1絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差比上述第2及第3絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差小。因此，電子的注入效率和空穴的注入效率兩者都增高，例如，在寫(xiě)入時(shí)在第1絕緣體上注入電子，在擦除時(shí)注入空穴，與所存儲(chǔ)的電子復(fù)合的情況下(將電子和空穴交換也同樣)，能夠使寫(xiě)入工作和擦除工作都高速化。
在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，上述第1絕緣體是氮化硅，上述第2及第3絕緣膜是氧化硅。
在上述實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，上述本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的第1～第3絕緣體被具體地指定。由于具有存儲(chǔ)電荷功能的第1絕緣體是氮化硅膜，大量存在俘獲電荷(電子及空穴)的能級(jí)，能夠得到大的滯后特性。另外，由于第2及第3絕緣體是氧化硅膜，上述第1絕緣體的電子親和力比上述第2及第3絕緣體的電子親和力大，而且，上述第1絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差比上述第2及第3絕緣體中的真空能級(jí)與價(jià)帶中的最高能級(jí)的能量差小。因此，能夠使寫(xiě)入工作和擦除工作都高速化。進(jìn)而，由于氧化硅膜和氮化硅膜都是極其標(biāo)準(zhǔn)地使用在LSI工藝中的材料，因而制造工藝變得簡(jiǎn)單。
在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，作為氧化硅的上述第2絕緣體為膜狀，隔開(kāi)上述半導(dǎo)體襯底與上述第1絕緣體，由上述半導(dǎo)體襯底上的上述第2絕緣體構(gòu)成的膜的厚度為1.5nm以上、15nm以下。
按照上述實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件，能夠抑制存儲(chǔ)在上述第1絕緣體中的電荷的漏泄，而且能夠十分高速地進(jìn)行向上述第1絕緣體的電荷的注入。因此，能夠提供兼顧高速改寫(xiě)工作和充足的保持時(shí)間的半導(dǎo)體存儲(chǔ)器件。
在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，在上述半導(dǎo)體襯底上，由作為氮化硅的上述第1絕緣體構(gòu)成的膜的厚度為2nm以上、15nm以下。
使上述實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中的閾值變化(或者讀出電流變化)充分，能夠抑制元件間的分散性，而且能夠抑制因在存儲(chǔ)保持中的氮化硅膜中的電荷移動(dòng)引起的閾值(或者讀出電流)的變化。
在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，上述第2絕緣體為膜狀，隔開(kāi)上述半導(dǎo)體襯底及上述柵電極的側(cè)壁與上述第1絕緣體，上述柵電極的側(cè)壁附近的由上述第2絕緣體構(gòu)成的膜的厚度比上述半導(dǎo)體襯底上的由上述第2絕緣體構(gòu)成的膜的厚度厚。
上述實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件也具有與上述本發(fā)明的半導(dǎo)體存儲(chǔ)器件同樣的作用效果。
進(jìn)而，于由上述柵電極的側(cè)壁附近的由上述第2絕緣體構(gòu)成的膜的厚度比上述半導(dǎo)體襯底上的由上述第2絕緣體構(gòu)成的膜的厚度厚，能夠有效地抑制從柵電極向存儲(chǔ)電荷的第1絕緣體的電荷的注入(或者從第1絕緣體向柵電極的電荷的釋放出)。因此，使半導(dǎo)體存儲(chǔ)器件的改寫(xiě)特性穩(wěn)定，提高了可靠性。
在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，上述半導(dǎo)體襯底上的由上述第2絕緣體構(gòu)成的膜的厚度比上述柵絕緣膜的厚度薄，而且為0.8nm以上。
按照上述實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件，通過(guò)使上述半導(dǎo)體襯底上的由上述第2絕緣體構(gòu)成的膜的厚度比上述柵絕緣膜的厚度薄，而且為0.8nm以上，能夠?qū)⒅圃旃に嚨木鶆蛐院湍さ钠焚|(zhì)維持恒定的水準(zhǔn)，而且，不使保持特性極端地惡化，不使存儲(chǔ)器的耐壓特性降低，使寫(xiě)入工作及擦除工作的電壓降低，或者使寫(xiě)入工作及擦除工作高速化，進(jìn)而能夠增強(qiáng)存儲(chǔ)器效應(yīng)。
在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，上述半導(dǎo)體襯底上的由上述第2絕緣體構(gòu)成的膜的厚度比上述柵絕緣膜的厚度厚，而且是20nm以下。
按照上述實(shí)施形態(tài)的半導(dǎo)體器件，通過(guò)使上述半導(dǎo)體襯底上的由上述第2絕緣體構(gòu)成的膜的厚度比上述柵絕緣膜的厚度厚，而且在20nm以下，不使改寫(xiě)速度大幅度減慢，而且不使存儲(chǔ)器的短溝道效應(yīng)惡化，從而能夠改善保持特性。
一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件被形成為，由上述具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜的至少一部分重疊在上述擴(kuò)散層區(qū)的一部分上。
按照上述實(shí)施形態(tài)的半導(dǎo)體器件，通過(guò)形成為由上述具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜的至少一部分重疊在上述擴(kuò)散層區(qū)的一部分上，能夠使讀出工作速度高速化。
在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，由上述具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜包含具有與柵絕緣膜的表面大致平行的表面的部分。
按照上述實(shí)施形態(tài)的半導(dǎo)體器件，由于由上述具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜包含具有與柵絕緣膜的表面大致平行的表面的部分，能夠有效地控制因存儲(chǔ)在由上述具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜中的電荷的多少引起的存儲(chǔ)器效應(yīng)，以至能夠增大存儲(chǔ)器效應(yīng)。進(jìn)而，能夠抑制向由上述具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜的上部方向的電荷的移動(dòng)，在存儲(chǔ)保持中能夠抑制因電荷移動(dòng)引起的特性變化。
在一種實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件中，由上述具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜包含與柵電極側(cè)面大致平行延伸的部分。
按照上述實(shí)施形態(tài)的半導(dǎo)體器件，由于由上述具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜包含與柵電極側(cè)面大致平行延伸的部分，在改寫(xiě)工作時(shí)，增加注入到由上述具有存儲(chǔ)電荷功能的第1絕緣體構(gòu)成的膜中的電荷，從而增高改寫(xiě)速度。


圖1是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的主要部分的概略剖面圖。
圖2是將本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)局部放大了的概略剖面圖。
圖3是表示沿圖2的剖斷線A-A′的能帶圖。
圖4A、圖4B是用于說(shuō)明本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的寫(xiě)入工作的主要部分的概略剖面圖。
圖5是用于說(shuō)明本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的第1擦除工作的主要部分的概略剖面圖。
圖6是用于說(shuō)明本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的第2擦除工作的主要部分的概略剖面圖。
圖7A、圖7B、圖7C是用于說(shuō)明本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的制造方法的主要部分的概略剖面工序圖。
圖8是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的主要部分的概略剖面圖。
圖9A、圖9B、圖9C是用于說(shuō)明本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的制造方法的主要部分的概略剖面工序圖。
圖10是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的主要部分的概略剖面圖。
圖11是將本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)局部放大了的概略剖面圖。
圖12是將本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的一個(gè)變例局部放大了的概略剖面圖。
圖13是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的柵電極同擴(kuò)散層區(qū)的偏移量W1與漏電流Id的關(guān)系的曲線圖。
圖14是將本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的另一變例局部放大了的概略剖面圖。
圖15是說(shuō)明本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的效果的概略剖面圖。
圖16是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的主要部分的概略剖面圖。
圖17是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的主要部分的概略剖面圖。
圖18是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的主要部分的概略剖面圖。
圖19是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的主要部分的概略剖面圖。
圖20是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的實(shí)施形態(tài)的主要部分的概略剖面圖。
圖21是表示現(xiàn)有的半導(dǎo)體存儲(chǔ)器件的主要部分的概略剖面圖。
具體實(shí)施形態(tài)本發(fā)明的半導(dǎo)體存儲(chǔ)器件主要由柵絕緣膜；在柵絕緣膜上形成的柵電極；在柵電極的兩側(cè)形成的電荷保持部；分別配置在與電荷保持部的柵電極相反一側(cè)的緣/漏區(qū)(擴(kuò)散層區(qū))；以及配置在柵電極下面的溝道區(qū)構(gòu)成。
該半導(dǎo)體存儲(chǔ)器件通過(guò)在1個(gè)電荷保持部中存儲(chǔ)2值或者2值以上的信息，發(fā)揮作為存儲(chǔ)4值或者4值以上信息的存儲(chǔ)元件的功能。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件最好在半導(dǎo)體襯底上形成，理想的是，在形成于半導(dǎo)體襯底內(nèi)的第1導(dǎo)電類(lèi)型的阱區(qū)上形成。
作為半導(dǎo)體襯底，只要是在半導(dǎo)體器件中使用的半導(dǎo)體襯底就不作特別的限定，例如，能夠使用硅、鍺等元素半導(dǎo)體、GaAs、InGaAs、ZnSe等化合物半導(dǎo)體的襯底，SOI襯底或者多層SOI襯底等各種襯底。尤其是，最好是硅襯底或者形成了硅層作為表面半導(dǎo)體層的SOI襯底。最好在該半導(dǎo)體襯底上形成元件隔離區(qū)，進(jìn)而，也可以用單層或者多層結(jié)構(gòu)形成晶體管、電容器、電阻器等元件，由它們形成的電路、半導(dǎo)體器件和層間絕緣膜組合。此外，元件隔離區(qū)能夠由LOCOS膜、溝槽氧化膜、STI膜等各種元件隔離膜形成。半導(dǎo)體襯底可以具有P型或者N型的導(dǎo)電類(lèi)型，最好在半導(dǎo)體襯底上形成至少1個(gè)第1導(dǎo)電類(lèi)型(P型或者N型)的阱區(qū)。半導(dǎo)體襯底及阱區(qū)的雜質(zhì)濃度能夠使用在該領(lǐng)域中熟知的范圍內(nèi)的雜質(zhì)濃度。此外，在使用SOI襯底作為半導(dǎo)體襯底的情況下，可以在表面半導(dǎo)體層上形成阱區(qū)，也可以在溝道區(qū)下具有體區(qū)。
柵絕緣膜通常只要是在半導(dǎo)體器件中使用的即可，不作特別限定，例如能夠使用氧化硅膜、氮化硅膜等的絕緣膜；氧化鋁膜、氧化鈦膜、氧化鉭膜、氧化鉿膜等的高電介質(zhì)膜的單層膜或者疊層膜。尤其是，最好使用氧化硅膜。
柵電極以通常半導(dǎo)體器件中使用的形狀在柵絕緣膜上形成。只要在實(shí)施形態(tài)中沒(méi)有特別指定，柵電極就未被特別限定，導(dǎo)電膜例如可以舉出多晶硅；銅、鋁等金屬；鎢、鈦、鉭等的高熔點(diǎn)金屬；與高熔點(diǎn)金屬的硅化物等的單層膜或者疊層膜等。關(guān)于柵電極的膜厚，例如形成50～400nm左右的膜厚是適當(dāng)?shù)?。此外，雖然在柵電極的下面形成了溝道區(qū)，但是溝道區(qū)不僅在柵電極下面，最好在包含柵電極和柵長(zhǎng)方向中的柵端的外側(cè)的領(lǐng)域下面形成。這樣，當(dāng)存在沒(méi)有被柵電極覆蓋的溝道區(qū)的情況下，該溝道區(qū)最好用柵絕緣膜或者后述的電荷保持部覆蓋。
電荷保持部最好具有由存儲(chǔ)電荷的第1絕緣體構(gòu)成的膜被由第2絕緣體構(gòu)成的膜與由第3絕緣體構(gòu)成的膜夾持的夾層結(jié)構(gòu)。由于存儲(chǔ)電荷的第1絕緣體是膜狀，能夠靠電荷的注入在短時(shí)間提高第1絕緣體內(nèi)的電荷密度，另外，能夠使電荷密度變得均勻。在存儲(chǔ)電荷的第1絕緣體內(nèi)的電荷分布不均勻的情況下，在保持中，電荷有可能在第1絕緣體內(nèi)移動(dòng)，因而存儲(chǔ)元件的可靠性降低。另外，由于存儲(chǔ)電荷的第1絕緣體用其他的絕緣膜與導(dǎo)體部(柵電極、擴(kuò)散層區(qū)、半導(dǎo)體襯底)隔開(kāi)，能夠抑制電荷的漏泄，得到充足的保持時(shí)間。因此，在具有上述夾層結(jié)構(gòu)的情況下，能夠確保半導(dǎo)體存儲(chǔ)器件的高速改寫(xiě)、提高可靠性和充足的保持時(shí)間。
此外，在所存儲(chǔ)的電荷是電子的情況下，上述第1絕緣體的電子親和力最好比上述第2及第3絕緣體的電子親和力大。這里，所謂的電子親和力是真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差?；蛘?，在所存儲(chǔ)的電荷是空穴的情況下，上述第1絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差最好比上述第2及第3絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差小。在滿(mǎn)足上述條件的情況下，有效地抑制了電荷從由存儲(chǔ)電荷的第1絕緣體構(gòu)成的膜中逃逸，加長(zhǎng)了存儲(chǔ)保持時(shí)間。此外，提高了向存儲(chǔ)電荷的第1絕緣體的電荷注入效率，縮短了改寫(xiě)時(shí)間。作為滿(mǎn)足上述條件的電荷保持部，特別是，最好設(shè)定上述第1絕緣體為氮化硅膜，第2及第3絕緣體為氧化硅膜。由于氮化硅膜大量存在俘獲電荷的能級(jí)，能夠得到大的滯后特性。另外，由于氧化硅膜及氮化硅膜都是極其標(biāo)準(zhǔn)地使用在LSI工藝中的材料，因而是理想的。另外，作為第1絕緣體，除氮化硅外，還能夠使用氧化鉿、氧化鉭、氧化釔等。此外，作為第2及第3絕緣體，除氧化硅外，還能夠使用氧化鋁等。此外，上述第2及第3絕緣體可以是不同的物質(zhì)，也可以是相同的物質(zhì)。
電荷保持部在柵電極的兩側(cè)形成，另外，配置在半導(dǎo)體襯底(阱區(qū)、體區(qū)或者源/漏區(qū)或者擴(kuò)散層區(qū))上。
源/漏區(qū)作為與半導(dǎo)體襯底或者阱區(qū)相反導(dǎo)電類(lèi)型的擴(kuò)散層區(qū)，分別配置在與電荷保持部的柵電極相反一側(cè)。對(duì)于源/漏區(qū)與半導(dǎo)體襯底或者阱區(qū)的結(jié)，雜質(zhì)濃度最好有陡峻的分布。這是由于在低電壓下熱電子和熱空穴能夠高效率地發(fā)生，在較低的電壓下能夠高速工作的緣故。源/漏區(qū)的結(jié)深未被特別地限定，能夠根據(jù)想要得到的半導(dǎo)體存儲(chǔ)器件的性能等，適當(dāng)?shù)剡M(jìn)行調(diào)整。此外，在使用SOI襯底作為半導(dǎo)體襯底的情況下，雖然源/漏區(qū)可以具有比表面半導(dǎo)體層的膜厚小的結(jié)深，但最好具有與表面半導(dǎo)體層的膜厚大體相同程度的結(jié)深。
源/漏區(qū)可以配置成與柵電極端重疊，也可以對(duì)柵電極端偏移配置。特別是在被偏移配置的情況下，對(duì)柵電極施加電壓時(shí)的電荷保持膜下面的偏移區(qū)的易反轉(zhuǎn)性因存儲(chǔ)在電荷保持部上的電荷量而發(fā)生很大變化，在增大存儲(chǔ)器效應(yīng)的同時(shí)，也帶來(lái)短溝道效應(yīng)的降低，因而是理想的。但是，當(dāng)偏移過(guò)大時(shí)，源-漏間的驅(qū)動(dòng)電流顯著減小。因此，只要將偏移量決定為使存儲(chǔ)器效應(yīng)和驅(qū)動(dòng)電流雙方均為適當(dāng)?shù)闹导纯伞?br> 源/漏區(qū)的一部分可以延伸至溝道區(qū)表面，即延伸至比柵絕緣膜下表面高的位置上。在這種情況下，在半導(dǎo)體襯底內(nèi)形成的源/漏區(qū)上，疊層與該源/漏區(qū)一體化的導(dǎo)電膜而構(gòu)成是適當(dāng)?shù)?。作為?dǎo)電膜，例如能夠舉出多晶硅、無(wú)定形晶硅等半導(dǎo)體，硅化物、上述的金屬、高熔點(diǎn)金屬等。尤其是，最好是多晶硅。這是由于多晶硅中的雜質(zhì)擴(kuò)散速度與半導(dǎo)體襯底相比非常大，容易使半導(dǎo)體襯底中的源/漏區(qū)的結(jié)深做淺，從而容易抑制短溝道效應(yīng)的緣故。此外，在這種情況下，該源/漏區(qū)的一部分最好配置成與柵電極一起夾持電荷保持膜的至少一部分。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件將在柵絕緣膜上形成的單一的柵電極、源區(qū)、漏區(qū)及半導(dǎo)體襯底作為4個(gè)端子，通過(guò)對(duì)該4個(gè)端子的每一個(gè)供給規(guī)定的電位，進(jìn)行寫(xiě)入、擦除、讀出的各種工作。具體的工作原理及工作電壓的例子將在后面敘述。在將本發(fā)明的半導(dǎo)體存儲(chǔ)器件配置成陣列狀、構(gòu)成存儲(chǔ)單元陣列的情況下，由于能夠用單一的控制柵控制各存儲(chǔ)單元，從而能夠減少字線的條數(shù)。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件能夠用通常的半導(dǎo)體工藝形成，例如能夠用與在柵電極的側(cè)壁上形成疊層結(jié)構(gòu)的側(cè)壁襯墊的方法同樣的方法形成。具體地說(shuō)，可以舉出在形成柵電極后，形成絕緣膜(第2絕緣體)/電荷存儲(chǔ)膜(第1絕緣體)/絕緣膜(第2絕緣體)的疊層膜，在適當(dāng)?shù)臈l件下進(jìn)行深刻蝕，將這些膜呈側(cè)壁襯墊狀而保留的方法。
在將本發(fā)明的半導(dǎo)體存儲(chǔ)器件排列構(gòu)成存儲(chǔ)單元陣列的情況下，半導(dǎo)體存儲(chǔ)器件的最佳形態(tài)例如是滿(mǎn)足下述全部必要條件的形態(tài)(1)多個(gè)半導(dǎo)體存儲(chǔ)器件的柵電極成為一體，具有字線的功能；(2)在上述字線的兩側(cè)形成電荷保持部；(3)在電荷保持部?jī)?nèi)保持電荷的是絕緣體，特別是氮化硅膜；(4)電荷保持部用ONO(Oxide NitrideOxide氧化物-氮化物-氧化物)膜構(gòu)成，氮化硅膜具有與柵絕緣膜的表面大致平行的表面；(5)電荷保持部中的氮化硅膜用氧化硅膜與字線及溝道區(qū)隔開(kāi)；(6)電荷保持部?jī)?nèi)的氮化硅膜和擴(kuò)散區(qū)重疊；(7)隔開(kāi)具有與柵絕緣膜的表面大致平行的表面的氮化硅膜和溝道區(qū)或者半導(dǎo)體層的絕緣膜的厚度與柵絕緣膜的厚度不同；(8)1個(gè)半導(dǎo)體存儲(chǔ)器件的寫(xiě)入及擦除工作由單一的字線進(jìn)行；(9)在電荷保持部上面沒(méi)有具備輔助寫(xiě)入及擦除工作功能的電極(字線)；(10)在電荷保持部的正下方，在與擴(kuò)散區(qū)連接的部分上，具有與擴(kuò)散區(qū)的導(dǎo)電類(lèi)型相反導(dǎo)電類(lèi)型的雜質(zhì)濃度濃的區(qū)域。但是，只要滿(mǎn)足這些必要條件中的即使1個(gè)條件即可。
上述必要條件的特別理想的組合例如是(3)在電荷保持部?jī)?nèi)保持電荷的是絕緣體，特別是氮化硅膜，(6)電荷保持部?jī)?nèi)的絕緣膜(氮化硅膜)與擴(kuò)散區(qū)重疊，(9)在電荷保持部上面沒(méi)有具備輔助寫(xiě)入及擦除工作功能的電極(字線)的情況。
如下所述，在滿(mǎn)足必要條件(3)及必要條件(9)的情況下，是非常有用的。
首先，能夠?qū)⑽痪€接點(diǎn)更靠近字線側(cè)壁的電荷保持部配置，或者即使半導(dǎo)體存儲(chǔ)器件間的距離接近，多個(gè)電荷保持部也不干擾，能夠保持存儲(chǔ)信息。因此，半導(dǎo)體存儲(chǔ)器件容易微細(xì)化。此外，在電荷保持部?jī)?nèi)的電荷保持區(qū)是導(dǎo)體的情況下，通過(guò)電容耦合，隨著半導(dǎo)體存儲(chǔ)器件間接近、在電荷保持區(qū)之間引起干擾，就不能保持存儲(chǔ)信息。
另外，在電荷保持部?jī)?nèi)的電荷保持區(qū)是絕緣體(例如，氮化硅膜)的情況下，沒(méi)有必要使每個(gè)存儲(chǔ)單元的電荷保持部獨(dú)立。例如，在多個(gè)存儲(chǔ)單元共有的1條字線的兩側(cè)所形成的電荷保持部就沒(méi)有必要對(duì)每個(gè)存儲(chǔ)單元隔離，能夠由共有字線的多個(gè)存儲(chǔ)單元共有在1條字線的兩側(cè)所形成的電荷保持部。為此，不需要隔離電荷保持部的光刻、刻蝕工序，制造工藝能夠簡(jiǎn)化。進(jìn)而，由于不需要光刻工序的對(duì)位裕量和刻蝕的膜厚減薄裕量，能夠縮小存儲(chǔ)單元之間的裕量。因此，與電荷保持部?jī)?nèi)的電荷保持區(qū)是導(dǎo)體(例如多晶硅膜)的情況相比，即使用相同的微細(xì)加工水平形成，也能夠使存儲(chǔ)單元占有面積微細(xì)化。此外，在電荷保持部?jī)?nèi)的電荷保持區(qū)是導(dǎo)體的情況下，必須對(duì)每個(gè)存儲(chǔ)單元隔離電荷保持部的光刻、刻蝕工序，還需要光刻的對(duì)位裕量和刻蝕的膜厚減薄裕量。
進(jìn)而，由于在電荷保持部上面沒(méi)有具備輔助寫(xiě)入及擦除工作功能的電極、元件結(jié)構(gòu)簡(jiǎn)單，因而能夠減少工序數(shù)，提高成品率。因此，容易與構(gòu)成邏輯電路和模擬電路的晶體管混合安裝，同時(shí)能夠得到廉價(jià)的半導(dǎo)體存儲(chǔ)器件。
另外，在滿(mǎn)足必要條件(3)及(9)的情況，進(jìn)而滿(mǎn)足必要條件(6)的情況下，更加有用。
即，通過(guò)使電荷保持部?jī)?nèi)的電荷保持區(qū)與擴(kuò)散區(qū)重疊，能夠以非常低的電壓寫(xiě)入、擦除。具體地說(shuō)，能夠以5V以下的低電壓進(jìn)行寫(xiě)入及擦除工作。該作用在電路設(shè)計(jì)上具有非常大的效果。由于沒(méi)有必要在芯片內(nèi)產(chǎn)生像閃速存儲(chǔ)器那樣的高電壓，能夠省略需要很大占有面積的電荷抽運(yùn)電路或者使其規(guī)模減小。特別是在將小規(guī)模電容的存儲(chǔ)器作為調(diào)整用而內(nèi)置于邏輯LSI內(nèi)的情況下，由于存儲(chǔ)器部的占有面積與存儲(chǔ)單元相比，驅(qū)動(dòng)存儲(chǔ)單元的外圍電路的占有面積成為支配性的，故省略存儲(chǔ)單元用電壓升壓電路或者使其規(guī)模減小，對(duì)于縮小芯片尺寸是最有效的。
另一方面，在不滿(mǎn)足必要條件(3)的情況下，即，在電荷保持部?jī)?nèi)保持電荷的是導(dǎo)體的情況下，不滿(mǎn)足必要條件(6)，即，即使在電荷保持部?jī)?nèi)的導(dǎo)體與擴(kuò)散區(qū)不重疊的情況下，也能夠進(jìn)行寫(xiě)入工作。這是由于電荷保持部?jī)?nèi)的導(dǎo)體通過(guò)與柵電極的電容耦合進(jìn)行寫(xiě)入輔助的緣故。
另外，在不滿(mǎn)足必要條件(9)的情況下，即，在電荷保持部上面有具有輔助寫(xiě)入及擦除工作功能的電極的情況下，不滿(mǎn)足必要條件(6)，即，即使在電荷保持部?jī)?nèi)的絕緣體與擴(kuò)散區(qū)不重疊的情況下，也能夠進(jìn)行寫(xiě)入工作。
在本發(fā)明的半導(dǎo)體存儲(chǔ)器件中，半導(dǎo)體存儲(chǔ)器件可以在其一方或者兩方串聯(lián)連接晶體管，也可以與邏輯晶體管混合安裝在同一的芯片上。在這樣的情況下，由于能夠用與形成晶體管及邏輯晶體管等通常的標(biāo)準(zhǔn)晶體管的形成工藝親和力非常高的工序，形成本發(fā)明的半導(dǎo)體器件、特別是半導(dǎo)體存儲(chǔ)器件，因而能夠同時(shí)形成。因此，混合安裝半導(dǎo)體存儲(chǔ)器件和晶體管或者邏輯晶體管的工藝成為非常簡(jiǎn)便的工藝，能夠得到廉價(jià)的混合安裝裝置。
在本發(fā)明的半導(dǎo)體存儲(chǔ)器件中，半導(dǎo)體存儲(chǔ)器件能夠在1個(gè)電荷保持部中存儲(chǔ)2值或者2值以上的信息，據(jù)此，能夠使之作為存儲(chǔ)4值或者4值以上的信息的半導(dǎo)體存儲(chǔ)器件而發(fā)揮功能。此外，半導(dǎo)體存儲(chǔ)器件也可以?xún)H僅存儲(chǔ)2值信息。另外，利用由電荷保持部引起的可變電阻效應(yīng)，也能夠使半導(dǎo)體存儲(chǔ)器件作為兼?zhèn)溥x擇晶體管和存儲(chǔ)晶體管的功能的存儲(chǔ)單元而發(fā)揮功能。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件能夠應(yīng)用在電池驅(qū)動(dòng)的便攜式電子裝置，特別是便攜式信息終端中。作為便攜式電子裝置可以舉出便攜式信息終端、移動(dòng)電話、游戲機(jī)等。
以下，根據(jù)附圖詳細(xì)說(shuō)明本發(fā)明的半導(dǎo)體存儲(chǔ)器件。
實(shí)施形態(tài)1構(gòu)成本實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)元件作為能夠存儲(chǔ)2位信息的非易失性存儲(chǔ)單元，如圖1所示，在半導(dǎo)體襯底11上，隔著柵絕緣膜12，形成與通常的晶體管相同程度的柵長(zhǎng)，例如0.015μm～0.5μm左右的柵電極13，在柵絕緣膜12及柵電極13的側(cè)壁上，形成側(cè)壁襯墊形狀的電荷保持部61、62而構(gòu)成。另外，在與電荷保持部61、62的柵電極13相反的一側(cè)，形成第1擴(kuò)散層區(qū)17及第2擴(kuò)散層區(qū)18(源/漏區(qū))，該源/漏區(qū)17、18對(duì)柵電極13端部(從形成了柵電極13的區(qū)域41)偏移。
這樣，存儲(chǔ)晶體管的電荷保持部61、62與柵絕緣膜12獨(dú)立地形成。因此，電荷保持部61、62擔(dān)當(dāng)?shù)拇鎯?chǔ)器功能和柵絕緣膜12擔(dān)當(dāng)?shù)木w管工作功能分離。另外，由于在柵電極13的兩側(cè)形成的2個(gè)電荷保持部61、62用柵電極13分離，能夠有效地抑制改寫(xiě)時(shí)的干擾。因此，該存儲(chǔ)晶體管能夠存儲(chǔ)2位，而且容易微細(xì)化。
另外，通過(guò)使源/漏區(qū)17、18從柵電極13偏移，當(dāng)對(duì)柵電極13施加電壓時(shí)，能夠使電荷保持部61下面的偏移區(qū)42的反轉(zhuǎn)的容易度因存儲(chǔ)在電荷保持部61、62中的電荷量而發(fā)生大的變化，能夠增大存儲(chǔ)器效應(yīng)。進(jìn)而，與通常的邏輯晶體管相比，能夠強(qiáng)有力地防止短溝道效應(yīng)，能夠使柵長(zhǎng)更進(jìn)一步微細(xì)化。另外，由于結(jié)構(gòu)上適合于抑制短溝道效應(yīng)，與邏輯晶體管相比能夠采用膜厚厚的柵絕緣膜，能夠提高可靠性。
側(cè)壁襯墊形狀的電荷保持部61、62具有如下的結(jié)構(gòu)作為由第1絕緣體構(gòu)成的膜的一例的氮化硅膜15被作為由第2絕緣體構(gòu)成的膜的一例的氧化硅膜14與作為由第3絕緣體構(gòu)成的一例的氧化硅膜16夾持。氮化硅膜15具有俘獲并存儲(chǔ)電荷(電子或者空穴)的功能。主要存儲(chǔ)電荷的是在氮化硅膜15中存在于偏移區(qū)42上的部分(區(qū)域43)。這樣，由于電荷保持部61、62具氮化硅膜15被氧化硅膜14、16夾持的結(jié)構(gòu)，提高了向電荷保持部61、62的電荷注入效率，實(shí)現(xiàn)了改寫(xiě)工作(寫(xiě)入及擦除工作)的高速化。
氮化硅膜15的至少一部分最好形成為與第1擴(kuò)散層區(qū)17或者第2擴(kuò)散層區(qū)18的一部分重疊。
另外，氮化硅膜15最好包含具有與柵絕緣膜12的表面大致平行的表面的部分。
另外，氮化硅膜15最好包含與柵電極12的側(cè)面大致平行地延伸的部分。
圖2是圖1所述的存儲(chǔ)元件在一方的柵端部附近的放大圖。由于主要存儲(chǔ)電荷的是區(qū)域43，偏移區(qū)42上的氧化硅膜14的厚度T1及氮化硅膜15的厚度T2對(duì)存儲(chǔ)器特性給予很大的影響。
偏移區(qū)42上的氧化硅膜14的厚度T1最好設(shè)定如下。在氧化硅膜14的厚度T1為1.5nm以下的情況下，存儲(chǔ)在區(qū)域43上的電荷容易通過(guò)氧化硅膜14逃逸，使保持時(shí)間顯著縮短。另一方面，在T1為15nm以上時(shí)，向區(qū)域43的電荷注入效率惡化，寫(xiě)入時(shí)間的增大變得不能忽視。因此，如果設(shè)氧化硅膜14的厚度為1.5nm～15nm，則充足的保持時(shí)間與高速的改寫(xiě)并存，因而是理想的。T1設(shè)置為5nm～12nm則更為理想。
偏移區(qū)42上的氮化硅膜15的厚度T2最好設(shè)定如下。氮化硅膜15的厚度T2為2nm以下的情況下，由于包含在氮化硅膜15中的電荷陷阱密度不充足，故存儲(chǔ)元件的閾值變化(或讀出電流變化)不充足。進(jìn)而，氮化硅膜15的膜厚分散性引起的元件之間的分散性變得不能忽視。另一方面，當(dāng)?shù)枘?5的厚度T2為15nm以上時(shí)，在改寫(xiě)時(shí)，難于在氮化硅膜中均勻地注入電荷，或者需要更長(zhǎng)的注入時(shí)間。另外，在氮化硅膜15中未均勻地注入電荷的情況下，在存儲(chǔ)保持的過(guò)程中，電荷在氮化硅膜15中移動(dòng)，閾值(或者讀出電流)的變化成為問(wèn)題。因此，如果設(shè)氮化硅膜15的厚度為2nm～15nm，則由于存儲(chǔ)元件具備充分的可靠性，因而是理想的。設(shè)T2的厚度為3nm～7nm則更為理想。
圖3表示沿圖2的剖斷面線A-A′的對(duì)電子的能量圖(能帶圖)。此外，為了簡(jiǎn)單起見(jiàn)，能帶全部是平坦的(真空能級(jí)VL與位置無(wú)關(guān)是恒定的)。在圖3中，ECs是半導(dǎo)體(半導(dǎo)體襯底11)的導(dǎo)帶的最低能級(jí)，EVs是半導(dǎo)體的價(jià)帶的最高能級(jí)，Efs是半導(dǎo)體的費(fèi)米能級(jí)，EC1是第1絕緣體(氮化硅膜15)的導(dǎo)帶的最低能級(jí)，EV1是第1絕緣體的價(jià)帶的最高能級(jí)，EC2是第2絕緣體(氧化硅膜14)的導(dǎo)帶的最低能級(jí)，EV2是第2絕緣體的價(jià)帶的最高能級(jí)，EC3是第3絕緣體(氧化硅膜16)的導(dǎo)帶的最低能級(jí)，EV3是第3絕緣體的價(jià)帶的最高能級(jí)。因此，χ1表示第1絕緣體中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差(電子親和力)，φ1表示第1絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差，χ2表示第2絕緣體中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差(電子親和力)，φ2表示第2絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差，χ3表示第3絕緣體中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差(電子親和力)，φ3表示第3絕緣體中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差。
當(dāng)在存儲(chǔ)電荷的第1絕緣體中存儲(chǔ)電子的情況下，最好是χ1＞χ2而且χ1＞χ3。在這種情況下，當(dāng)將電子注入第1絕緣體(氮化硅膜15)時(shí)，第3絕緣體(氧化硅膜16)成為勢(shì)壘，電子的注入效率增高。另外，能夠有效地防止存儲(chǔ)在第1絕緣體中的電子漏泄到半導(dǎo)體襯底11中。因此，實(shí)現(xiàn)了高速的寫(xiě)入工作和良好的保持特性。
當(dāng)在存儲(chǔ)電荷的第1絕緣體中存儲(chǔ)空穴的情況下，最好是φ1＜φ2而且φ1＜φ3。在這種情況下，當(dāng)將空穴注入第1絕緣體(氮化硅膜15)時(shí)，第3絕緣體(氧化硅膜16)成為勢(shì)壘，空穴的注入效率增高。另外，能夠有效地防止存儲(chǔ)在第1絕緣體中的空穴漏泄到半導(dǎo)體襯底11中。因此，實(shí)現(xiàn)了高速的寫(xiě)入工作和良好的保持特性。
此外，全部滿(mǎn)足上述4個(gè)條件(χ1＞χ2、χ1＞χ3、φ1＜φ2、φ1＜φ3)更理想。例如，即使在存儲(chǔ)電荷的第1絕緣體中存儲(chǔ)電子的情況下，為了除去所存儲(chǔ)的電子而注入空穴的情況下，空穴的注入效率增高，使空穴的注入效率增高，能夠使擦除工作也高速化。
在本實(shí)施形態(tài)中，第1絕緣體是氮化硅膜，第2及第3絕緣體是氧化硅膜，但不限于此。例如，能夠使第1絕緣體取氧化鉿、氧化鉭、氧化釔、氧化鋯等高電介質(zhì)材料。進(jìn)而，能夠使第2及第3絕緣體取氧化鋁。
用圖4A、圖4B說(shuō)明該存儲(chǔ)器的寫(xiě)入工作原理。
這里，所謂寫(xiě)入是指對(duì)電荷保持部61、62注入電子。
為了對(duì)第2電荷保持部62注入電子(寫(xiě)入)，如圖4A所示，將第1擴(kuò)散層區(qū)17作為源電極，第2擴(kuò)散層區(qū)18作為漏電極。例如，對(duì)第1擴(kuò)散層區(qū)17及半導(dǎo)體襯底11施加0V、對(duì)第2擴(kuò)散層區(qū)18施加+5V，對(duì)柵電極13施加+2V即可。根據(jù)這樣的電壓條件，反型層31雖然從第1擴(kuò)散層區(qū)17(源電極)延伸，但達(dá)不到第2擴(kuò)散層區(qū)18(漏電極)，因而發(fā)生夾斷點(diǎn)。電子被高電場(chǎng)從夾斷點(diǎn)加速到第2擴(kuò)散層區(qū)18(漏電極)，成為所謂的熱電子(高能的傳導(dǎo)電子)。該熱電子通過(guò)注入到第2電荷保持部62(更正確地說(shuō)是氮化硅膜15)進(jìn)行寫(xiě)入。此外，在第1電荷保持部61附近，由于不發(fā)生熱電子，不進(jìn)行寫(xiě)入。
這樣做，對(duì)第2電荷保持部62注入電子，能夠進(jìn)行寫(xiě)入。
另一方面，為了對(duì)第1電荷保持部61注入電子(寫(xiě)入)，如圖4B所示，將第2擴(kuò)散層區(qū)18作為源電極，將第1擴(kuò)散層區(qū)17作為漏電極。例如，對(duì)第2擴(kuò)散層區(qū)18及半導(dǎo)體襯底11施加0V，對(duì)第1擴(kuò)散層區(qū)17施加+5V，對(duì)柵電極13施加+2V即可。這樣，對(duì)第2電荷保持部62注入電子的情況下，能夠通過(guò)轉(zhuǎn)換源/漏區(qū)，對(duì)第1電荷保持部61注入電子，進(jìn)行寫(xiě)入。
其次，說(shuō)明上述存儲(chǔ)元件的讀出工作原理。
在讀出存儲(chǔ)在第1電荷保持部61中的信息的情況下，將第1擴(kuò)散層區(qū)17作為源電極，將第2擴(kuò)散層區(qū)18作為漏電極，使晶體管在飽和區(qū)工作。例如，對(duì)第1擴(kuò)散層區(qū)17及半導(dǎo)體襯底11施加0V，對(duì)第2擴(kuò)散層區(qū)18施加+2V，對(duì)柵電極13施加+1V即可。這時(shí)，在第1電荷保持部61中沒(méi)有存儲(chǔ)電子的情況下，漏電流容易流過(guò)。另一方面，在第1電荷保持部61中存儲(chǔ)電子的情況下，由于在第1電荷保持部61附近難以形成反型層，漏電流難以流過(guò)。因此，通過(guò)檢測(cè)漏電流，能夠讀出第1電荷保持部61的存儲(chǔ)信息。這時(shí)，由于漏附近夾斷，第2電荷保持部62中有無(wú)電荷存儲(chǔ)對(duì)漏電流沒(méi)有影響。
在讀出存儲(chǔ)在第2電荷保持部62中的信息的情況下，將第2擴(kuò)散層區(qū)18作為源電極，將第1擴(kuò)散層區(qū)17作為漏電極，使晶體管在飽和區(qū)工作，例如，對(duì)第2擴(kuò)散層區(qū)18及半導(dǎo)體襯底11施加0V，對(duì)第1擴(kuò)散層區(qū)17施加+2V，對(duì)柵電極13施加+1V即可。這樣，在讀出存儲(chǔ)在第1電荷保持部61中的信息的情況下，通過(guò)轉(zhuǎn)換源/漏區(qū)，能夠進(jìn)行存儲(chǔ)在第2電荷保持部62中的信息的讀出。
從以上的說(shuō)明可知，在注目于一側(cè)的電荷保持部的情況下，在進(jìn)行寫(xiě)入和在進(jìn)行讀出工作的情況下，轉(zhuǎn)換源與漏。換句話說(shuō)，在讀出工作時(shí)和寫(xiě)入工作時(shí)，施加于第1擴(kuò)散層區(qū)和第2擴(kuò)散層區(qū)的電壓的大小關(guān)系相反。因此，能夠以良好的靈敏度檢測(cè)出存儲(chǔ)在2個(gè)電荷保持部的每一個(gè)中的信息。
此外，在留下沒(méi)有用柵電極13覆蓋的溝道區(qū)(偏移區(qū)42)的情況下，在沒(méi)有用柵電極13覆蓋的溝道區(qū)中，因電荷保持部61、62的剩余電子的有無(wú)，反型層消失或者形成，其結(jié)果是，能夠得到大的滯后(閾值的變化)。但是，如果偏移區(qū)42的寬度太大時(shí)，漏電流大幅減小，讀出速度大幅減慢。因此，最好決定偏移區(qū)42的寬度，使之能夠得到充足的滯后和讀出速度。
在第1、第2擴(kuò)散層區(qū)17、18達(dá)到柵電極13的情況下，即第1、第2擴(kuò)散層區(qū)17、18與柵電極13重疊的情況下，雖然通過(guò)寫(xiě)入工作晶體管的閾值幾乎沒(méi)有變化，但在源/漏端的寄生電阻卻變化很大，漏電流大幅減小(1個(gè)量級(jí)以上)。因此，通過(guò)漏電流的檢測(cè)能夠進(jìn)行讀出，能夠得到作為存儲(chǔ)器的功能。但是，在需要更大的存儲(chǔ)器滯后效應(yīng)的情況下，最好第1、第2擴(kuò)散層區(qū)17、18與柵電極13不重疊(存在偏移區(qū)42)。
進(jìn)而，用圖5說(shuō)明上述半導(dǎo)體存儲(chǔ)器件的擦除工作原理。
首先，作為第1種方法，在擦除存儲(chǔ)在第1電荷保持部61中的信息的情況下，對(duì)第1擴(kuò)散層區(qū)17施加正電壓(例如+6V)，對(duì)半導(dǎo)體襯底11施加0V，對(duì)第1擴(kuò)散層區(qū)17與半導(dǎo)體襯底11的PN結(jié)施加反向偏置，進(jìn)而對(duì)柵電極13上施加負(fù)電壓(例如-5V)即可。這時(shí)，在上述PN結(jié)中柵電極13附近，因受被施加了負(fù)電壓的柵電極的影響，電位的梯度特別變得陡峭。因此，通過(guò)能帶間隧道在PN結(jié)的半導(dǎo)體襯底11側(cè)發(fā)生熱空穴(高能空穴)。該熱空穴被吸引到具有負(fù)電位的柵電極13方向，其結(jié)果是，對(duì)第1電荷保持部61進(jìn)行空穴注入。這樣做，進(jìn)行第1電荷保持部61的擦除。這時(shí)對(duì)第2擴(kuò)散層區(qū)18施加0V即可。
在擦除存儲(chǔ)在第2電荷保持部62中的信息的情況下，轉(zhuǎn)換上述的第1擴(kuò)散層區(qū)與第2擴(kuò)散層區(qū)的電位即可。
作為第2種方法，如圖6所示，在擦除存儲(chǔ)在第1電荷保持部61中的信息的情況下，對(duì)第1擴(kuò)散層區(qū)17施加正電壓(例如+5V)，對(duì)第2擴(kuò)散層區(qū)18施加0V，對(duì)柵電極13施加負(fù)電壓(例如-4V)，對(duì)半導(dǎo)體襯底11施加正電壓(例如+0.8V)即可。這時(shí)，在半導(dǎo)體襯底11與第2擴(kuò)散層區(qū)18之間施加正向電壓，對(duì)半導(dǎo)體襯底11上注入電子。注入了的電子擴(kuò)散到半導(dǎo)體襯底11與第1擴(kuò)散層區(qū)17之間的PN結(jié)，在那里被強(qiáng)電場(chǎng)加速，成為熱電子。該熱電子在PN結(jié)中產(chǎn)生電子-空穴對(duì)。即，通過(guò)在半導(dǎo)體襯底11與第2擴(kuò)散層區(qū)18之間施加正向電壓，注入到半導(dǎo)體襯底11中的電子成為引發(fā)劑，在位于相反側(cè)的PN結(jié)處發(fā)生熱空穴。在PN結(jié)處發(fā)生的熱空穴被吸引向具有負(fù)電位的柵電極13方向，其結(jié)果是對(duì)第1電荷保持部61進(jìn)行空穴注入。
按照該第2種方法，在半導(dǎo)體襯底11與第1擴(kuò)散層區(qū)17的PN結(jié)中，即使在僅僅施加不足以通過(guò)能帶間隧道發(fā)生熱空穴的電壓的情況下，從第2擴(kuò)散層區(qū)18注入的電子成為在PN結(jié)處發(fā)生電子-空穴對(duì)的引發(fā)劑，能夠使之發(fā)生熱空穴。因此，能夠降低擦除工作時(shí)的電壓。特別是在存在偏移區(qū)42的情況下，通過(guò)施加了負(fù)電位的柵電極，對(duì)上述PN結(jié)形成陡峭的濃度梯度影響很少。因此，因能帶間隧道引起的熱空穴的發(fā)生雖然困難，但第2種方法補(bǔ)足了該缺點(diǎn)，能夠在低電壓下實(shí)現(xiàn)擦除工作。
此外，在擦除存儲(chǔ)在第1電荷保持部61中的信息的情況下，在第1種擦除方法中，必須對(duì)第1擴(kuò)散層區(qū)17施加+6V電壓，但在第2種擦除方法中用+5V就已足夠。這樣，按照第2種方法，由于能夠降低擦除時(shí)的電壓，降低了功耗，能夠抑制因熱載流子引起的半導(dǎo)體存儲(chǔ)器件的惡化。
該第2種方法不僅能應(yīng)用于本發(fā)明中的半導(dǎo)體存儲(chǔ)器件，例如，也能應(yīng)用于現(xiàn)有技術(shù)的Saifun Semiconductors Ltd的存儲(chǔ)元件(圖21)中。在這種情況下，也能夠降低用于擦除存儲(chǔ)的工作電壓，能夠?qū)崿F(xiàn)低功耗化，抑制存儲(chǔ)元件惡化。
根據(jù)以上的工作方法，每一個(gè)晶體管能夠有選擇地進(jìn)行2位的寫(xiě)入及擦除。
另外，在上述工作方法中，是通過(guò)轉(zhuǎn)換源電極與漏電極進(jìn)行每個(gè)晶體管2位的寫(xiě)入及擦除的，但也可以將源電極和漏電極固定，使之作為1位存儲(chǔ)器工作。在這種情況下能夠?qū)⒃?漏區(qū)的一方定為共同的固定電壓，連接在源/漏區(qū)上的位線的條數(shù)也能夠減半。
該存儲(chǔ)元件能夠經(jīng)過(guò)與通常的邏輯晶體管大體同樣的工序形成。首先，如圖7A所示，在半導(dǎo)體襯底11上，形成由膜厚1～6nm左右的氮氧化硅膜構(gòu)成的柵絕緣膜12及膜厚50～400nm左右的多晶硅、多晶硅與高熔點(diǎn)金屬硅化物的疊層膜或者硅與金屬的疊層膜構(gòu)成的柵電極材料膜，通過(guò)構(gòu)圖成所希望的形狀，來(lái)形成柵電極13。此外，如上所述，柵絕緣膜及柵電極的材料，采用在該時(shí)代的按照比例法則的邏輯工藝中所使用的材料即可，并不限定于上述材料。
接著，如圖7B所示，用CVD(Chemical Vapor Deposition化學(xué)氣相淀積)法在所得到的半導(dǎo)體襯底11的整個(gè)面上，淀積膜厚1.5～15nm，更理想的是膜厚5～12nm的氧化硅膜51。此外，氧化硅膜51也可以用熱氧化法形成。接著，在氧化硅膜51的整個(gè)面上，用CVD法淀積膜厚2～15nm，更理想的是3～7nm的氮化硅膜52。進(jìn)而，在氮化硅膜52的整個(gè)面上，用CVD法淀積20～70nm的氧化硅膜53。
接著，如圖7C所示，通過(guò)用各向異性刻蝕法刻蝕氧化硅膜53、51及氮化硅膜52，在柵電極的側(cè)壁上形成側(cè)壁襯墊狀的最適合于存儲(chǔ)的電荷保持部。然后，以柵電極13及側(cè)壁襯墊狀的電荷保持部作為掩模，通過(guò)離子注入形成源/漏區(qū)17、18。
根據(jù)本實(shí)施形態(tài)1的半導(dǎo)體存儲(chǔ)器件，存儲(chǔ)晶體管的電荷保持部與柵絕緣膜獨(dú)立地形成，形成在柵電極的兩側(cè)。因此，能夠進(jìn)行2位工作。進(jìn)而，由于各電荷保持部被柵電極分離，能夠有效地抑制改寫(xiě)時(shí)的干擾。另外，由于電荷保持部擔(dān)當(dāng)?shù)拇鎯?chǔ)器功能和柵絕緣膜擔(dān)當(dāng)?shù)木w管工作功能分離，能夠使柵絕緣膜薄膜化，以抑制短溝道效應(yīng)。因此元件容易微細(xì)化。
另外，作為電荷保持部能夠選擇適合于存儲(chǔ)器功能的材料膜來(lái)形成。在本實(shí)施形態(tài)中，由于使用氧化硅膜和氮化硅膜的疊層膜(氧化硅膜/氮化硅膜/氧化硅膜)構(gòu)成的電荷保持部，電荷的注入效率提高，而且，能夠減輕電荷的漏泄。因此，能夠提供兼具高速改寫(xiě)工作特性和優(yōu)秀的保持特性的半導(dǎo)體存儲(chǔ)器件。
實(shí)施形態(tài)2作為本實(shí)施形態(tài)2的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)元件，是在上述實(shí)施形態(tài)1的半導(dǎo)體存儲(chǔ)器件中，抑制了從柵電極向電荷保持部的電荷注入的存儲(chǔ)元件。
用圖8說(shuō)明本實(shí)施形態(tài)的存儲(chǔ)元件。本實(shí)施形態(tài)的存儲(chǔ)元件的特征在于在柵電極13的側(cè)壁的氧化硅膜14的厚度T1B比在半導(dǎo)體襯底11上的氧化硅膜14的厚度T1A厚。因此，能夠有效地抑制從柵電極13向氮化硅膜15的電荷注入(或者從氮化硅膜15向柵電極13的電荷的釋放)。因此，存儲(chǔ)元件的改寫(xiě)特性穩(wěn)定，可靠性提高。
通過(guò)圖9A、圖9B、圖9C說(shuō)明形成本實(shí)施形態(tài)2的存儲(chǔ)元件的步驟。以下，說(shuō)明半導(dǎo)體襯底是硅襯底，柵電極由多晶硅構(gòu)成的情況。如圖9A所示，在半導(dǎo)體(硅)襯底11上形成了柵絕緣膜12及柵電極。這時(shí)，柵電極13最好由多晶硅構(gòu)成。接著，如圖9B所示，通過(guò)熱氧化在硅襯底11及柵電極13的表面上形成氧化硅膜51。這時(shí)，就氧化硅膜51的膜厚而言，與硅襯底11上(區(qū)域71)相比，柵電極13的側(cè)壁(區(qū)域72)一方的膜厚變厚。這是由于多晶硅的熱氧化速率比單晶硅大的緣故。然后，如圖9C所示，以與實(shí)施形態(tài)1同樣的步驟完成存儲(chǔ)元件。
根據(jù)上述步驟，通過(guò)利用因結(jié)晶性不同而引起的氧化率的不同，能夠不特別增加工序而有選擇地增厚柵電極側(cè)壁的氧化膜厚度。因此，具有穩(wěn)定的改寫(xiě)特性，能夠用簡(jiǎn)單的工序形成可靠性高的存儲(chǔ)元件。
實(shí)施形態(tài)3如圖10所示，本實(shí)施形態(tài)3的半導(dǎo)體存儲(chǔ)器件由電荷保持部161、162保持電荷的區(qū)域(是存儲(chǔ)電荷的區(qū)域，也可以是具有保持電荷功能的膜)和使電荷難于逃逸的區(qū)域(也可以是具有使電荷難于逃逸功能的膜)構(gòu)成。例如，上述半導(dǎo)體存儲(chǔ)器件具有ONO結(jié)構(gòu)。即，作為由第1絕緣體構(gòu)成的膜的一例的氮化硅膜142被夾持在作為由第2絕緣體構(gòu)成的膜的一例的氧化硅膜141與作為由第3絕緣體構(gòu)成的膜的一例的氧化硅膜143之間，構(gòu)成電荷保持部161、162。這里，氮化硅膜142發(fā)揮保持電荷的功能。另外，氧化硅膜141、143發(fā)揮具有使存儲(chǔ)在氮化硅膜142中的電荷難于逃逸功能的膜的作用。
另外，保持電荷保持部161、162中的電荷的區(qū)域(氮化硅膜142)分別與擴(kuò)散層區(qū)112、113重疊。這里，所謂的重疊意味著保持電荷的區(qū)域(氮化硅膜142)的至少一部分存在于擴(kuò)散層區(qū)112、113的至少一部分區(qū)域上。此外，111是半導(dǎo)體襯底，114是柵絕緣膜，117是在柵絕緣膜114上形成的單一的柵電極，171是(柵電極與擴(kuò)散層區(qū)的)偏移區(qū)域。雖然沒(méi)有圖示，在柵絕緣膜114下面，半導(dǎo)體襯底111最表面部成為溝道區(qū)。
現(xiàn)說(shuō)明保持電荷保持部161、162中的電荷的區(qū)域(氮化硅膜142)與擴(kuò)散層區(qū)112、113重疊引起的效果。
圖11是圖10的右側(cè)的電荷保持部162的周?chē)康姆糯髨D。W1表示柵電極117與擴(kuò)散層區(qū)113的偏移量。另外，W2表示柵電極117的溝道長(zhǎng)度方向的剖斷面中的電荷保持部162的寬度，但由于電荷保持部162之中氮化硅膜142在遠(yuǎn)離柵電極117一側(cè)的端部與在遠(yuǎn)離柵電極117一側(cè)的電荷保持部162的端部一致，故將電荷保持部162的寬度定義為W2。電荷保持部162與擴(kuò)散層區(qū)113的重疊量用W2-W1表示。特別重要的是，電荷保持部162之中氮化硅膜142與擴(kuò)散層區(qū)113重疊，即滿(mǎn)足W2＞W(wǎng)1的關(guān)系。
此外，如圖12所示，與電荷保持部162a之中電荷保持膜142a在遠(yuǎn)離柵電極117一側(cè)的端部與在遠(yuǎn)離柵電極117一側(cè)的電荷保持部162a的端部不一致的情況下，可以將W2定義為從柵電極117在氧化硅膜141a一側(cè)的端部到電荷保持膜142a在遠(yuǎn)離柵電極117一側(cè)的端部。
圖13是表示在圖11的結(jié)構(gòu)中，將電荷保持部162的寬度W固定在100nm，使偏移量W1改變時(shí)的漏電流Id。這里，漏電流是設(shè)電荷保持部162為擦除狀態(tài)(存儲(chǔ)著空穴)，擴(kuò)散層區(qū)112、113分別為源電極、漏電極，通過(guò)器件模擬求出的值。
由圖13可知，在W1是100nm以上時(shí)(即，氮化硅膜142與擴(kuò)散層區(qū)113不重疊)，漏電流急劇減小。由于漏電流值與讀出工作速度大體成比例，在W1大于100nm時(shí)，存儲(chǔ)器的性能急劇惡化。另一方面，在氮化硅膜142與擴(kuò)散層區(qū)113重疊的范圍內(nèi)，漏電流緩慢地減少。因此，最好使作為具有保持電荷功能的膜的氮化硅膜142的至少一部分與源/漏區(qū)(擴(kuò)散層區(qū)113)重疊。與此同樣地，在電荷保持部116中，最好也使作為具有保持電荷功能的膜的氮化硅膜142的至少一部分與源/漏區(qū)(擴(kuò)散層區(qū)112)重疊。
根據(jù)上述器件模擬的結(jié)果，將W2固定為100nm，作為設(shè)計(jì)值將W1固定為60nm及100nm，制作了存儲(chǔ)單元陣列。在W1為60nm的情況下，氮化硅膜142與擴(kuò)散層區(qū)112、113作為設(shè)計(jì)值重疊40nm，在W1為100nm的情況下，作為設(shè)計(jì)值不重疊。測(cè)量這些存儲(chǔ)單元陣列的讀出時(shí)間的結(jié)果是，用考慮了分散性的最壞情況進(jìn)行比較，作為設(shè)計(jì)值W1為60nm的情況下讀出存取時(shí)間為100倍的高速。在實(shí)用上，讀出存取時(shí)間最好是每1位100ns以下，在W1＝W2時(shí)，可知最終達(dá)不到該條件。另外，在考慮了制造分散性的情況下，W2-W1＞10nm更理想。
存儲(chǔ)在電荷保持部161(區(qū)域181)中的信息的讀出與實(shí)施形態(tài)1同樣地，最好將擴(kuò)散層區(qū)112定為源電極，將擴(kuò)散層區(qū)113定為漏區(qū)，在溝道區(qū)中的靠近漏區(qū)一側(cè)形成夾斷點(diǎn)。即，在讀出存儲(chǔ)在2個(gè)電荷保持部中的一方中的信息時(shí)，最好使夾斷點(diǎn)在溝道區(qū)內(nèi)靠近另一方的電荷保持部的區(qū)域形成。據(jù)此，不管電荷保持部162的存儲(chǔ)狀況如何，能夠以良好的靈敏度檢測(cè)電荷保持部161的存儲(chǔ)信息，成為能夠進(jìn)行2位工作的重要原因。
另一方面，僅僅在2個(gè)電荷保持部的一側(cè)存儲(chǔ)信息的情況下，或者使2個(gè)電荷保持部成為相同存儲(chǔ)狀態(tài)而使用的情況下，在讀出時(shí)也可以不一定形成夾斷點(diǎn)。
此外，在圖10中雖然沒(méi)有圖示，但最好在半導(dǎo)體襯底111的表面上形成阱區(qū)(N溝道元件的情況下是P阱)。通過(guò)形成阱區(qū)，使溝道區(qū)的雜質(zhì)濃度最適合存儲(chǔ)器工作(改寫(xiě)工作及讀出工作)，并能容易地控制其他的電特性(耐壓、結(jié)電容、短溝道效應(yīng))。
從提高存儲(chǔ)器的保持特性的觀點(diǎn)看，電荷保持部161、162最好包含具有保持電荷功能的電荷保持膜和絕緣膜。在該實(shí)施形態(tài)中，作為電荷保持膜使用具有俘獲電荷的能級(jí)的氮化硅膜142，作為絕緣膜使用具有防止存儲(chǔ)在電荷保持膜中的電荷逃逸作用的氧化硅膜141、143。通過(guò)包含電荷保持膜和絕緣膜，電荷保持部能夠防止電荷的逃逸并提高保持特性。進(jìn)而，與電荷保持部?jī)H僅用電荷保持膜構(gòu)成的情況相比，能夠適當(dāng)?shù)販p小電荷保持膜的體積。通過(guò)適當(dāng)減小電荷保持膜的體積，限制電荷在電荷保持膜內(nèi)的移動(dòng)，能夠抑制因在存儲(chǔ)保持過(guò)程中的電荷移動(dòng)引起的特性變化。
另外，電荷保持部161、162最好包含與柵絕緣膜114的表面大致平行配置的電荷保持膜，換句話說(shuō)，最好配置成電荷保持部161、162中的電荷保持膜的上表面位于距柵絕緣膜114的上表面相等的距離處。具體地說(shuō)，如圖14所示，電荷保持部162的電荷保持膜142a具有與柵絕緣膜114的表面大致平行的面。換句話說(shuō)，電荷保持膜142a最好形成為從與柵絕緣膜114的表面對(duì)應(yīng)的高度算起具有均勻的高度。在電荷保持部162中，通過(guò)存在與柵絕緣膜114表面大致平行的電荷保持膜142a，根據(jù)存儲(chǔ)在電荷保持膜142a中的電荷的多少，能夠有效地抑制在偏移區(qū)171中的反型層形成的容易度，進(jìn)而能夠增大存儲(chǔ)器效應(yīng)。另外，通過(guò)使電荷保持膜142a與柵絕緣膜114的表面大致平行，即使在偏移量(W1)存在分散的情況下，也能夠?qū)⒋鎯?chǔ)器效應(yīng)的變化保持為比較小，能夠抑制存儲(chǔ)器效應(yīng)的分散性。而且，抑制向電荷保持膜142a上部方向的電荷移動(dòng)，能夠抑制因存儲(chǔ)保持過(guò)程中的電荷移動(dòng)引起的特性變化。
進(jìn)而，電荷保持部162最好包含隔開(kāi)與柵絕緣膜114的表面大致平行的電荷保持膜142a與溝道區(qū)(或者阱區(qū))的絕緣膜(例如氧化硅膜144之中偏移區(qū)171上面的部分)。通過(guò)該絕緣膜，抑制存儲(chǔ)在電荷保持膜中的電荷的逃逸，進(jìn)而能夠得到保持特性良好的半導(dǎo)體存儲(chǔ)器件。
此外，通過(guò)控制電荷保持膜142a的膜厚，同時(shí)控制電荷保持膜142a下面的絕緣膜(氧化硅膜144之中偏移區(qū)171上面的部分)的膜厚為恒定，能夠?qū)陌雽?dǎo)體襯底111的表面到存儲(chǔ)在電荷保持膜中的電荷的距離保持為大體恒定。即，能夠?qū)陌雽?dǎo)體襯底表面到存儲(chǔ)在電荷保持膜中的電荷的距離控制在從電荷保持膜142a下面的絕緣膜的最小膜厚值到電荷保持膜142a下面的絕緣膜的最大膜厚值與電荷保持膜142a的最大膜厚值之和之間。據(jù)此，能夠大體控制通過(guò)存儲(chǔ)在電荷保持膜142a中的電荷而發(fā)生的電力線的密度，能夠使存儲(chǔ)元件的存儲(chǔ)器效應(yīng)的大小的分散性非常小。
實(shí)施形態(tài)4如圖15所示，本實(shí)施形態(tài)4的電荷保持部162的電荷保持膜142以大致均勻的膜厚被配置成與柵絕緣膜114的表面大致平行(箭頭181)，進(jìn)而，具有與柵電極117側(cè)面大致平行地配置(箭頭182)的形狀。
在對(duì)柵電極117施加正電壓的情況下，如箭頭183所示，在電荷保持部162中的電力線2次通過(guò)氮化硅膜(箭頭182及箭頭181表示的部分)。此外，在對(duì)柵電極117施加負(fù)電壓時(shí)，電力線的方向相反。這里，氮化硅膜142的介電常數(shù)約為6，氧化硅膜141、143的介電常數(shù)約為4。因此，與僅僅存在用箭頭181表示的電荷保持膜的情況相比，對(duì)存在用箭頭181及箭頭182所示的電荷保持膜的情況一方，能夠使電力線183方向中的電荷保持部162的有效的介電常數(shù)增大，使電力線兩端的電位差更小加減。即，施加在柵電極117上的電壓的大部分被用來(lái)增強(qiáng)偏移區(qū)171中的電場(chǎng)。
在改寫(xiě)工作時(shí)，電荷之所以注入到氮化硅膜142中，是由于所發(fā)生的電荷被偏移區(qū)171中的電場(chǎng)吸引的緣故。因此，通過(guò)包含用箭頭182表示的電荷保持膜，在改寫(xiě)工作時(shí)，注入到電荷保持部162中的電荷增加，改寫(xiě)速度增大。
此外，在氧化硅膜143的部分也是氮化硅膜的情況下，即電荷保持膜相對(duì)于與柵絕緣膜114的表面對(duì)應(yīng)的高度不均勻的情況下，向氮化硅膜的向上方向的電荷的移動(dòng)變得顯著，保持特性惡化。
電荷保持膜通過(guò)形成介電常數(shù)非常大的氧化鉿等強(qiáng)電介質(zhì)來(lái)代替氮化硅膜更理想。
進(jìn)而，電荷保持部161、162最好進(jìn)一步包含隔開(kāi)與柵絕緣膜114的表面大致平行的電荷保持膜與溝道區(qū)(或者阱區(qū))的絕緣膜(氧化硅膜141之中偏移區(qū)171上面的部分)。通過(guò)該絕緣膜，抑制存儲(chǔ)在電荷保持膜中的電荷的逃逸，進(jìn)而能夠提高保持特性。
另外，電荷保持部最好進(jìn)而包含隔開(kāi)柵電極與在與柵電極側(cè)面大致平行方向上延伸的電荷保持膜的絕緣膜(氧化硅膜141之中與柵電極117連接的部分)。利用該絕緣膜，防止電荷從柵電極向電荷保持膜注入，防止電特性發(fā)生變化，能夠提高半導(dǎo)體存儲(chǔ)器件的可靠性。
進(jìn)而，與實(shí)施形態(tài)3同樣地，最好將氮化硅膜142下面的絕緣膜(氧化硅膜141之中偏移區(qū)171上面的部分)的膜厚控制為恒定，進(jìn)而將配置在柵電極側(cè)面上的絕緣膜(氧化硅膜141之中與柵電極117連接的部分)的膜厚控制為恒定。據(jù)此，能夠大體控制因存儲(chǔ)在氮化硅膜142上的電荷發(fā)生的電力線的密度，同時(shí)能夠防止電荷漏泄。
實(shí)施形態(tài)5本實(shí)施形態(tài)5涉及柵電極、電荷保持部及源/漏區(qū)間距離的最佳化。
如圖16所示，A表示溝道長(zhǎng)度方向的剖斷面中的柵電極長(zhǎng)度，B表示源/漏區(qū)間的距離(溝道長(zhǎng)度)，C表示從一個(gè)電荷保持部的端部到另一電荷保持部的端部的距離，即，從具有保持溝道長(zhǎng)度方向的剖斷面中的一個(gè)電荷保持部?jī)?nèi)的電荷功能的膜的端部(遠(yuǎn)離柵電極一側(cè))，到具有保持另一電荷保持部?jī)?nèi)的電荷功能的膜的端部(遠(yuǎn)離柵電極一側(cè))的距離。
首先，最好B＜C。在溝道區(qū)之中柵電極117下面的部分與源/漏區(qū)112、113之間存在偏移區(qū)171。由于B＜C，通過(guò)存儲(chǔ)在電荷保持部161、162(氮化硅膜142)上的電荷，在偏移區(qū)171的整個(gè)區(qū)域中，反轉(zhuǎn)的容易度有效地變動(dòng)。因此，增大了存儲(chǔ)器效應(yīng)，特別是實(shí)現(xiàn)了讀出工作的高速化。
另外，在柵電極117與源/漏區(qū)112、113偏移的情況下，即，在A＜B成立的情況下，對(duì)柵電極施加電壓時(shí)的偏移區(qū)的反轉(zhuǎn)的容易度因存儲(chǔ)在電荷保持部上的電荷量而變化很大，增大了存儲(chǔ)器效應(yīng)，同時(shí)能夠降低短溝道效應(yīng)。但是，在發(fā)現(xiàn)存儲(chǔ)器效應(yīng)的限度內(nèi)，偏移區(qū)不一定必須存在。即使在沒(méi)有偏移區(qū)171的情況下，如果源/漏區(qū)112、113的雜質(zhì)濃度充分低，則在電荷保持部161、162(氮化硅膜142)中，也能夠發(fā)現(xiàn)存儲(chǔ)器效應(yīng)。
因此，A＜B＜C最理想。
實(shí)施形態(tài)6如圖17所示，該實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件除將實(shí)施形態(tài)3中的半導(dǎo)體襯底定為SOI襯底以外，實(shí)質(zhì)上具有同樣的結(jié)構(gòu)。
該半導(dǎo)體存儲(chǔ)器件在半導(dǎo)體襯底186上形成埋入氧化膜188。進(jìn)而在其上面形成SOI層。在SOI層內(nèi)形成擴(kuò)散層區(qū)112、113，除此以外的區(qū)域?yàn)轶w區(qū)(半導(dǎo)體層)187。
根據(jù)該半導(dǎo)體存儲(chǔ)器件，獲得與實(shí)施形態(tài)3的半導(dǎo)體存儲(chǔ)器件同樣的作用效果。進(jìn)而，由于能夠顯著地減小擴(kuò)散層區(qū)112、113與體區(qū)187的結(jié)電容，元件的高速化和低功耗化成為可能。
實(shí)施形態(tài)7如圖18所示，該實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件除在實(shí)施形態(tài)3中與N型的源/漏區(qū)112、113的溝道側(cè)鄰接、添加P型高濃度區(qū)191以外，實(shí)質(zhì)上具有同樣的結(jié)構(gòu)。
即，賦予P型高濃度區(qū)191中的P型的雜質(zhì)(例如硼)濃度，比賦予區(qū)域192中的P型的雜質(zhì)濃度高。在P型高濃度區(qū)191中的P型雜質(zhì)濃度例如為5×1017～1×1019cm-3左右是適當(dāng)?shù)?。另外，能夠使區(qū)域192的P型雜質(zhì)濃度例如為5×1016～1×1018cm-3。
這樣，通過(guò)設(shè)置P型高濃度區(qū)191，擴(kuò)散層區(qū)112、113與半導(dǎo)體襯底111的結(jié)的雜質(zhì)濃度梯度在電荷保持部161、162的正下方變得陡峻。因此，在寫(xiě)入及擦除工作時(shí)，容易發(fā)生熱載流子，使寫(xiě)入工作及擦除工作的電壓降低，或者能夠使寫(xiě)入工作及擦除工作高速。進(jìn)而，由于區(qū)域192的雜質(zhì)濃度比較低，存儲(chǔ)器在擦除狀態(tài)時(shí)的閾值降低，漏電流增大。因而，提高了讀出速度。因此，能夠得到改寫(xiě)電壓低或者改寫(xiě)速度為高速，而且讀出速度為高速的半導(dǎo)體存儲(chǔ)器件。
另外，在圖18中，在源/漏區(qū)附近電荷保持部161、162的下面(即不是柵電極117的正下方)中，通過(guò)設(shè)計(jì)P型高濃度區(qū)191，作為晶體管整體的閾值顯著上升。該上升的程度與P型高濃度區(qū)191在柵電極117的正下方的情況相比顯著地大。在電荷保持部161、162上存儲(chǔ)了寫(xiě)入電荷(在晶體管為N溝道型的情況下是電子)的情況下，該差值變得更大。另一方面，在電荷保持部161、162存儲(chǔ)了充足的擦除電荷(在晶體管為N溝道的情況下是空穴)的情況下，作為晶體管整體的閾值降低到用柵電極117下面的溝道區(qū)(區(qū)域192)的雜質(zhì)濃度決定的閾值。即，擦除時(shí)的閾值不依賴(lài)于P型高濃度區(qū)191的雜質(zhì)濃度，另一方面，寫(xiě)入時(shí)的閾值受到非常大的影響。因此，通過(guò)在電荷保持部的下面源/漏區(qū)附近配置P型高濃度區(qū)191，僅僅使寫(xiě)入時(shí)的閾值發(fā)生非常大的變動(dòng)，能夠使存儲(chǔ)器效應(yīng)(寫(xiě)入時(shí)與擦除時(shí)的閾值差)顯著增大。
實(shí)施形態(tài)8如圖19所示，本實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件除在實(shí)施形態(tài)3中隔開(kāi)電荷保持膜(氮化硅膜142)與溝道區(qū)或者阱區(qū)的絕緣膜的厚度(T3)比柵絕緣膜114的厚度(T4)薄以外，實(shí)質(zhì)上具有同樣的結(jié)構(gòu)。
根據(jù)存儲(chǔ)器的改寫(xiě)工作時(shí)的耐壓的要求，柵絕緣膜114的厚度T4存在下限值。但是，絕緣膜的厚度T3與耐壓的要求無(wú)關(guān)，能夠比T4薄。通過(guò)將T3減薄，向電荷保持部161、162的電荷注入變得容易，使寫(xiě)入工作及擦除工作的電壓降低，或者能夠使寫(xiě)入工作及擦除工作高速化，另外，由于在氮化硅膜142中存儲(chǔ)電荷時(shí)，在溝道區(qū)或者阱區(qū)上感應(yīng)的電荷量增加，能夠增大存儲(chǔ)器效應(yīng)。
因此，通過(guò)使T3＜T4，能夠不降低存儲(chǔ)器的耐壓性能，而使寫(xiě)入工作及擦除工作的電壓降低，或者使寫(xiě)入工作及擦除工作高速化，進(jìn)而能夠增大存儲(chǔ)器效應(yīng)。
此外，絕緣膜的厚度T3在制造工藝的均勻性和膜品質(zhì)能夠維持恒定的水準(zhǔn)，而且成為保持特性不極端惡化的極限時(shí)為0.8nm以上是更加理想的。
實(shí)施形態(tài)9如圖20所示，本實(shí)施形態(tài)的半導(dǎo)體存儲(chǔ)器件除在實(shí)施形態(tài)3中隔開(kāi)電荷保持部(氮化硅膜142)與溝道區(qū)或者阱區(qū)的絕緣膜(氧化硅膜141)的厚度(T3)比柵絕緣膜114的厚度(T4)厚以外，實(shí)質(zhì)上具有同樣的結(jié)構(gòu)。
根據(jù)防止元件的短溝道效應(yīng)的要求，柵絕緣膜114的厚度T4存在上限值。但是，絕緣膜的厚度T3與防止短溝道效應(yīng)的要求無(wú)關(guān)，能夠比T4厚。通過(guò)使T3增厚，防止存儲(chǔ)在電荷保持部中的電荷逃逸，能夠改善存儲(chǔ)器的保持特性。
因此，通過(guò)使T3＞T4，不使存儲(chǔ)器的短溝道效應(yīng)惡化，又能夠改善保持特性。
此外，考慮到改寫(xiě)速度的降低，絕緣膜的厚度T3最好在20nm以下。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，其特征在于配備半導(dǎo)體襯底(1、111、187)；在上述半導(dǎo)體襯底(1、111、187)上形成的柵絕緣膜(12、114)；在上述柵絕緣膜(12、114)上形成的單一的柵電極(13、117)；在上述單一的柵電極(13、117)側(cè)壁的兩側(cè)形成的2個(gè)電荷保持部(61、62、161、162、162a)；與上述2個(gè)電荷保持部(61、62、161、162、162a)的每一個(gè)對(duì)應(yīng)的2個(gè)擴(kuò)散層區(qū)(17、18、112、113)；以及配置在上述單一的柵電極(13、117)下面的溝道區(qū)，上述電荷保持部(61、62、161、162、162a)有由具有存儲(chǔ)電荷功能的第1絕緣體(15、142、142a)構(gòu)成的膜，被第2絕緣體(14、141、141a)與第3絕緣體(16、143)夾持的結(jié)構(gòu)，上述電荷保持部(61、62、161、162、162a)被構(gòu)成為，根據(jù)保持在上述第1絕緣體(15、142、142a)中的電荷的多少，使在對(duì)上述柵電極(13、117)施加電壓時(shí)，從上述一方的擴(kuò)散層區(qū)(17、18、112、113)流向另一方擴(kuò)散層區(qū)(17、18、112、113)的電流量發(fā)生變化。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于當(dāng)設(shè)上述第1絕緣體(15、142、142a)中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ1；上述第2絕緣體(14、141、141a)中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ2，上述第3絕緣體(16、143)中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ3時(shí)，χ1＞χ2，而且χ1＞χ3。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于當(dāng)設(shè)上述第1絕緣體(15、142、142a)中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ1；上述第2絕緣體(14、141、141a)中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ2；上述第3絕緣體(16、143)中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ3時(shí)，φ1＜φ2，而且φ1＜φ3。
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于當(dāng)設(shè)上述第1絕緣體(15、142、142a)中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ1；上述第2絕緣體(14、141、141a)中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ2；上述第3絕緣體(16、143)中的真空能級(jí)與導(dǎo)帶的最低能級(jí)的能量差為χ3；上述第1絕緣體(15、142、142a)中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ1；上述第2絕緣體(14、141、141a)中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ2；上述第3絕緣體(16、143)中的真空能級(jí)與價(jià)帶的最高能級(jí)的能量差為φ3時(shí)；還滿(mǎn)足χ1＞χ2、χ1＞χ3、φ1＜φ2、φ1＜φ3中的任何一個(gè)不等式。
5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于上述第1絕緣體(15、142、142a)是氮化硅；上述第2及第3絕緣膜(14、16、141、141a、143)是氧化硅。
6.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件，其特征在于作為氧化硅的上述第2絕緣體(14、141、141a)為膜狀，隔開(kāi)上述半導(dǎo)體襯底(1、111、187)與上述第1絕緣體(15、142、142a)，由上述半導(dǎo)體襯底(1、111、187)上的上述第2絕緣體(14、141、141a)構(gòu)成的膜的厚度為1.5nm以上、15nm以下。
7.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件，其特征在于在上述半導(dǎo)體襯底(1、111、187)上，由作為氮化硅的上述第1絕緣體(15、142、142a)構(gòu)成的膜的厚度為2nm以上、15nm以下。
8.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于上述第2絕緣體(14、141、141a)為膜狀，隔開(kāi)上述半導(dǎo)體襯底(1、111、187)及上述柵電極(13、117)的側(cè)壁與上述第1絕緣體(15、142、142a)，上述柵電極(13、117)的側(cè)壁附近的由上述第2絕緣體(14、141、141a)構(gòu)成的膜的厚度比上述半導(dǎo)體襯底(1、111、187)上的由上述第2絕緣體(14、141、141a)構(gòu)成的膜的厚度厚。
9.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件，其特征在于上述半導(dǎo)體襯底(1、111、187)上的由上述第2絕緣體(14、141、141a)構(gòu)成的膜的厚度比上述柵絕緣膜(12、114)的厚度薄，而且為0.8nm以上。
10.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件，其特征在于上述半導(dǎo)體襯底(1、111、187)上的由上述第2絕緣體(14、141、141a)構(gòu)成的膜的厚度比上述柵絕緣膜(12、114)的厚度厚，而且為20nm以下。
11.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于該半導(dǎo)體存儲(chǔ)器件被形成為由上述具有存儲(chǔ)電荷功能的第1絕緣體(15、142、142a)構(gòu)成的膜的至少一部分重疊在上述擴(kuò)散層區(qū)(17、18、112、113)的一部分上。
12.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于由上述具有存儲(chǔ)電荷功能的第1絕緣體(15、142、142a)構(gòu)成的膜包含具有與柵絕緣膜(12、114)的表面大致平行的表面的部分。
13.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器件，其特征在于由上述具有存儲(chǔ)電荷功能的第1絕緣體(15、142、142a)構(gòu)成的膜包含與柵電極(13、117)側(cè)面大致平行延伸的部分。
全文摘要
本發(fā)明的課題在于提供能夠用一個(gè)晶體管實(shí)現(xiàn)2位的存儲(chǔ)保持，并能實(shí)現(xiàn)微細(xì)化的半導(dǎo)體存儲(chǔ)器件。在柵電極13的側(cè)壁的兩側(cè)形成與柵絕緣膜12獨(dú)立的2個(gè)電荷保持部61、62。據(jù)此，使電荷保持部61、62擔(dān)當(dāng)?shù)拇鎯?chǔ)器功能和柵絕緣膜12擔(dān)當(dāng)?shù)木w管工作功能分離。由于在柵電極13的兩側(cè)形成的2個(gè)電荷保持部61、62通過(guò)柵電極13分離，能有效地抑制改寫(xiě)時(shí)的干擾。因此，能夠提供用一個(gè)晶體管實(shí)現(xiàn)2位的存儲(chǔ)保持，并能實(shí)現(xiàn)微細(xì)化的半導(dǎo)體存儲(chǔ)器件。
文檔編號(hào)H01L29/66GK1639874SQ0380514
公開(kāi)日2005年7月13日 申請(qǐng)日期2003年3月3日 優(yōu)先權(quán)日2002年3月4日
發(fā)明者巖田浩, 柴田晃秀 申請(qǐng)人:夏普株式會(huì)社