化合物半導體器件及其制造方法
【專利摘要】一種化合物半導體器件及其制造方法，該器件包括：襯底；電子渡越層，形成在襯底的上方；電子供應層，形成在電子渡越層的上方；以及緩沖層，形成在襯底與電子渡越層之間且包括AlxGa1?xN(0≤x≤1)，其中，x值表示沿緩沖層的厚度方向的多個最大值和多個最小值，所述x值沿所述緩沖層的任意厚度方向連續(xù)變化，并且在緩沖層中具有1nm厚度的任何區(qū)域中x的變化為0.5或更小。本發(fā)明具有良好的結晶度。
【專利說明】化合物半導體器件及其制造方法
[0001 ] 本申請是申請日為2011年12月2日、申請?zhí)枮?01110402804.0、發(fā)明名稱為“化合物半導體器件及其制造方法”的發(fā)明專利申請的分案申請。
[0002]相關申請的交叉引用
[0003]本申請基于在2010年12月2日提交的申請?zhí)枮?010-269714的在先日本專利申請并要求該申請的優(yōu)先權，其全部內容通過引用的方式并入此處。
技術領域
[0004]本發(fā)明涉及一種化合物半導體器件及器件的制造方法。
【背景技術】
[0005]在襯底上方形成有作為電子渡越層的GaN層以及形成有AlGaN層的電子器件(化合物半導體器件)近來取得了積極的發(fā)展。這種化合物半導體器件中的一種是GaN高電子迀移率晶體管(HEMT)。將GaN HEMT用作電壓源逆變器的開關能夠減小導通電阻以及增大耐受電壓。當與Si晶體管進行比較時，其也能夠減小待機功耗以及增大工作頻率。由于這些原因，其能夠減小逆變器的開關損耗和功耗。另外，當與具有相似性能的Si晶體管進行比較時，其還能夠減小尺寸。
[0006]在GaN層用作電子渡越層以及AlGaN層用作電子供應層的GaN HEMT中，由于AlGaN與GaN之間的晶格常數(shù)不同而在AlGaN上產生應變。由于這個原因，發(fā)生了壓電極化并且獲得了高濃度的二維電子氣(2DEG)。因此，這種GaN HEMT被應用于高輸出電源器件。
[0007]然而，難以生產具有良好結晶度的GaN襯底。因此，通常通過異質外延生長而在Si襯底、藍寶石襯底(sapphire substrate)或SiC襯底的上方形成GaN層和AlGaN層。尤其是，容易以低成本獲得大直徑和高質量的Si襯底。因此，對于在Si襯底上方生長有GaN層和AlGaN層的結構的研究有所增加。
[0008]然而，GaN層/AlGaN層與Si襯底之間的熱膨脹系數(shù)存在很大的不同。另一方面，GaN層和AlGaN層的外延生長需要高溫處理。因此，在這種高溫處理過程中，Si襯底會由于熱膨脹系數(shù)不同而出現(xiàn)變形或裂痕。由熱膨脹系數(shù)不同所引起的問題能夠通過形成具有超晶格(superlattice)結構的緩沖層而得以抑制，其中具有不同組成的兩個化合物半導體層交替堆疊在GaN層與AlGaN層之間。
[0009]然而，在將超晶格結構用作緩沖層的現(xiàn)有化合物半導體器件中，電子渡越層以及在其上方形成的電子供應層難以獲得良好的結晶度。相關技術的示例是未審查的日本專利申請公開第2007-258230號和第2010-245504號。

【發(fā)明內容】

[0010]為了解決現(xiàn)有技術的問題，根據(jù)本發(fā)明的一個方案，一種化合物半導體器件包括；襯底；電子渡越層，形成在襯底的上方；電子供應層，形成在電子渡越層的上方；以及緩沖層，形成在襯底與電子渡越層之間且包括AlxGa1IN(OSxSl),其中X值表示沿緩沖層的厚度方向的多個最大值和多個最小值，并且在緩沖層中具有Inm厚度的任何區(qū)域中X的變化為
0.5或更小。
[0011]根據(jù)本發(fā)明的另一個方案，一種化合物半導體器件的制造方法包括:在襯底的上方形成包括AlxGa1-xN(0彡X彡I)的緩沖層;在緩沖層的上方形成電子渡越層；以及在電子渡越層的上方形成電子供應層，其中X值表示沿緩沖層的厚度方向的多個最大值和多個最小值，并且在緩沖層中具有Inm厚度的任何區(qū)域中X的變化為0.5或更小。
[0012]根據(jù)本發(fā)明的再一個方案，一種化合物半導體器件包括:襯底；電子渡越層，形成在所述襯底的上方；電子供應層，形成在所述電子渡越層的上方；以及緩沖層，形成在所述襯底與所述電子渡越層之間且包括AlxGanN,其中OSxSl，其中X值表示沿所述緩沖層的厚度方向的多個最大值和多個最小值，所述X值沿所述緩沖層的任意厚度方向連續(xù)變化，以及在所述緩沖層中具有Inm厚度的任何區(qū)域中，所述X值的變化為0.5或更小。
[0013]根據(jù)本發(fā)明的又一個方案，一種化合物半導體器件的制造方法包括:在襯底的上方形成包括AlxGa^N的緩沖層，其中OSxSl;在所述緩沖層的上方形成電子渡越層；以及在所述電子渡越層的上方形成電子供應層，其中X值表示沿所述緩沖層的厚度方向的多個最大值和多個最小值，所述X值沿所述緩沖層的任意厚度方向連續(xù)變化，以及在所述緩沖層中具有Inm厚度的任何區(qū)域中，所述X值的變化為0.5或更小。
[0014]本發(fā)明具有良好的結晶度。
[0015]本發(fā)明的目的和優(yōu)點將至少通過權利要求中特別指出的元件、特征以及組合來實現(xiàn)和獲得。
[0016]應當理解，前述的大致描述和隨后的詳細描述都是示例性和說明性的，并不是對如同權利要求所要求保護的本發(fā)明的限制。
【附圖說明】
[0017]圖1A為示出根據(jù)第一實施例的GaNHEMT結構的剖視圖；
[0018]圖1B為示出X值的分布的圖表；
[0019]圖2A和圖2B為示出X值的分布的圖表；
[0020]圖3為示出參考示例中的X值的變化的圖表；
[0021 ]圖4A和圖4B為示出根據(jù)第二實施例的GaN HEMT結構的剖視圖；
[0022]圖5A至圖為示出X值的分布的圖表；
[0023]圖6A至圖6E為示出根據(jù)第二實施例的GaNHEMT的制造方法的剖視圖；
[0024]圖7為示出第二實施例的變型的剖視圖；
[0025]圖8為示出高輸出放大器的外觀的示意圖；
[0026]圖9A和圖9B為示出電源的示意圖。
【具體實施方式】
[0027]本發(fā)明的
【發(fā)明人】努力研究了在化合物半導體器件(其對緩沖層采用了超晶格結構)中的緩沖層上方形成的GaN層和AlGaN層難以獲得優(yōu)良結晶度的原因，結果發(fā)現(xiàn)如下情況。緩沖層中的兩個相鄰層之間的組成的強烈變化易于在兩個層的界面附近產生微缺陷，晶面由于該微缺陷會受到損壞。然后，GaN層和AlGaN層的結晶度會被降低。
[0028]下面將參照附圖來具體說明實施例。
[0029]首先，將說明第一實施例。圖1A為示出根據(jù)第一實施例的GaNHEMT(化合物半導體器件)的結構的視圖。
[0030]如圖1A所示，根據(jù)第一實施例，緩沖層2在襯底I的上方形成，電子渡越層3在緩沖層2的上方形成，以及電子供應層4在電子渡越層3的上方形成。以柵極5g夾在源極5s與漏極5d中間的方式，柵極5g、源極5s以及漏極5d在電子供應層4的上方形成。
[0031 ]緩沖層2包含AlxGa1-XN(0彡X彡I)。如圖1B所示，x值(Al組成)在緩沖層2的厚度上發(fā)生變化。在圖1B中，橫軸表示沿厚度方向從緩沖層2與襯底I之間的界面起的距離，縱軸表示X值。緩沖層2的厚度為d。在緩沖層2內的Inm厚度內的任意位置處，X的變化或Λχ為0.5或更小。X值的減小和增大是重復的。X的變化或Λχ優(yōu)選為0.01或更大。當Λχ低于0.01時，可能難以抑制變形。
[0032]因為在本實施例中設置有X值在其厚度上發(fā)生變化的緩沖層2，所以，即使襯底I與電子渡越層3或電子供應層4之間的熱膨脹系數(shù)不同，這些層之間的熱應變的不同也可由緩沖層2減小。因此，能夠抑制由熱膨脹系數(shù)不同所引起的變形或裂痕等。由于Λχ不高于0.5以及緩沖層2的組成的變化較緩和，從而在緩沖層2內不容易出現(xiàn)微缺陷。因此，使得電子渡越層3和電子供應層4具有良好的結晶度。
[0033]如圖2Α所示，X值不需要在厚度上的每一處都發(fā)生變化，其可以在最大值區(qū)域和最小值區(qū)域保持不變。這種情況下，最大X值與最小X值之間的Inm區(qū)域中的Λχι大于包括最大X峰值或最小X峰值的Inm區(qū)域中的Λχ2。因此，如果Λ:χι不高于0.5，則能夠獲得預期的效果。如圖2Β所示，X值可以呈階梯狀變化。這種情況下，沿包括X值呈階梯狀變化的部分的厚度的、Inm區(qū)域中的變化Λχ3大于在其中X值保持不變的厚度上的Inm區(qū)域中的Λχ4。當變化ΛX3為0.5或更小時，能夠獲得預期的效果。
[0034]即使X值呈階梯狀變化，然而在變化Λχ超過0.5的Inm區(qū)域附近易于產生微缺陷，且晶面會在很大程度上畸變(distort)。如圖3中的參考示例所示，其中具有不同X值的兩個化合物半導體層交替堆疊，即使變化Ax5在特定區(qū)域中為O，晶面也會從變化Ax6超過0.5的另一個區(qū)域畸變，并且未能獲得預期的效果。
[0035]現(xiàn)在將說明第二實施例。圖4A和圖4B為示出GaNHEMT(化合物半導體器件)的結構的剖視圖。
[0036]在第二實施例中，如圖4A所示，具有1nm至Ιμπι(諸如50nm)厚度的AlN層21在Si襯底11的上方形成。具有Iym至ΙΟμπι厚度(諸如2μπΟ的AlGaN層12在AlN層21的上方形成。如圖5Α至圖5D所示，AlGaN層12的組成由AlxGa1-ΧΝ(0彡X彡I)表示，并且X值或Al的組成在AlGaN層12的厚度上發(fā)生變化。換句話說，X值的減小和增大反復交替出現(xiàn)。在圖5Α至圖5D中，橫軸表示沿厚度方向從Si襯底11與AlGaN層12的界面起的距離，縱軸表示X值。AlGaN層12的厚度為do
[0037 ]根據(jù)圖5A所示的示例，X值在O與I之間周期性變化。根據(jù)圖5B所示的示例，x值在
0.3與0.7之間周期性變化。最大X值與最小X值之間的差值優(yōu)選為0.1或更大。根據(jù)圖5C所示的示例，一個循環(huán)中X值的平均值隨著接近1-GaN層13而變得更小，其中X的最大值到下一個X的最大值的距離被限定為一個循環(huán)。如同圖5C所示，根據(jù)圖f5D所示的示例，一個循環(huán)中X值的平均值隨著接近1-GaN層13而變得更小。X的最小值總是為0，并且一個循環(huán)內X的變化隨著接近1-GaN層13而變得更小。在圖5A至圖5D的任何一個附圖中，x值比上長度(nm)的斜率不高于0.5。在距離d處，X值優(yōu)選為最小值。對應于一個循環(huán)的厚度例如處于20nm至30nm的范圍內，并且AlGaN層12包括大約100個循環(huán)的X變化。X值不需要像線性函數(shù)一樣變化，而只要X的變化為0.5或更小，則其可以像二次函數(shù)或指數(shù)函數(shù)一樣變化。
[0038]具有Ιμπι至4μπι(諸如3μπι)厚度的非摻雜1-GaN層13在AlGaN層12的上方形成，具有Inm至30nm(諸如5nm)厚度的非摻雜1-AlGaN層14a在非摻雜1-GaN層13的上方形成，以及具有3應至3011111(諸如3011111)厚度的11型11-41631'1層1413在非摻雜;[-631'1層143的上方形成。i_AlGaN層14a和n-AlGaN層14b的Al組成處于0.1至0.5(諸如0.2)的范圍內^-AlGaN層14b摻雜有處于I X 1018cm-3至I X 1020cm_3(諸如5 X 1018cm_3)范圍內的Si。
[0039]具有2nm至20nm(諸如1nm)厚度的η型n-GaN層22在n-AlGaN層14b的上方形成。η-GaN層22摻雜有處于I X 1018cm—3至I X 102°cm—3(諸如5X 1018cm—3)范圍內的Si。
[0040]源極15s和漏極15d在n-GaN層22的上方形成。源極15s和漏極15d與n-GaN層22歐姆連接。源極15s和漏極15d包括Ti膜和位于Ti膜上方的Al膜。覆蓋源極15s和漏極15d的鈍化膜23在n-GaN層22的上方形成。鈍化膜23例如是氮化硅膜。用于柵極的開口 23a設置在源極15s與漏極15d之間的鈍化膜23中。經(jīng)由開口 23a而與n-GaN層22肖特基接觸的柵極15g在鈍化膜23的上方形成。柵極15g包括Ni膜和位于Ni膜上方的Au膜。覆蓋柵極15g的鈍化膜24也在鈍化膜23的上方形成。鈍化膜23和24具有用于與繼電器端子等連接的開口。
[0041 ]圖4B示出可從Si襯底的表面方向來看的布局。柵極15g、源極15s以及漏極15d的平面排列為梳狀(comb-1 ike shape)，并且源極15s和漏極15d交替布置。多個柵極15g通過柵極線25g彼此共同連接，多個源極15s通過源極線25s彼此共同連接，以及多個漏極15d通過漏極線25d彼此共同連接。柵極I 5g布置在這些源極和漏極之間。這種多指條結構(multifinger)能夠提高輸出。圖4A中的剖視圖為沿圖4B中的線1-1的截面圖。有源區(qū)30包括AlN層21、AlGaN層12以及1-GaN層13，有源區(qū)30邊界外側的無源區(qū)是通過離子注入或臺面蝕刻(mesa etching)形成的。
[0042]在第二實施例中，由于壓電極化而在1-GaN層13與1-AlGaN層14a的異質結面處產生高濃度的載流子。由于晶格失配所引起的壓電效應而在1-GaN層13與1-AlGaN層14a的界面附近感生電子。結果是，出現(xiàn)了二維電子氣體層2DEG，并且該層用作電子渡越層或溝道。;[-八16&1'1層14&和11-416&1'1層1413形成電子供應層。
[0043]在第二實施例中，AlGaN層12是緩沖層。因此，即使Si襯底11與1-GaN層13、i_AlGaN層14a以及n-AlGaN層14b的任何一個之間的熱膨脹系數(shù)存在極大的不同，在其中產生的熱應變的不同也可由AlGaN層12緩和。因此，能夠抑制由熱膨脹系數(shù)不同所引起的變形和裂痕。另外，變化Ax為0.5或更小，并且AlGaN層12的組成的變化平緩，因此，在AlGaN層12內不易產生微缺陷。因此，1-GaN層13、1-AlGaN層14a或n-AlGaN層14b可以獲得良好的結晶度。
[0044]現(xiàn)在將說明根據(jù)第二實施例的GaNHEMT(化合物半導體器件)的制造方法。圖6A至圖6E為示出根據(jù)第二實施例的GaN HEMT(化合物半導體器件)的制造方法的剖視圖。
[0045]如圖6A 所示，在 Si 襯底 11 的上方形成 AlN 層 21、AlGaf^ll2、1-Gar^ll3、1-AlGar^l14a、n-AlGaN 層 14b 以及 n-GaN 層 SSc3AlGaN 層 12、1-GaP^113、1-AlGar^ll4a、n-AlGar^ll4bW及n-GaN層22的形成通過諸如金屬有機氣相外延(MOVPE)等晶體生長方法來完成。通過選擇原料氣(feed gas)能夠連續(xù)地形成這些層。分別使用三甲基鋁(TMA)和三甲基鎵(TMG)來獲得鋁(Al)和鎵(Ga)。使用氨(NH3)等來獲得氮(N)。至于n-AlGaN層14b和n-GaN層22所包含的作為雜質的硅(Si)的原料，可以是硅烷(SiH4)。當形成AlGaN層12時，如圖5A至圖5D的任何一個附圖所示，通過控制TMA和TMG的流率(f 1w rate)來周期性調節(jié)X值(AI組成)。
[0046]如圖6B所示，在n-GaN層22形成之后，通過剝離法等在n-GaN層22的上方形成源極15s和漏極15d。通過形成最終將會變?yōu)橛糜谠礃O15s和漏極15d的區(qū)域的抗蝕劑圖案，沉積Ti和位于Ti上方的Al，之后，將粘附在抗蝕劑圖案上方的Ti和Al與抗蝕劑圖案一起去除，以形成源極15s和漏極15d。然后，在氮氣氣氛中、在400°C至1000°C (諸如600°C)的溫度下進行熱處理，從而獲得歐姆接觸。
[0047]如圖6C所示，鈍化膜23以覆蓋源極15s和漏極15d的方式在n-GaN層22的上方形成。鈍化膜23例如是通過等離子體化學氣相沉積(CVD)等所制備的氮化硅膜。
[0048]形成最終將會變?yōu)橛糜陂_口23a的區(qū)域的抗蝕劑圖案。如圖6D所示，通過利用抗蝕劑圖案進行蝕刻在鈍化膜23中形成開口 23a。經(jīng)由開口 23a而與n-GaN層22接觸的柵極15g在鈍化膜23的上方形成。通過去除用于形成開口 23a的抗蝕劑圖案，形成將最終變?yōu)橛糜跂艠O15g的區(qū)域的新抗蝕劑圖案，沉積Ni和Au，將粘附在抗蝕劑圖案上方的Ni和Au與抗蝕劑圖案一起去除，來形成柵極15g。
[0049]之后，如圖6E所示，鈍化膜24以覆蓋柵極15g的方式在鈍化膜23的上方形成。鈍化膜24例如是通過等離子CVD等所制備的氮化硅膜。
[0050]形成共同連接多個柵極15g的柵極線25g、共同連接多個源極15s的源極線25s以及共同連接多個漏極15d的漏極線25d(參見圖4B)。因此，能夠獲得如圖4A和圖4B所示的GaNHEMT0
[0051]如圖7所示，用于源極15s和漏極15d的開口能夠設置在n-GaN層22的上方，從而源極15s和漏極15d能夠與n-AlGaN層14b接觸。這種情況下，關于該開口的深度，可以保留部分n-GaN層22不被去除，以及可以去除部分n-AlGaN層14b。換句話說，該開口的深度不需要與n_GaN層22的深度相問。
[0052]另外，電阻器、電容器等能夠安裝在襯底11的上方以制造單片式微波集成電路(MMIC)0
[0053]根據(jù)這些實施例，GaNHEMT能夠用作高輸出放大器。圖8示出了高輸出放大器的外觀。在本示例中，連接至源極的源極端子81s設置在封裝的表面上。連接至柵極的柵極端子Slg以及連接至漏極的漏極端子Sld在封裝的側面上延伸。
[0054]另外，根據(jù)這些實施例的GaNHEMT能夠用作電源裝置。圖9A為示出功率因數(shù)校正(PFC)電路的示意圖，圖9B為示出包括圖9A所示的PFC電路的服務器電源(電源裝置)的示意圖。
[0055]如圖9A所示，在PFC電路中設置有連接至二極管橋91的電容器92，其中二極管橋91連接至交流(AC)電源。電容器92的一個端子連接至扼流線圈93的一個端子，扼流線圈93的另一個端子連接至開關元件94的一個端子以及二極管96的陽極。開關元件94對應于上述實施例中的HEMT，開關元件的一個端子對應于漏極。開關元件94的另一個端子對應于HEMT中的源極。二極管96的陰極連接至電容器95的一個端子。電容器92的另一個端子、開關元件94的另一個端子以及電容器95的另一個端子接地。另外，從電容器95的兩個端子獲得直流(DC)0
[0056]如圖9B所示，PFC電路90并入服務器電源100等中以供使用。
[0057]能夠制造類似于服務器電源100的運行速度更高的電源裝置。諸如開關元件94等的開關元件能夠用于開關電源和電子器件。而且，這種半導體器件能夠用作諸如服務器電源電路等的全橋式電源電路的一部分。
[0058]在任何一個實施例中，能夠使用碳化硅(SiC)襯底、藍寶石襯底、硅襯底、GaN襯底或GaAs襯底。所述襯底能夠是導電的、半絕緣的或絕緣的。
[0059]柵極、源極以及漏極的結構不局限于上述實施例。一個示例是其可為單層。用于形成這些電極的方法不局限于剝離法。而且，只要能獲得歐姆特性則可以省略源極和漏極形成之后所進行的熱處理。能夠對柵極進行熱處理。
[0060]另外，每層的厚度和材料等不局限于上述實施例中所述。
[0061]本文所述的全部示例和條件性語言是為了教示性的目的，以幫助讀者理解本發(fā)明以及發(fā)明人為了促進技術而貢獻的概念，并應解釋為不限制于這些具體描述的示例和條件。盡管已經(jīng)詳細描述了根據(jù)本發(fā)明方案的實施例，但應理解在不背離本發(fā)明的精神和范圍的情況下可對其做出各種變化、替換以及更改。
【主權項】
1.一種化合物半導體器件，包括: 襯底； 電子渡越層，形成在所述襯底的上方； 電子供應層，形成在所述電子渡越層的上方；以及 緩沖層，形成在所述襯底與所述電子渡越層之間且包括AlxGanN,其中0<X<1，其中 X值表示沿所述緩沖層的厚度方向的多個最大值和多個最小值， 所述X值沿所述緩沖層的任意厚度方向連續(xù)變化，以及 在所述緩沖層中具有Inm厚度的任何區(qū)域中，所述X值的變化為0.5或更小。2.根據(jù)權利要求1所述的化合物半導體器件，其中在所述緩沖層中具有Inm厚度的任何區(qū)域中，所述X值的變化為0.0l或更大。3.根據(jù)權利要求1所述的化合物半導體器件，其中在所述緩沖層的上表面處所述X值為最小值。4.根據(jù)權利要求1所述的化合物半導體器件，其中所述電子渡越層包括與所述緩沖層的上表面接觸的GaN層。5.根據(jù)權利要求1所述的化合物半導體器件，其中所述X值的所述最大值和所述最小值分別為I和O。6.根據(jù)權利要求1所述的化合物半導體器件，其中一個循環(huán)內X值的平均值隨著接近所述電子渡越層而減小，其中所述一個循環(huán)被限定為所述多個最大X值中相鄰的最大峰值之間的距離。7.根據(jù)權利要求1所述的化合物半導體器件，其中一個循環(huán)內所述X值的變化隨著接近所述電子渡越層而減小，其中所述一個循環(huán)被限定為所述多個最大X值中相鄰的最大峰值之間的距離。8.一種化合物半導體器件的制造方法，包括: 在襯底的上方形成包括AlxGahN的緩沖層，其中OSxS I; 在所述緩沖層的上方形成電子渡越層；以及 在所述電子渡越層的上方形成電子供應層，其中 X值表示沿所述緩沖層的厚度方向的多個最大值和多個最小值， 所述X值沿所述緩沖層的任意厚度方向連續(xù)變化，以及 在所述緩沖層中具有Inm厚度的任何區(qū)域中，所述X值的變化為0.5或更小。9.根據(jù)權利要求8所述的化合物半導體器件的制造方法，其中在所述緩沖層中具有Inm厚度的任何區(qū)域中，所述X值的變化為0.1或更大。
【文檔編號】H01L21/02GK106057648SQ201610536760
【公開日】2016年10月26日
【申請日】2011年12月2日
【發(fā)明人】清水早苗, 今西健治, 山田敦史, 宮島豊生
【申請人】富士通株式會社